CN1912880A - 一种现场可编程门阵列的快速配置方法 - Google Patents
一种现场可编程门阵列的快速配置方法 Download PDFInfo
- Publication number
- CN1912880A CN1912880A CN 200610105051 CN200610105051A CN1912880A CN 1912880 A CN1912880 A CN 1912880A CN 200610105051 CN200610105051 CN 200610105051 CN 200610105051 A CN200610105051 A CN 200610105051A CN 1912880 A CN1912880 A CN 1912880A
- Authority
- CN
- China
- Prior art keywords
- programmable gate
- gate array
- pin
- array fpga
- site programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microcomputers (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及一种现场可编程门阵列FPGA的配置方法，它将FPGA的配置数据存放在通用的非易失性存储器中，并通过一个通用型号单片机生成非易失性存储器的地址、片选和输出使能以及FPGA的配置控制信号，非易失性存储器输出的数据被直接输入到FPGA的配置数据端口，从而实现FPGA的并行化配置。与传统的采用专用配置器件对FPGA进行配置的方法相比，本发明具有实现成本低、速度快的优点。本发明可广泛应用于需要对SRAM工艺FPGA进行配置的场合。
Description
技术领域
本发明属于计算机技术领域，适合在包含了静态随机访问存储器SRAM工艺FPGA芯片的电子设备中使用，特别涉及一种现场可编程门阵列FPGA的快速配置方法。
背景技术
随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用中，因而出现了现场可编程门阵列FPGA器件。现场可编程门阵列FPGA越来越多地被运用在电子产品设计中，基于SRAM工艺的现场可编程门阵列FPGA是目前的主流产品。
由于SRAM的电易失性，使得现场可编程门阵列FPGA内部的逻辑在掉电以后会丢失。因此，现场可编程门阵列FPGA在每次上电时，都需要由专门的部件对它进行配置。这种配置一般是通过专门的配置器件来实现的。例如Xilinx公司的XCF系列器件、Altera公司的EPC系列器件等。这些配置器件集成了非电易失的存储器和控制电路。只需要把配置器件和FPGA的专用引脚相连，系统上电的时候，配置器件就能够自动完成FPGA的配置过程。但是这些专用配置器件的价格一般都比较高。
发明内容
为了克服上述现有技术的不足，本发明的目的是提出了一种现场可编程门阵列FPGA快速配置方法，该方法能降低可编程门阵列FPGA配置电路成本，提高现场可编程门阵列FPGA配置的速度。
实现上述发明方法的技术解决方案是：其步骤如下：
A、选择一个数据字长为八位的非易失性存储器芯片，该芯片容量不小于待配置现场可编程门阵列FPGA配置数据容量，将现场可编程门阵列FPGA配置数据写入该芯片；
B、选择一种单片机，该单片机的I/O引脚数量或扩展后的I/O引脚数量，不少于非易失性存储器地址、片选和输出使能数量与待配置现场可编程门阵列FPGA的配置控制引脚数量之和；
C、将现场可编程门阵列FPGA的配置数据引脚与非易失性存储器的数据引脚相连；
D、先将单片机最低编号I/O端口的最低位与现场可编程门阵列FPGA的配置数据时钟引脚相连，其它I/O引脚按照从低到高的顺序依次与非易失性存储器的地址引脚相连；
E、将单片机剩余的I/O引脚与非易失性存储器的片选、输出使能和现场可编程门阵列FPGA的配置控制引脚相连；
F、单片机生成现场可编程门阵列FPGA的配置控制信号以及非易失性存储器的片选、输出使能和地址信号，实现现场可编程门阵列FPGA的配置过程，在现场可编程门阵列FPGA的配置过程中，非易失性存储器的片选和输出使能一直保持有效，直到现场可编程门阵列FPGA配置结束。
所述的现场可编程门阵列FPGA采用并行配置模式，每次向现场可编程门阵列FPGA输入八位配置数据。
所述的实现现场可编程门阵列FPGA的配置过程，是指每配置一个字节的数据，单片机的I/O口进行两次自增操作。
本发明的效果是：
1.采用单片机和非易失性存储器完成现场可编程门阵列FPGA的配置，降低了成本。
2.对于每一个字节配置数据的读取和写入，单片机只需要进行两次自增操作即可。其操作数量少，故配置速度快。
3.采用通用器件，配置过程不依赖于现场可编程门阵列FPGA生产厂家的专用配置器件。
4.现场可编程门阵列FPGA的配置速度与单片机的工作频率成正比例关系，通过提高单片机的工作频率可以提高FPGA的配置速度。
附图说明
图1是本发明单片机、非易失性存储器和可编程门阵列FPGA的连接示意图。
图2是本发明一个实施例的连接示意图。
下面结合附图对本发明的内容作进一步详细说明。
具体实施方式
参照图1所示，图中的单片机是指带有内部程序存储器的单片机，如果使用不带有内部程序存储器的单片机，则还应该加入一个外部程序存储器，用于存放单片机程序。单片机是指单片机的I/O引脚数量不少于非易失性存储器地址、片选和输出使能引脚数量与待配置FPGA的配置控制引脚数量之和，如果单片机I/O引脚数量少于非易失性存储器地址、片选和输出使能引脚数量与待配置FPGA的配置控制引脚数量之和，则要通过锁存器等方式扩展I/O引脚数量，使扩展后的I/O引脚总数量满足要求。
非易失性存储器中的A0～An表示地址引脚、CS表示片选引脚、OE代表输出使能引脚，P0、P1～Pn+1、Pn+2、Pn+3、Pn+4……均代表单片机的以位表示的I/O引脚。由P1～Pn+1指向A0～An的单向空心箭头表示非易失性存储器中的A0～An地址由单片机的P1～Pn+1引脚产生，由Pn+2指向CS的单向箭头表示非易失性存储器中的片选信号由单片机的Pn+2引脚产生，由Pn+3指向OE的单向箭头表示非易失性存储器中的输出使能信号由单片机的Pn+3引脚产生。CONTROL代表FPGA的配置控制信号组，它的引脚数量和功能定义与可编程门阵列FPGA芯片的具体型号相关，CONTROL和Pn+4…之间的双向空心箭头代表要求的信号方向。D0～D7代表非易失性存储器的8位数据输出引脚，CD0～CD7代表FPGA的8位配置数据输入引脚。由D0～D7指向CD0～CD7的单向空心箭头表示8位数据信号传输的方向，由P0指向CCLK的单箭头表示由单片机的最低编号I/O端口的最低位生成CCLK时序。
为了便于快速产生非易失性存储器的地址信号和可编程门阵列FPGA的配置时钟信号，要求P0～Pn+1的引脚在逻辑上是连续的；连接非易失性存储器片选、使能以及可编程门阵列FPGA配置控制引脚的单片机引脚则可以根据实际需要，从Pn+2及其以上的引脚中任意选取。
参照图2所示，该设计采用SST 39VF020 Flash存储器、SST 89V564RD单片机来配置Xilinx XC3S400 FPGA芯片。因为XC3S400的配置数据容量为212392字节，根据非易失性存储器的容量不小于配置数据容量大小的原则，Flash存储器的容量选择为256K字节。Flash存储器和单片机均采用PLCC封装。因为XC3S400的配置数据容量为212392字节，故单片机自增操作次数为424784次。
在图2中，SST89V564RD的43号引脚是最低编号I/O端口的最低位，它与XC3S400的配置时钟引脚(第104号引脚)相连。对于SST89V564RD而言，除了43号引脚以外，其它I/O引脚的按照从低到高进行排列为：42、41、40、39、38、37、36、2、3、4、5、6、7、8、9、24、25、26；SST39VF020的地址引脚，按照从低到高的顺序排列为：12、11、10、9、8、7、6、5、27、26、23、25、4、28、29、3、2、30；以上所列举的SST89V564RD的I/O引脚和SST39VF020地址引脚，按对应顺序相连。在单片机剩余的I/O引脚中，任意选出了27、28号引脚与SST39VF020的片选(22号)和输出使能(24号)引脚相连；单片机的29、30、31、11号引脚分别与FPGA的配置控制引脚20、57、58、83号相连。SST39VF020的数据输出引脚为13、14、15、17、18、19、20、21，按照从低到高的顺序，它们依次与FPGA的配置数据输入引脚92、90、87、86、74、72、68、67相连。
本发明中需要使用一个单片机和一个非易失性存储器来实现FPGA的配置功能。其中非易失性存储器的容量应该根据FPGA配置数据的容量大小来选择，非易失性存储器的容量应该不小于FPGA配置数据的容量。单片机的可编程I/O引脚数量，或扩展后的引脚数量不少于非易失性存储器的地址、片选和输出使能引脚数量和FPGA配置控制引脚数量之和。为了降低配置电路的复杂度，单片机应该选择带有内部程序存储器的型号，否则需要外扩程序存储器。除此之外，本发明对非易失性存储器和单片机没有其它特殊要求，只需要选择通用廉价的型号即可。
本发明具体实施步骤如下：
步骤1：编写单片机程序，编译链接后通过单片机编程器或者ISP(In-System Program)方式把程序写入到单片机的程序存储器中。
步骤2：将FPGA的配置数据通过存储器烧写设备写入非易失性存储器中(也可以通过单片机在线写入)。
步骤3：单片机通用I/O口的每一位，按照从低到高的顺序，依次标识为P0、P1、P2……。本实施例中，所使用的SST 89V564RD单片机，43号引脚标识为P0，42号引脚被标识为P1，41号引脚被标识为P2……。非易失性存储器的地址引脚的每一位，按照从低到高的顺序，依次标识为A0、A1、A2……。则将P0与FPGA的配置时钟引脚相连，P1与非易失性存储器的A0相连，P2与A1相连，P3与A2相连，以此类推。单片机还要用两个位信号与非易失性存储器的片选和输出使能信号相连。单片机的剩余I/O口与FPGA的其它配置控制引脚相连。非易失性存储器的数据输出端，则直接与FPGA的配置数据引脚相连。参见图1。
步骤4：开机上电时，单片机运行配置程序，把43号引脚置为低电平，所有的连接SST 39VF020 Flash存储器的地址线的I/O口也置为低电平，并将27号、28号引脚置为低电平，使SST 39VF020 Flash存储器片选和输出使能有效。单片机输出控制信号使FPGA进入配置状态。对单片机I/O口进行n次自增操作。其中n＝2×m，m是FPGA配置数据的字节数。
Claims (3)
1.一种现场可编程门阵列FPGA的配置方法，其特征在于，步骤如下：
A、选择一个数据字长为八位的非易失性存储器芯片，该芯片容量不小于待配置现场可编程门阵列FPGA配置数据容量，将现场可编程门阵列FPGA配置数据写入该芯片；
B、选择一种单片机，该单片机的I/O引脚数量或扩展后的I/O引脚数量，不少于非易失性存储器地址、片选和输出使能数量与待配置现场可编程门阵列FPGA的配置控制引脚数量之和；
C、将现场可编程门阵列FPGA的配置数据引脚与非易失性存储器的数据引脚相连；
D、先将单片机最低编号I/O端口的最低位与现场可编程门阵列FPGA的配置数据时钟引脚相连，其它I/O引脚按照从低到高的顺序依次与非易失性存储器的地址引脚相连；
E、将单片机剩余的I/O引脚与非易失性存储器的片选、输出使能和现场可编程门阵列FPGA的配置控制引脚相连；
F、单片机生成现场可编程门阵列FPGA的配置控制信号以及非易失性存储器的片选、输出使能和地址信号，实现现场可编程门阵列FPGA的配置过程，在现场可编程门阵列FPGA的配置过程中，非易失性存储器的片选和输出使能一直保持有效，直到现场可编程门阵列FPGA配置结束。
2.根据权利要求1所述的方法，其特征在于，所述的现场可编程门阵列FPGA采用并行配置模式，每次向现场可编程门阵列FPGA输入八位配置数据。
3.根据权利要求1所述的方法，其特征在于，所述的实现现场可编程门阵列FPGA的配置过程，是指每配置一个字节的数据，单片机的I/O口进行两次自增操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101050516A CN100462985C (zh) | 2006-08-25 | 2006-08-25 | 一种现场可编程门阵列的快速配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101050516A CN100462985C (zh) | 2006-08-25 | 2006-08-25 | 一种现场可编程门阵列的快速配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1912880A true CN1912880A (zh) | 2007-02-14 |
| CN100462985C CN100462985C (zh) | 2009-02-18 |
Family
ID=37721819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101050516A Expired - Fee Related CN100462985C (zh) | 2006-08-25 | 2006-08-25 | 一种现场可编程门阵列的快速配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100462985C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103262405A (zh) * | 2010-10-22 | 2013-08-21 | 三星重工业株式会社 | 可在操作中重构的控制系统以及用于其的方法 |
| CN103280236A (zh) * | 2013-05-14 | 2013-09-04 | 上海集成电路研发中心有限公司 | 非易失性fpga芯片 |
| CN103744806A (zh) * | 2014-01-22 | 2014-04-23 | 张家港市复安电子科技有限公司 | 位流配置方法及系统 |
| CN107402793A (zh) * | 2017-08-03 | 2017-11-28 | 深圳市紫光同创电子有限公司 | 基于串行闪存的现场可编程门阵列自动配置方法及装置 |
| CN109655740A (zh) * | 2018-12-12 | 2019-04-19 | 上海精密计量测试研究所 | K系列fpga内部clb模块定位及通用性配置测试方法 |
| CN111538260A (zh) * | 2020-04-01 | 2020-08-14 | 深圳市汇顶科技股份有限公司 | 引脚配置方法及装置、多引脚互连互通系统 |
| CN111611013A (zh) * | 2020-04-30 | 2020-09-01 | 京微齐力(北京)科技有限公司 | 一种支持多镜像的fpga硬启动方法及装置 |
| CN117931702A (zh) * | 2024-03-20 | 2024-04-26 | 中国科学院国家空间科学中心 | 一种系统级芯片的片外系统和应用程序固化方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1168019C (zh) * | 2002-08-30 | 2004-09-22 | 清华大学 | 现场可编程门阵列程序在线升级系统及其实现方法 |
| JP3845389B2 (ja) * | 2003-05-12 | 2006-11-15 | 埼玉日本電気株式会社 | コンフィグレーション装置 |
-
2006
- 2006-08-25 CN CNB2006101050516A patent/CN100462985C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103262405A (zh) * | 2010-10-22 | 2013-08-21 | 三星重工业株式会社 | 可在操作中重构的控制系统以及用于其的方法 |
| CN103262405B (zh) * | 2010-10-22 | 2016-03-23 | 三星重工业株式会社 | 可在操作中重构的控制系统以及用于其的方法 |
| CN103280236A (zh) * | 2013-05-14 | 2013-09-04 | 上海集成电路研发中心有限公司 | 非易失性fpga芯片 |
| CN103744806A (zh) * | 2014-01-22 | 2014-04-23 | 张家港市复安电子科技有限公司 | 位流配置方法及系统 |
| CN103744806B (zh) * | 2014-01-22 | 2017-01-18 | 张家港市复安电子科技有限公司 | 位流配置方法及系统 |
| CN107402793A (zh) * | 2017-08-03 | 2017-11-28 | 深圳市紫光同创电子有限公司 | 基于串行闪存的现场可编程门阵列自动配置方法及装置 |
| CN109655740A (zh) * | 2018-12-12 | 2019-04-19 | 上海精密计量测试研究所 | K系列fpga内部clb模块定位及通用性配置测试方法 |
| CN111538260A (zh) * | 2020-04-01 | 2020-08-14 | 深圳市汇顶科技股份有限公司 | 引脚配置方法及装置、多引脚互连互通系统 |
| CN111611013A (zh) * | 2020-04-30 | 2020-09-01 | 京微齐力(北京)科技有限公司 | 一种支持多镜像的fpga硬启动方法及装置 |
| CN111611013B (zh) * | 2020-04-30 | 2023-12-22 | 京微齐力(北京)科技有限公司 | 一种支持多镜像的fpga硬启动方法及装置 |
| CN117931702A (zh) * | 2024-03-20 | 2024-04-26 | 中国科学院国家空间科学中心 | 一种系统级芯片的片外系统和应用程序固化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100462985C (zh) | 2009-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100462985C (zh) | 一种现场可编程门阵列的快速配置方法 | |
| CN111433758B (zh) | 可编程运算与控制芯片、设计方法及其装置 | |
| CN1234923A (zh) | 可重新配置的计算系统 | |
| CN104126177A (zh) | 预交错顺序数据的系统及方法 | |
| CN206060529U (zh) | 一种电荷泵 | |
| CN1661586A (zh) | 一种基于arm的pc104嵌入式计算机 | |
| CN203250312U (zh) | 一种接口形式可扩展的通用核心处理子板 | |
| CN201149654Y (zh) | 一种单片机i/o口分时复用控制电路 | |
| CN1463443A (zh) | 与传播延迟无关的sdram数据收集设备和方法 | |
| CN105224503B (zh) | 一种增加fpga动态配置可选程序数量的电路 | |
| CN1613115B (zh) | 通过不将地址和控制信号返回空闲来减少交流电功率的存储器控制器 | |
| CN111710357B (zh) | Mcu的mtp单元读写控制电路 | |
| CN2777637Y (zh) | 一种基于arm微处理器的pc104嵌入式计算机 | |
| CN1858695A (zh) | 一种提高ram利用效率的方法 | |
| CN1737776A (zh) | 一种仿真器芯片及其仿真方法 | |
| CN101216898A (zh) | 基于flash总线的高效率低成本sd卡控制电路及其读写方法 | |
| CN201184970Y (zh) | 船舶机舱数据采集嵌入板 | |
| CN202404579U (zh) | 伪并行总线接口电路 | |
| Guojie et al. | Design and implementation of a large capacity storage module in high-speed acquisition system | |
| CN2720510Y (zh) | 电脑主板上的外插i/o扩展装置 | |
| CN1595383A (zh) | 可编程总线式控制端口扩展模块 | |
| CN217606275U (zh) | 基于dsp芯片的电擦除存储电路及变频控制器 | |
| CN2738357Y (zh) | 一种程序存储电路 | |
| CN2601433Y (zh) | 一种ic存储卡 | |
| CN2553428Y (zh) | 快闪存储器程序写入的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090218 Termination date: 20110825 |