CN107402793A - 基于串行闪存的现场可编程门阵列自动配置方法及装置 - Google Patents

基于串行闪存的现场可编程门阵列自动配置方法及装置 Download PDF

Info

Publication number
CN107402793A
CN107402793A CN201710654322.1A CN201710654322A CN107402793A CN 107402793 A CN107402793 A CN 107402793A CN 201710654322 A CN201710654322 A CN 201710654322A CN 107402793 A CN107402793 A CN 107402793A
Authority
CN
China
Prior art keywords
serial flash
programmable gate
gate array
field programmable
flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710654322.1A
Other languages
English (en)
Inventor
赵世赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN201710654322.1A priority Critical patent/CN107402793A/zh
Publication of CN107402793A publication Critical patent/CN107402793A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于串行闪存的现场可编程门阵列自动配置方法及装置，属于可编程逻辑器件技术领域，该方法包括：将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据，通过将现场可编程门阵列FPGA和串行闪存FLASH封装在同一个芯片内，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。

Description

基于串行闪存的现场可编程门阵列自动配置方法及装置
技术领域
本发明涉及可编程逻辑器件技术领域，尤其涉及一种基于串行闪存的现场可编程门阵列自动配置方法及装置。
背景技术
随着现场可编程门阵列(FPGA)的广泛应用，对FPGA配置方法的方便性和系统的成本提出了更高的要求。在众多FPGA配置方法中，基于闪存(FLASH)的FPGA自动配置方法，与其他FPGA配置方法相比，以其用户使用的方便性和较低的系统成本，得到了广泛的应用，成为了业界主流的FPGA配置方式。
目前基于FLASH的FPGA自动配置方法主要有两种：基于FPGA芯片外部的串行FLASH的FPGA自动配置方法和基于FPGA芯片内部的嵌入式FLASH的FPGA自动配置方法。
如图1所示，基于FPGA芯片外部的串行FLASH的FPGA自动配置方法，需要FPGA和串行FLASH两块芯片，与只有一块FPGA芯片的FPGA配置方案相比，系统的复杂度和成本显著增加，并且需要用户根据FPGA自行选择FLASH型号，并自行进行FPGA芯片和FLASH芯片之间的互连，增加了系统的复杂度，降低了用户使用的方便性。
如图2所示，基于FPGA芯片内部的嵌入式FLASH的FPGA自动配置方法，由于嵌入式FLASH的容量有限，满足不了大容量FPGA的需求，并且嵌入式FLASH没有独立的产品生产厂家，需要FPGA生产厂家自主研发，提高了系统方案的成本。
发明内容
有鉴于此，本发明的目的在于提供一种基于串行闪存的现场可编程门阵列自动配置方法及装置，通过将现场可编程门阵列FPGA和串行闪存FLASH封装在同一个芯片内，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。
本发明解决上述技术问题所采用的技术方案如下：
根据本发明的一个方面，提供的一种基于串行闪存的现场可编程门阵列自动配置方法，包括：
将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；
所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据。
可选地，所述将现场可编程门阵列与串行闪存互连包括：
现场可编程门阵列的时钟输出端口SCK连接串行闪存的时钟输入端口；现场可编程门阵列的片选输出端口SS_N连接串行闪存的片选输入端口；现场可编程门阵列的数据输出端口MOSI连接串行闪存的数据输入端口；现场可编程门阵列的数据输入端口MISO连接串行闪存的数据输出端口。
可选地，所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据包括：
FPGA芯片上电后，现场可编程门阵列的片选输出端口信号SS_N由1变为0，选中所述串行闪存；
在预设的第一时间段内，现场可编程门阵列通过数据输出端口MOSI，将串行闪存的快速读操作的操作码依次串行发送给串行闪存；
在预设的第二时间段内，现场可编程门阵列通过数据输出端口MOSI，将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存；
根据所述起始地址，将串行闪存的内容通过数据输入端口MISO发送至现场可编程门阵列；
现场可编程门阵列接收完所述串行闪存的内容后，将片选输出端口信号SS_N由0变为1，释放所述串行闪存。
可选地，所述预设的第一时间段为8个时钟周期；所述预设的第二时间段为24个时钟周期。
可选地，所述将串行闪存的快速读操作的操作码依次串行发送给串行闪存具体为：
将串行闪存的快速读操作的操作码按照操作码高位到低位的顺序依次串行发送给串行闪存；
所述将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存具体为：
将用于读取串行闪存内容的24位起始地址按照地址高位到低位的顺序依次串行发送给串行闪存。
作为本发明的另一方面，提供的一种基于串行闪存的现场可编程门阵列自动配置装置，包括：
互连封装模块，用于将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；
自动配置模块，用于所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据。
可选地，所述互连封装模块包括：
现场可编程门阵列的时钟输出端口SCK连接串行闪存的时钟输入端口；现场可编程门阵列的片选输出端口SS_N连接串行闪存的片选输入端口；现场可编程门阵列的数据输出端口MOSI连接串行闪存的数据输入端口；现场可编程门阵列的数据输入端口MISO连接串行闪存的数据输出端口。
可选地，所述自动配置模块包括：
片选单元，用于FPGA芯片上电后，现场可编程门阵列的片选输出端口信号SS_N由1变为0，选中所述串行闪存；
操作码发送单元，用于在预设的第一时间段内，现场可编程门阵列通过数据输出端口MOSI，将串行闪存的快速读操作的操作码依次串行发送给串行闪存；
起始地址发送单元，用于在预设的第二时间段内，现场可编程门阵列通过数据输出端口MOSI，将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存；
数据传输单元，用于根据所述起始地址，将串行闪存的内容通过数据输入端口MISO发送至现场可编程门阵列；
释放单元，用于现场可编程门阵列接收完所述串行闪存的内容后，将片选输出端口信号SS_N由0变为1，释放所述串行闪存。
可选地，所述预设的第一时间段为8个时钟周期；所述预设的第二时间段为24个时钟周期。
可选地，所述操作码发送单元具体为：
将串行闪存的快速读操作的操作码按照操作码高位到低位的顺序依次串行发送给串行闪存；
所述起始地址发送单元具体为：
将用于读取串行闪存内容的24位起始地址按照地址高位到低位的顺序依次串行发送给串行闪存。
本发明实施例的一种基于串行闪存的现场可编程门阵列自动配置方法及装置，该方法包括：将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据，通过将现场可编程门阵列FPGA和串行闪存FLASH封装在同一个芯片内，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。
附图说明
图1是现有技术中基于FPGA芯片外部的串行FLASH的FPGA自动配置方法的电路连接示意图；
图2是现有技术中基于FPGA芯片内部的嵌入式FLASH的FPGA自动配置方法的电路连接示意图；
图3为本发明实施例一提供的一种基于串行闪存的现场可编程门阵列自动配置方法流程图；
图4为本发明实施例一提供的一种基于串行闪存的现场可编程门阵列自动配置方法的电路连接示意图；
图5为图3中步骤S20的方法流程图；
图6为本发明实施例一提供的FLASH和FPGA之间数据传输示意图；
图7为本发明实施例二提供的一种基于串行闪存的现场可编程门阵列自动配置装置示范性结构框图；
图8为图7中自动配置模块的示范性结构框图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
如图3所示，在本实施例中，一种基于串行闪存的现场可编程门阵列自动配置方法，包括：
S10、将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；
S20、所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据。
在本实施例中，通过将现场可编程门阵列FPGA和串行闪存FLASH封装在同一个芯片内，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。
如图4所示，为FLASH和FPGA的电路连接示意图，在本实施例中，所述将现场可编程门阵列与串行闪存互连包括：
现场可编程门阵列的时钟输出端口SCK连接串行闪存的时钟输入端口；现场可编程门阵列的片选输出端口SS_N连接串行闪存的片选输入端口；现场可编程门阵列的数据输出端口MOSI连接串行闪存的数据输入端口；现场可编程门阵列的数据输入端口MISO连接串行闪存的数据输出端口。
如图5所示，在本实施例中，所述步骤S20包括：
S21、FPGA芯片上电后，现场可编程门阵列的片选输出端口信号SS_N由1变为0，选中所述串行闪存；
S22、在预设的第一时间段内，现场可编程门阵列通过数据输出端口MOSI，将串行闪存的快速读操作的操作码依次串行发送给串行闪存；串行发送时，先发送操作码高位，后发送操作码低位。
S23、在预设的第二时间段内，现场可编程门阵列通过数据输出端口MOSI，将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存；串行发送时，先发送地址高位，后发送地址低位。
S24、根据所述起始地址，将串行闪存的内容通过数据输入端口MISO发送至现场可编程门阵列；
S25、现场可编程门阵列接收完所述串行闪存的内容后，将片选输出端口信号SS_N由0变为1，释放所述串行闪存。
如图6所示，为FLASH和FPGA之间数据传输示意图，在本实施例中，所述预设的第一时间段为8个时钟周期；所述预设的第二时间段为24个时钟周期；在传输数据之前，还需要等待8个时钟周期。
在本实施例中，根据FPGA的特点，出厂时便选择了串行FLASH型号，将FPGA和串行FLASH连接后，封装在一个FPGA芯片中；串行FLASH有专门的厂家生产销售，无需自行研发，产品种类齐全，可满足所有FPGA型号的应用。与嵌入式FLASH相比，在用户使用方便的同时，大大降低了FPGA芯片成本，增加了基于FLASH的FPGA自动配置方法的应用范围。
用户使用时，无需根据FPGA选择购买串行FLASH，也不用连接FPGA芯片和串行FLASH芯片，与外部串行FLASH相比，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。
实施例二
如图7所示，在本实施例中，一种基于串行闪存的现场可编程门阵列自动配置装置，包括：
互连封装模块10，用于将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；
自动配置模块20，用于所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据。
在本实施例中，通过将现场可编程门阵列FPGA和串行闪存FLASH封装在同一个芯片内，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。
在本实施例中，所述互连封装模块包括：
现场可编程门阵列的时钟输出端口SCK连接串行闪存的时钟输入端口；现场可编程门阵列的片选输出端口SS_N连接串行闪存的片选输入端口；现场可编程门阵列的数据输出端口MOSI连接串行闪存的数据输入端口；现场可编程门阵列的数据输入端口MISO连接串行闪存的数据输出端口。
如图8所示，在本实施例中，所述自动配置模块包括：
片选单元21，用于FPGA芯片上电后，现场可编程门阵列的片选输出端口信号SS_N由1变为0，选中所述串行闪存；
操作码发送单元22，用于在预设的第一时间段内，现场可编程门阵列通过数据输出端口MOSI，将串行闪存的快速读操作的操作码依次串行发送给串行闪存；
起始地址发送单元23，用于在预设的第二时间段内，现场可编程门阵列通过数据输出端口MOSI，将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存；
数据传输单元24，用于根据所述起始地址，将串行闪存的内容通过数据输入端口MISO发送至现场可编程门阵列；
释放单元25，用于现场可编程门阵列接收完所述串行闪存的内容后，将片选输出端口信号SS_N由0变为1，释放所述串行闪存。
如图6所示，为FLASH和FPGA之间数据传输示意图，在本实施例中，所述预设的第一时间段为8个时钟周期；所述预设的第二时间段为24个时钟周期；在传输数据之前，还需要等待8个时钟周期。
在本实施例中，所述操作码发送单元具体为：
将串行闪存的快速读操作的操作码按照操作码高位到低位的顺序依次串行发送给串行闪存；
所述起始地址发送单元具体为：
将用于读取串行闪存内容的24位起始地址按照地址高位到低位的顺序依次串行发送给串行闪存。
在本实施例中，根据FPGA的特点，出厂时便选择了串行FLASH型号，将FPGA和串行FLASH连接后，封装在一个FPGA芯片中；串行FLASH有专门的厂家生产销售，无需自行研发，产品种类齐全，可满足所有FPGA型号的应用。与嵌入式FLASH相比，在用户使用方便的同时，大大降低了FPGA芯片成本，增加了基于FLASH的FPGA自动配置方法的应用范围。
用户使用时，无需根据FPGA选择购买串行FLASH，也不用连接FPGA芯片和串行FLASH芯片，与外部串行FLASH相比，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。
以上参照附图说明了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。

Claims (10)

1.一种基于串行闪存的现场可编程门阵列自动配置方法，其特征在于，包括：
将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；
所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据。
2.根据权利要求1所述的一种基于串行闪存的现场可编程门阵列自动配置方法，其特征在于，所述将现场可编程门阵列与串行闪存互连包括：
现场可编程门阵列的时钟输出端口SCK连接串行闪存的时钟输入端口；现场可编程门阵列的片选输出端口SS_N连接串行闪存的片选输入端口；现场可编程门阵列的数据输出端口MOSI连接串行闪存的数据输入端口；现场可编程门阵列的数据输入端口MISO连接串行闪存的数据输出端口。
3.根据权利要求2所述的一种基于串行闪存的现场可编程门阵列自动配置方法，其特征在于，所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据包括：
FPGA芯片上电后，现场可编程门阵列的片选输出端口信号SS_N由1变为0，选中所述串行闪存；
在预设的第一时间段内，现场可编程门阵列通过数据输出端口MOSI，将串行闪存的快速读操作的操作码依次串行发送给串行闪存；
在预设的第二时间段内，现场可编程门阵列通过数据输出端口MOSI，将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存；
根据所述起始地址，将串行闪存的内容通过数据输入端口MISO发送至现场可编程门阵列；
现场可编程门阵列接收完所述串行闪存的内容后，将片选输出端口信号SS_N由0变为1，释放所述串行闪存。
4.根据权利要求3所述的一种基于串行闪存的现场可编程门阵列自动配置方法，其特征在于，所述预设的第一时间段为8个时钟周期；所述预设的第二时间段为24个时钟周期。
5.根据权利要求3所述的一种基于串行闪存的现场可编程门阵列自动配置方法，其特征在于，所述将串行闪存的快速读操作的操作码依次串行发送给串行闪存具体为：
将串行闪存的快速读操作的操作码按照操作码高位到低位的顺序依次串行发送给串行闪存；
所述将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存具体为：
将用于读取串行闪存内容的24位起始地址按照地址高位到低位的顺序依次串行发送给串行闪存。
6.一种基于串行闪存的现场可编程门阵列自动配置装置，其特征在于，包括：
互连封装模块，用于将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；
自动配置模块，用于所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据。
7.根据权利要求6所述的一种基于串行闪存的现场可编程门阵列自动配置装置，其特征在于，所述互连封装模块包括：
现场可编程门阵列的时钟输出端口SCK连接串行闪存的时钟输入端口；现场可编程门阵列的片选输出端口SS_N连接串行闪存的片选输入端口；现场可编程门阵列的数据输出端口MOSI连接串行闪存的数据输入端口；现场可编程门阵列的数据输入端口MISO连接串行闪存的数据输出端口。
8.根据权利要求7所述的一种基于串行闪存的现场可编程门阵列自动配置装置，其特征在于，所述自动配置模块包括：
片选单元，用于FPGA芯片上电后，现场可编程门阵列的片选输出端口信号SS_N由1变为0，选中所述串行闪存；
操作码发送单元，用于在预设的第一时间段内，现场可编程门阵列通过数据输出端口MOSI，将串行闪存的快速读操作的操作码依次串行发送给串行闪存；
起始地址发送单元，用于在预设的第二时间段内，现场可编程门阵列通过数据输出端口MOSI，将用于读取串行闪存内容的24位起始地址依次串行发送给串行闪存；
数据传输单元，用于根据所述起始地址，将串行闪存的内容通过数据输入端口MISO发送至现场可编程门阵列；
释放单元，用于现场可编程门阵列接收完所述串行闪存的内容后，将片选输出端口信号SS_N由0变为1，释放所述串行闪存。
9.根据权利要求8所述的一种基于串行闪存的现场可编程门阵列自动配置装置，其特征在于，所述预设的第一时间段为8个时钟周期；所述预设的第二时间段为24个时钟周期。
10.根据权利要求8所述的一种基于串行闪存的现场可编程门阵列自动配置装置，其特征在于，所述操作码发送单元具体为：
将串行闪存的快速读操作的操作码按照操作码高位到低位的顺序依次串行发送给串行闪存；
所述起始地址发送单元具体为：
将用于读取串行闪存内容的24位起始地址按照地址高位到低位的顺序依次串行发送给串行闪存。
CN201710654322.1A 2017-08-03 2017-08-03 基于串行闪存的现场可编程门阵列自动配置方法及装置 Pending CN107402793A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710654322.1A CN107402793A (zh) 2017-08-03 2017-08-03 基于串行闪存的现场可编程门阵列自动配置方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710654322.1A CN107402793A (zh) 2017-08-03 2017-08-03 基于串行闪存的现场可编程门阵列自动配置方法及装置

Publications (1)

Publication Number Publication Date
CN107402793A true CN107402793A (zh) 2017-11-28

Family

ID=60401842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710654322.1A Pending CN107402793A (zh) 2017-08-03 2017-08-03 基于串行闪存的现场可编程门阵列自动配置方法及装置

Country Status (1)

Country Link
CN (1) CN107402793A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111611013A (zh) * 2020-04-30 2020-09-01 京微齐力(北京)科技有限公司 一种支持多镜像的fpga硬启动方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034175A2 (en) * 2003-07-31 2005-04-14 Actel Corporation Programmable system on a chip
CN1912880A (zh) * 2006-08-25 2007-02-14 西安交通大学 一种现场可编程门阵列的快速配置方法
US20080061824A1 (en) * 2004-04-02 2008-03-13 Super Talent Electronics, Inc. Variable Threshold Transistor For The Schottky FPGA And Multilevel Storage Cell Flash Arrays
CN102184158A (zh) * 2011-03-31 2011-09-14 杭州海康威视数字技术股份有限公司 带两级fpga芯片的子板及两级fpga芯片的配置方法
CN103280236A (zh) * 2013-05-14 2013-09-04 上海集成电路研发中心有限公司 非易失性fpga芯片
CN106531217A (zh) * 2016-09-20 2017-03-22 深圳市紫光同创电子有限公司 用于可编程逻辑器件中的flash器件编程方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034175A2 (en) * 2003-07-31 2005-04-14 Actel Corporation Programmable system on a chip
US20080061824A1 (en) * 2004-04-02 2008-03-13 Super Talent Electronics, Inc. Variable Threshold Transistor For The Schottky FPGA And Multilevel Storage Cell Flash Arrays
CN1912880A (zh) * 2006-08-25 2007-02-14 西安交通大学 一种现场可编程门阵列的快速配置方法
CN100462985C (zh) * 2006-08-25 2009-02-18 西安交通大学 一种现场可编程门阵列的快速配置方法
CN102184158A (zh) * 2011-03-31 2011-09-14 杭州海康威视数字技术股份有限公司 带两级fpga芯片的子板及两级fpga芯片的配置方法
CN103280236A (zh) * 2013-05-14 2013-09-04 上海集成电路研发中心有限公司 非易失性fpga芯片
CN106531217A (zh) * 2016-09-20 2017-03-22 深圳市紫光同创电子有限公司 用于可编程逻辑器件中的flash器件编程方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111611013A (zh) * 2020-04-30 2020-09-01 京微齐力(北京)科技有限公司 一种支持多镜像的fpga硬启动方法及装置
CN111611013B (zh) * 2020-04-30 2023-12-22 京微齐力(北京)科技有限公司 一种支持多镜像的fpga硬启动方法及装置

Similar Documents

Publication Publication Date Title
US7281082B1 (en) Flexible scheme for configuring programmable semiconductor devices using or loading programs from SPI-based serial flash memories that support multiple SPI flash vendors and device families
CN102609376B (zh) 一种串行总线存储器、串行总线传输系统及方法
CN103677671A (zh) 一种电口模块的数据读写方法和系统
CN101354907A (zh) 减小上电峰值电流的多芯片封装
CN100383544C (zh) 一种电平信号的实时监测方法及装置
CN102736938A (zh) Fpga配置程序的烧写方法
US11113222B2 (en) NAND switch
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN109061446A (zh) 一种单端口传输芯片的测试方法及系统
CN103259542A (zh) 用于模数转换器的低延时模间触发器串行接口
CN107526614B (zh) Fpga开发板的通信方法
CN100462985C (zh) 一种现场可编程门阵列的快速配置方法
CN114661655B (zh) 一种星载测控数传一体机fpga程序在轨重构系统及方法
CN107402793A (zh) 基于串行闪存的现场可编程门阵列自动配置方法及装置
CN109491959B (zh) 一种可编程逻辑器件配置器
CN101167141A (zh) 在mcp或sip中的存储芯片的测试系统
CN102053936A (zh) Fpga通过ddr2接口与dsp通信的方法及装置
CN103064817B (zh) 一种简化两线式串行数据总线传输方法
KR102523270B1 (ko) I2c 통신을 지원하는 이퓨즈 오티피 메모리 및 그의 동작 방법
CN105898961B (zh) 无线照明配对控制系统
CN103685594A (zh) 电子设备及地址设定方法
CN103500585B (zh) 一种用于控制单次可编程存储器的控制电路及其控制方法
CN102147735B (zh) 接口单板和业务逻辑加载的方法
CN105988078B (zh) 一种实现单线可编程电路的方法和系统
CN109995425B (zh) 一种测试设备通讯端口的方法和工装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171128