CN114826539A - 无参考时钟的时钟数据恢复装置及其方法 - Google Patents

无参考时钟的时钟数据恢复装置及其方法 Download PDF

Info

Publication number
CN114826539A
CN114826539A CN202110776755.0A CN202110776755A CN114826539A CN 114826539 A CN114826539 A CN 114826539A CN 202110776755 A CN202110776755 A CN 202110776755A CN 114826539 A CN114826539 A CN 114826539A
Authority
CN
China
Prior art keywords
clock
signal
data
frequency
data recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110776755.0A
Other languages
English (en)
Other versions
CN114826539B (zh
Inventor
庄修铭
唐伟诚
高立龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN114826539A publication Critical patent/CN114826539A/zh
Application granted granted Critical
Publication of CN114826539B publication Critical patent/CN114826539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种无参考时钟的时钟数据恢复装置及其方法，该无参考时钟的时钟数据恢复装置包含一时钟数据恢复电路、一振荡电路以及一处理器。时钟数据恢复电路用以根据在第一时段为第一频率的数据信号同步出第一时钟信号。振荡电路用以根据第一时钟信号输出振荡时钟信号。振荡时钟信号的频率与第一时钟信号的频率实质相同。处理器对在第二时段的数据信号进行过取样，以产生模拟预备信号。模拟预备信号符合数据信号在第二时段的第二频率。时钟数据恢复电路根据模拟预备信号同步出第二时钟信号。在同步出第二时钟信号之前，时钟数据恢复电路同步于振荡时钟信号而维持输出第一时钟信号。

Description

无参考时钟的时钟数据恢复装置及其方法
技术领域
本发明涉及一种时钟数据恢复技术，尤其涉及一种无参考时钟的时钟数据恢复装置及其方法。
背景技术
在信号传输接口中，传送端根据其数据传输频率来产生数据信号并将此数据信号传送至接收端。而接收端为了正确地识别数据信号的逻辑位准，接收端必须根据与传送端的数据传输频率同步的时钟信号来读取此数据信号。因此，接收端往往会使用时钟数据恢复电路(Clock and Data Recovery，CDR)来恢复传送端的数据传输频率以及时钟。
在现今的传输接口大致可以分成两大种类，第一种是同时具备数据信号线及时钟信号线(如USB3.0、HDMI等)，第二种为只有数据信号线而无时钟信号线(如MIPI M-PHY、USB2.0等)。为了获得准确的数据传输频率，对应于第一种传输接口，接收端可设置有参考时钟的时钟数据恢复电路(Reference CDR)来恢复传送端的数据传输频率；对应于第二种传输接口，接收端可设置无参考时钟的时钟数据恢复电路(Reference-less CDR)来恢复传送端的数据传输频率。
一般而言，当使用无参考时钟的时钟数据恢复电路时，是由传送端需提供同步信号(例如，只包含供时钟数据恢复电路识别数据传输频率的同步点的一数据信号)，以使接收端的无参考时钟的时钟数据恢复电路根据同步信号来产生不同频率的时钟信号。当数据传输频率发生改变时，这种传统架构的方式会产生以下问题：(1)系统功耗升高；(2)系统负担加重以及(3)时钟数据恢复电路在一段时间中处于未同步状态，即，时钟数据恢复电路在该段时间内无法输出时钟信号。
发明内容
鉴于上述，本公开提供一种无参考时钟的时钟数据恢复装置及其方法，在数据传输频率变换时使时钟数据恢复电路产生对应经变换数据传输频率的时钟信号，因而可降低系统功耗、减轻系统负担、使时钟数据恢复电路持续输出时钟信号以供接收端运行。
依据一些实施例，无参考时钟的时钟数据恢复装置包含一时钟数据恢复电路、一振荡电路以及一处理器。时钟数据恢复电路用以接收来自一数据发送端的一数据信号。数据信号的一传输频率在一第一时段为一第一频率，并且在一第二时段变换为一第二频率。时钟数据恢复电路根据在第一时段的数据信号同步产生出一第一时钟信号。振荡电路耦接时钟数据恢复电路。振荡电路用以根据第一时钟信号输出一振荡时钟信号。振荡时钟信号的频率与第一时钟信号的频率实质相同。处理器耦接时钟数据恢复电路。处理器用以执行一重新同步程序，以对在第二时段的数据信号进行过取样，以产生符合第二频率的一模拟预备信号。时钟数据恢复电路根据模拟预备信号同步产生出一第二时钟信号。在同步产生出第二时钟信号之前，时钟数据恢复电路同步于振荡时钟信号而维持输出第一时钟信号。
依据一些实施例，无参考时钟的时钟数据恢复方法适于一无参考时钟的时钟数据恢复装置。无参考时钟的时钟数据恢复装置包含一时钟数据恢复电路、一振荡电路以及一处理器。无参考时钟的时钟数据恢复方法包含：以时钟数据恢复电路接收来自一数据发送端的一数据信号，其中数据信号的一传输频率在一第一时段为一第一频率，并且在一第二时段变换为一第二频率；以时钟数据恢复电路根据在第一时段的数据信号同步产生出一第一时钟信号；以振荡电路根据第一时钟信号输出一振荡时钟信号，其中振荡时钟信号的频率与第一时钟信号的频率实质相同；以处理器执行一重新同步程序，而对在第二时段的数据信号进行过取样，以产生符合第二频率的一模拟预备信号；以时钟数据恢复电路根据模拟预备信号同步产生出一第二时钟信号；以及在同步产生出第二时钟信号之前，以时钟数据恢复电路同步于振荡时钟信号而维持输出第一时钟信号。
因此，依据一些实施例，时钟数据恢复电路通过振荡电路产生对应数据信号变换频率前的时钟信号，以持续输出时钟信号使数据接收端可持续根据时钟信号获得数据信号所载的传输数据。通过对变换频率后的数据信号进行过取样(Oversampling)以获得模拟预备信号，使时钟数据恢复电路根据模拟预备信号同步出对应变换频率后的数据信号的时钟信号，进而降低系统功耗及减轻系统负担。
附图说明
图1示出依据一些实施例的电子系统的方框示意图。
图2示出依据一些实施例的无参考时钟的时钟数据恢复装置的方框示意图。
图3示出依据一些实施例的无参考时钟的时钟数据恢复的流程图。
图4示出依据一些实施例的数据信号的封包示意图。
图5示出依据一些实施例的第一时段的数据信号的封包的示意图。
图6示出依据一些实施例的第二时段的数据信号的封包的示意图。
图7示出依据一些实施例的时钟数据恢复电路的方框示意图。
图8示出依据一些实施例的无参考时钟的时钟数据恢复装置的方框示意图。
图9示出依据一些实施例的无参考时钟的时钟数据恢复装置的方框示意图。
图10示出依据一些实施例的无参考时钟的时钟数据恢复方法的流程图。
符号说明
100：电子系统
110：数据发送端
120：数据接收端
1201：无参考时钟的时钟数据恢复装置
121：时钟数据恢复电路
1211：相位频率检测器
1213：电荷泵
1215：低通滤波器
1217：压控振荡电路
123：振荡电路
125：处理器
127：倍频电路
128：决策电路
129：数据遮罩电路
130：多工器
10：封包
12：同步标记
14：传输数据
tp：脉冲宽度
S200～S216：步骤
具体实施方式
参照图1，图1示出依据一些实施例的电子系统100的方框示意图。电子系统100适于一音频传输系统及/或视频传输系统。电子系统100包含一数据发送端110及多个数据接收端120。数据接收端120一般为多个，但本发明不以此为限，在一些情形下，数据接收端120也可仅为一个。数据发送端110耦接所述数据接收端120。在一些实施例中，数据发送端110可为用于控制电子系统100运行的控制装置，例如数据发送端110发出数据信号以控制电子系统100的运行。数据发送端110例如但不限于台式电脑、笔记本电脑、移动装置等。在一些实施例中，数据接收端120可被数据发送端110控制及接收并读取数据发送端110所发出的信号(例如，数据信号)。数据信号例如但不限于音源信号或影视频号。数据接收端120例如但不限于音响、喇叭、智能音箱、耳机、电视等音频或视频输出装置。数据发送端110与数据接收端120之间通过只传送数据信号而不传送参考时钟的传输接口耦接，例如：MIPI M-PHY的传输接口、USB2.0等，但不以此为限。数据接收端120设置有无参考时钟的时钟数据恢复装置1201(如图2、图8及图9所示)。
参照图2，图2示出依据一些实施例的无参考时钟的时钟数据恢复装置1201的方框示意图。无参考时钟的时钟数据恢复装置1201可包含一时钟数据恢复电路121、一振荡电路123以及一处理器125。振荡电路123耦接时钟数据恢复电路121，处理器125耦接时钟数据恢复电路121。时钟数据恢复电路121为无参考时钟的时钟数据恢复电路。振荡电路123例如但不限于石英晶体振荡器(crystal oscillator)等晶体振荡器或非晶体振荡器(non-crystal oscillator)。处理器125例如但不限于中央处理器、微处理器、特定应用集成电路(ASIC，Application-specific Integrated Circuit)、或系统单芯片(SOC，System on aChip)等运算电路。
参照图3。图3示出依据一些实施例的无参考时钟的时钟数据恢复的流程图。所述无参考时钟的时钟数据恢复方法适于由无参考时钟的时钟数据恢复装置1201执行。合并参照图1，首先，启动电子系统100(步骤S200)。例如开始提供电子系统100电力。当电子系统100被启动后，数据发送端110发出预备信号(例如，一种特定的信号样型，或称trainingpattern)至数据接收端120(步骤S202)。数据接收端120接收到预备信号后，根据预备信号处理后续自数据发送端110接收到的数据信号(步骤S204)(容后详述)。
合并参照图2。数据发送端110在持续发出预备信号一段时间后(为了方便说明，以下称数据发送端110持续发出预备信号的时段为预备时段)，发出数据信号至数据接收端120(步骤S206)。当数据接收端120接收到数据信号且在数据信号的传输频率尚未改变时(为了方便说明，以下称数据信号的传输频率尚未改变的时段为第一时段，并称数据信号改变前的传输频率为第一频率)，同步产生出对应的时钟信号(为了方便说明，以下称对应第一频率的时钟信号为第一时钟信号)(步骤S208)。
在一些实施例中，数据接收端120的无参考时钟的时钟数据恢复装置1201当中的时钟数据恢复电路121根据在第一时段的数据信号同步产生第一时钟信号。举例来说，时钟数据恢复电路121可针对第一时段的数据信号进行频率锁定(容后详述)及相位锁定(容后详述)，而同步产生第一时钟信号。此处所述的同步是指，使第一时钟信号的频率及相位相同于第一时段的数据信号的频率(即第一频率)及相位。
当时钟数据恢复电路121根据在第一时段的数据信号同步产生出第一时钟信号之后，振荡电路123可根据第一时钟信号输出与第一时钟信号的频率实质(substantially)相同的一振荡时钟信号(步骤S210)。举例来说，振荡电路123根据第一时钟信号来调整施加于自身晶体的电极上的电场，以改变自身的串联谐振点或并联谐振点，而使所输出的振荡时钟信号的频率实质相同于第一时钟信号的频率，并可暂存此第一时钟信号。亦即，时钟数据恢复电路121可将振荡电路123的振荡时钟信号锁定至第一时钟信号的频率。
参照图4，图4示出依据一些实施例的数据信号的封包10示意图。数据信号可具有多个封包10，每个封包10可以具有多个比特(bit，位元)，其中前述数据信号的传输频率为单位封包10的比特数量乘以封包速率。所述封包速率为单位时间内数据信号所传输的封包10的数量。因为一些原因(例如传输数据量增加、降低能耗等)，数据发送端110会改变数据信号的传输频率(例如改变封包速率、或是改变单位封包10的比特数量以变换传输频率)。例如，由第一频率变换为较高的另一频率(为了方便说明，以下称为第二频率)，或由第一频率变换为较低的第二频率。也就是说，数据信号的传输频率在第一时段为第一频率，并且在之后的另一时段(为了方便说明，以下称数据信号的传输频率改变后的时段为第二时段)由第一频率变换为与第一频率不同的第二频率。
举例来说，参照图5及图6，图5示出依据一些实施例的第一时段的数据信号的封包10的示意图，图6示出依据一些实施例的第二时段的数据信号的封包10的示意图。为了使附图能清楚呈现，图5及图6分别仅示出一个封包10。如图中所示，在一些实施例中，数据信号的每个封包10可包含两个部分：同步标记12的部分及传输数据14的部分。在一些实施例中，每个封包10具有多个比特，其中部分比特为同步标记12，另一部分比特为传输数据14。例如，每个封包10具有32个比特，其中前3个比特为同步标记12，其余比特为传输数据14，但不以此为限。同步标记12可为封包10中特定位置的一个或多个比特(在此以3个为例)，指定的比特可为连续的比特，也可以是不连续的比特。在此，同步标记12虽然以前3个比特为例，但本发明不以此为限，同步标记12亦可以是在封包10末端或封包10区间。
在一些实施例中，同步标记12为一脉冲信号(如图5、图6所示的具有脉冲宽度tp的信号)。同步标记12为用以供时钟数据恢复电路121识别的信号(例如，时钟数据恢复电路121可识别同步标记12的上升缘或下降缘(如图5、图6所示的脉冲宽度tp的左缘及右缘)以判断数据信号的封包速率)，使时钟数据恢复电路121可根据同步标记12判断数据信号的封包速率，进而锁定传输频率及相位以同步产生出时钟信号。(如第一时钟信号或于后所述的第二时钟信号)例如，频率检测器或相位检测器(如后图7的相位频率检测器1211)可检测同步标记12的上升缘或下降缘以获得封包速率，使时钟数据恢复电路121依据封包速率、单位封包10的比特数量等判断数据信号的传输频率及相位以同步产生出时钟信号。在一些实施例中，传输数据14为用以供数据接收端120运用的数据，例如传输数据14可包含控制指令、音频或视频数据等。
在一些实施例中，数据发送端110可改变数据信号的封包10的同步标记12的周期(于后称为同步标记周期)，以变换封包速率。例如，同步标记周期与封包速率之间成反比关系。所述同步标记周期为一个封包10的同步标记12的上升缘(下降缘)与下一个封包10的同步标记12的上升缘(下降缘)之间的时间差。数据发送端110可通过改变同步标记12的脉冲宽度tp以改变同步标记12的上升缘或下降缘的位置，进而改变同步标记周期。例如，如图5及图6所示，可见第一时段的数据信号的同步标记周期较大于第二时段的数据信号的同步标记周期，因而第一时段的封包速率较小于第二时段的封包速率，致使第一时段的数据信号的第一频率较小于第二时段的数据信号的第二频率。
再参照图2及图3。为了因应数据信号由第一频率转变为第二频率，处理器125执行一重新同步程序，以对在第二时段的数据信号进行过取样，以产生符合第二频率的一模拟预备信号(步骤S214)。续而，时钟数据恢复电路121可根据模拟预备信号同步产生出不同于第一时钟信号的频率的一时钟信号(为了方便说明，以下称为第二时钟信号)(步骤S216)。具体来说，时钟数据恢复电路121根据模拟预备信号来对在第二时段的数据信号进行频率锁定(容后详述)及相位锁定(容后详述)而同步产生出第二时钟信号。此处所述的同步是指，使第二时钟信号的频率及相位相同于第二时段的数据信号的频率(即第二频率)及相位。因此，数据发送端110不用额外提供预备信号来使时钟数据恢复电路121同步出新的时钟信号(即第二时钟信号)，时钟数据恢复电路121可直接根据数据信号同步产生出第二时钟信号，进而降低系统功耗及减轻电子系统100负担。
除此之外，在根据数据信号同步产生第二时钟信号之前，时钟数据恢复电路121是同步于振荡时钟信号，借此维持输出第一时钟信号(步骤S212)。举例来说，在时钟数据恢复电路121产生第二时钟信号之前，时钟数据恢复电路121从振荡电路123(例如，通过后图9的多工器130的标记“3”路径)获取振荡时钟信号(其频率相位锁定于第一频率)，而能维持输出第一时钟信号。因此，通过振荡电路123所产生的符合第一频率的振荡时钟信号，可供时钟数据恢复电路121在同步产生出第二时钟信号之前仍可根据第一频率处于正常操作模式。
以下说明时钟数据恢复电路121如何进行频率锁定及相位锁定。参照图7，图7示出依据一些实施例的时钟数据恢复电路121的方框示意图。在一些实施例中，时钟数据恢复电路121可包含一相位频率检测器(Phase frequency detector，PFD)1211、一电荷泵1213、一低通滤波器1215及一压控振荡电路1217。电荷泵1213耦接相位频率检测器1211，低通滤波器1215耦接电荷泵1213，压控振荡电路1217耦接低通滤波器1215及相位频率检测器1211。电荷泵1213例如但不限于具有电容的直流对直流的转换器。低通滤波器1215例如但不限于电阻与电容组合而成的滤波电路或电阻与电感组合而成的滤波电路。压控振荡电路1217例如但不限于变容二极管与电感组合而成的谐振电路。
前述相位频率检测器1211用以对信号(例如，预备信号、第一时段或第二时段的数据信号、振荡时钟信号、或模拟预备信号)的频率及相位进行检测，以获得一检测结果，并判断检测结果与压控振荡电路1217所反馈的信号是否匹配，若匹配则时钟数据恢复电路121输出时钟信号(例如输出压控振荡电路1217调整完后的反馈信号)；若不匹配时，则相位频率检测器1211输出用以调整反馈信号的频率及相位的信号(例如频率调整信号及相位调整信号)，以调整反馈信号的频率及相位，使其与检测结果的频率及相位匹配。举例来说，若检测结果的频率或相位与反馈信号不匹配时，相位频率检测器1211输出一频率调整信号或一相位调整信号至电荷泵1213，电荷泵1213响应频率调整信号或相位调整信号而对至少一电容进行充电或放电，以输出一频率调整电压或相位调整电压。例如，若检测结果的频率高于反馈信号或检测结果的相位先于反馈信号，则电荷泵1213输出用以提高反馈信号的频率调整电压或相位调整电压；反之，则输出用以降低反馈信号的频率调整电压或相位调整电压。
低通滤波器1215根据频率调整电压或相位调整电压而输出频率控制电压或相位控制电压。压控振荡电路1217根据频率控制电压或相位控制电压输出反馈信号。例如，若频率控制电压或相位控制电压的电压值上升，则反馈信号的频率可能会增加；反之，则反馈信号的频率可能会降低。在一些实施例中，相位频率检测器1211会先检测信号的频率，并在检测结果中信号的频率与反馈信号的频率一致时，才检测信号的相位，并调整反馈信号的相位以使其与检测结果的相位一致，而使时钟数据恢复电路121输出时钟信号(即前述的第一时钟信号或第二时钟信号)。在一些实施例中，相位频率检测器1211包含频率检测器(Frequency detector，FD)及相位检测器(Phase detector，PD)，以实现相位频率检测器1211的频率检测功能及相位检测功能。在一些实施例中，相位频率检测器1211可锁定的信号的频宽大于仅使用频率检测器来锁定的信号的频宽。
参照图8，图8示出依据一些实施例的无参考时钟的时钟数据恢复装置1201的方框示意图。在一些实施例中，无参考时钟的时钟数据恢复装置1201还包含一数据遮罩电路129。数据遮罩电路129耦接时钟数据恢复电路121。数据遮罩电路129用以遮蔽封包10中的传输数据14。在一些实施例中，数据遮罩电路129为包含一与门(AND gate，及闸)的电路。例如将欲遮蔽数据的信号与一短脉冲信号(例如，请参照图5、图6)以与门结合，以获得经遮蔽数据的信号，但不以此为限。
在一些实施例中，在步骤S208中，数据接收端120的无参考时钟的时钟数据恢复装置1201的数据遮罩电路129用以遮蔽在第一时段的数据信号的每个封包10的传输数据14，使得时钟数据恢复电路121根据在第一时段的数据信号的没有被遮蔽的同步标记12进行同步而输出第一时钟信号。举例来说，请一并参照图5，数据遮罩电路129于第一时段的数据信号的每个封包10的同步标记12的上升缘的前一段时间(例如第一时段的数据信号的同步标记周期的一半的时间)至同步标记12的下降缘的后一段时间(例如第一时段的数据信号的同步标记周期的一半的时间)产生短脉冲信号，并将该短脉冲信号与在第一时段的数据信号的每个封包10以与门结合，以遮蔽第一时段的数据信号的每个封包10的传输数据14，并获得每个封包10中没有被遮蔽的同步标记12。例如，通过将数据信号的传输数据14与短脉冲信号中具有逻辑值为0的信号以与门结合，来遮蔽传输数据14，并通过将短脉冲信号中具有逻辑值为1的信号以与门结合同步标记12，而获得没有被遮蔽的同步标记12(即，获得同步标记12中具有逻辑值为1的信号)。在一些实施例中，时钟数据恢复电路121及数据遮罩电路129可以整合在同一电路中。
前述时钟数据恢复电路121在第一时段根据数据信号的每个封包10中的同步标记12进行同步而输出第一时钟信号。举例来说，时钟数据恢复电路121检测在第一时段的数据信号的每个封包10中的同步标记12的上升缘或下降缘，而获得同步标记周期，进而获得封包速率，并依据封包速率锁定数据信号的传输频率及相位以同步产生出第一时钟信号。
在一些实施例中，在步骤S204中，数据接收端120的无参考时钟的时钟数据恢复装置1201的时钟数据恢复电路121根据由数据发送端110传来的预备信号同步出一遮罩时钟信号，使得数据遮罩电路129根据遮罩时钟信号遮蔽在第一时段的数据信号的每个封包10的传输数据14。在一些实施例中，预备信号为一序列信号或具有一或多个脉冲的信号。举例来说，时钟数据恢复电路121检测预备信号的所述脉冲的上升缘，以获得预备信号的传输频率及相位，并进行频率锁定及相位锁定，以同步出遮罩时钟信号(于此，遮罩时钟信号可为如前所述的数据遮罩电路129用以遮蔽封包10中的传输数据14所产生的短脉冲信号)。在一些实施例中，预备信号的传输频率及相位符合在第一时段的数据信号的第一频率及相位。在一些实施例中，预备信号中的所述脉冲的上升缘及下降缘的位置可以相同于在第一时段的数据信号的每个封包10中同步标记12的上升缘及下降缘的位置。在一些实施例中，与前述的对第一时段的数据信号的传输数据14进行遮蔽的实施例相似，数据遮罩电路129根据遮罩时钟信号获得在第一时段的数据信号的每个封包10中同步标记12的上升缘及下降缘的位置，进而根据同步标记12的上升缘及下降缘的位置来遮蔽在第一时段的每个封包10的传输数据14。例如数据遮罩电路129将遮罩时钟信号与在第一时段的数据信号以与门结合，以遮蔽封包10当中的传输数据14。
在一些实施例中，在步骤S216中，数据遮罩电路129根据模拟预备信号遮蔽在第二时段的数据信号的每个封包10的传输数据14，使得时钟数据恢复电路121在第二时段根据数据信号的没有被遮蔽的同步标记12进行同步而输出第二时钟信号。在一些实施例中，模拟预备信号可为一序列信号或具有一或多个脉冲的信号。举例来说，请一并参照图6，与前述的对第一时段的数据信号的传输数据14进行遮蔽的实施例相似，数据遮罩电路129根据模拟预备信号获得在第二时段的数据信号的每个封包10中同步标记12的上升缘及下降缘的位置，进而根据每个封包10中同步标记12的上升缘及下降缘的位置来遮蔽在第二时段的数据信号的每个封包10的传输数据14。例如数据遮罩电路129将第二时段的数据信号与模拟预备信号以与门结合，以遮蔽每个封包10的传输数据14。于此，模拟预备信号可为如前所述的数据遮罩电路129用以遮蔽封包10中的传输数据14所产生的短脉冲信号。
前述时钟数据恢复电路121在第二时段根据数据信号的每个封包10中的同步标记12进行同步而输出第二时钟信号。举例来说，与前述的在第一时段根据同步标记12而输出第一时钟信号的实施例相似，时钟数据恢复电路121检测在第二时段的数据信号的每个封包10中的同步标记12的上升缘或下降缘，而获得同步标记周期，进而获得封包速率，并依据封包速率锁定数据信号的传输频率及相位以同步产生出第二时钟信号。
参照图9，图9示出依据一些实施例的无参考时钟的时钟数据恢复装置1201的方框示意图。在一些实施例中，无参考时钟的时钟数据恢复装置1201还包含一多工器130。多工器130包含多个输入端及一输出端。输出端耦接时钟数据恢复电路121，输入端分别耦接数据发送端110(通过标记“0”的路径)、数据遮罩电路129(通过标记“1”的“3”的路径)，以接收经遮蔽的数据信号、振荡时钟信号、模拟预备信号及预备信号，多工器130用以在不同的时点，选择性地将接收的信号输出，而使输出端发送经遮蔽的数据信号、振荡时钟信号、模拟预备信号或是预备信号至时钟数据恢复电路121。例如在预备时段时，使多工器130的输出端发出预备信号(通过标记“0”的路径)；在第一时段或第二时段时，使多工器130的输出端发送经遮蔽的数据信号(通过标记“1”的路径)；在同步出第二时钟信号之前，使多工器130的输出端发送振荡时钟信号(通过标记“3”的路径)；在处理器125产生模拟预备信号时，使多工器130的输出端发送模拟预备信号(通过标记“2”的路径)。在一些实施例中，多工器130为多线对一线的多工器。在一些实施例中，多工器130可以由一或多个多工器电路组合而成。
在一些实施例中，数据遮罩电路129还耦接处理器125(图未示)，在此情形下，多工器130的输入端可只分别耦接数据遮罩电路129及振荡电路123，以接收经遮蔽的数据信号及振荡时钟信号，并在不同的时点，选择性地将接收的信号输出，而使输出端发送经遮蔽的数据信号或是振荡时钟信号至时钟数据恢复电路121。
在一些实施例中，在步骤S214中，在重新同步程序中，处理器125将第二时段的数据信号从模拟信号转换为数字信号(例如处理器125经由模拟数字转换器将第二时段的数据信号从模拟信号转换为数字信号)，并利用高频率的取样信号对第二时段的数据信号进行过取样(例如通过数字信号处理器将第二时段的数据信号扩大(例如复制并增加第二时段的数据信号中所载的数据)，并利用高频率的取样信号以多数决方式(majority-vote)对经过数字信号处理的第二时段的数据信号进行取样，以产生符合第二频率的模拟预备信号。之后，将多工器130的输入来源切换至处理器125，使时钟数据恢复电路121能针对第二时段的数据信号进行初步的同步，等初步同步完成后，再将多工器130的输入来源切换至数据遮罩电路129，使时钟数据恢复电路121能完成针对第二时段的数据信号的同步。
在一些实施例中，用于过取样的取样信号的频率大于被取样的信号的频率，例如取样信号的频率为数据信号的传输频率(如第一频率或第二频率)的数倍(如1.5倍、2倍、3倍等)。
在一些实施例中，第一时段的数据信号的其中一个封包10的传输数据14包含一频率变换通知。在一些实施例中，在步骤S214中，处理器125响应频率变换通知而启动重新同步程序。频率变换通知可为关于数据信号由第一频率变换为第二频率的变换信息，例如变换时点或时段、再经过几个封包10后进行变换等，但不以此为限。处理器125响应频率变换通知而启动重新同步程序，以对第二时段的数据信号进行过取样，并产生模拟预备时钟信号。之后，将多工器130的输入来源切换至处理器125，使时钟数据恢复电路121针对第二时段的数据信号进行初步的同步，等初步同步完成后，再将多工器130的输入来源切换至数据遮罩电路129，使时钟数据恢复电路121能完成针对第二时段的数据信号的同步。在一些实施例中，传输数据14还包含用以控制数据接收端120的控制指令、用以供数据接收端120运用的数据(例如，音频及/或视频数据)。
在一些实施例中，第一时段的数据信号的其中一个封包10的传输数据14包含关于第二频率的一频率信息。在一些实施例中，在步骤S214中，处理器125根据频率信息决定过取样的一取样频率。详言之，处理器125根据频率信息获得第二频率的频率值，并根据第二频率的频率值决定过取样的取样频率。例如将第二频率的频率值乘以至少三倍以作为用于过取样的取样频率。在一些实施例中，关于第二频率的频率信息为关于第一频率与第二频率之间的倍率关系或是第二频率的频率值。在一些实施例中，关于第二频率的频率信息可以是一代码，不同的代码指示对应不同的一频率值。
参照图8及图9。在一些实施例中，无参考时钟的时钟数据恢复装置1201还包含一倍频电路127。倍频电路127耦接振荡电路123及处理器125。倍频电路127用以升高信号的频率。在一些实施例中，倍频电路127例如但不限于倍频器。在一些实施例中，在步骤S214中，倍频电路127用以接收振荡时钟信号，并升高振荡时钟信号的频率以产生一高频时钟信号。于是，处理器125可根据高频时钟信号作为取样频率进行过取样。此处的倍频所指的是根据特定倍数升高信号的频率。例如，将振荡时钟信号的频率放大1.5倍、2倍、3倍等，以产生高频时钟信号，但不以此为限。
在一些实施例中，倍频电路127根据经决定的取样频率而将振荡时钟信号倍频以产生高频时钟信号。举例来说，倍频电路127根据经决定的取样频率与振荡时钟信号的频率之间的倍率关系，来对振荡时钟信号进行倍频以产生高频时钟信号，而后处理器125根据高频时钟信号进行过取样。在一些实施例中，倍频电路127可理解为一种锁相回路(Phase-Locked Loop，PLL)。
参照图8及图9。在一些实施例中，无参考时钟的时钟数据恢复装置1201还包含一决策电路128。决策电路128耦接时钟数据恢复电路121。在一些实施例中，决策电路128还耦接数据发送端110。所述决策电路128例如但不限于中央处理器、微处理器、特定应用集成电路、或系统单芯片等运算电路。在一些实施例中，处理器125及决策电路128可以整合在一起。决策电路128用以根据时钟信号(例如，包含第一时钟信号以及第二时钟信号)计算数据信号的传输频率，并根据计算得的传输频率读取来自数据发送端110的数据信号的封包10中的传输数据14。例如，决策电路128将时钟信号的频率乘以数据信号的封包10中的比特数量而计算得数据信号的传输频率。
具体来说，在时钟数据恢复电路121同步出第一时钟信号之后(步骤S208)，决策电路128根据第一时钟信号计算第一频率以获取在第一时段的数据信号的封包10中的至少一传输数据14。在时钟数据恢复电路121同步产生第二时钟信号之后(步骤S216)，决策电路128根据第二时钟信号计算第二频率以获取在第二时段的数据信号的封包10中的至少一传输数据14。举例来说，在时钟数据恢复电路121处于同步状态(例如同步出第一时钟信号或第二时钟信号时)，时钟数据恢复电路121发出状态为“同步锁定”的状态信号，反之则发出状态为“异步锁定”的状态信号，决策电路128根据状态信号判断时钟数据恢复电路121是否处于同步状态。若决策电路128根据状态信号判断时钟数据恢复电路121处于“同步锁定”时，且数据信号在第一时段时，决策电路128依据基于第一时钟信号所计算出的对应于第一频率的频率值，而对数据信号进行取样，以获取出传输数据14，进而将获取出的传输数据14发送给其他电路(例如其他处理单元(图未示)，一般为数据接收端120中的数字电路)以进行后续的数据处理；相似地，若时钟数据恢复电路121处于“同步锁定”且数据信号在第二时段时，决策电路128依据基于第二时钟信号所计算出的对应于第二频率的频率值，而对数据信号进行取样，以获取出传输数据14，进而将获取出的传输数据14发送给其他电路(例如其他处理单元(图未示))以进行后续的数据处理。
参照图10。图10示出依据一些实施例的无参考时钟的时钟数据恢复方法的流程图，其中步骤S200～S204可参照图3的实施例。合并参照图8及图9，在一些实施例中，在步骤S204之后，决策电路128或处理器125判断时钟数据恢复电路121是否同步产生出遮罩时钟信号(步骤S205)。若同步出遮罩时钟信号，则使数据发送端110发送数据信号(步骤S206)；若未同步出遮罩时钟信号，则数据接收端120持续根据预备信号处理数据信号(步骤S204)。举例来说，决策电路128或处理器125根据来自时钟数据恢复电路121的状态信号判断时钟数据恢复电路121是否处于同步状态，若根据状态信号判断时钟数据恢复电路121处于“同步锁定”，且在预备时段时，决策电路128或处理器125发出一数据传送请求至数据发送端110，以使数据发送端110响应数据传送请求而发送数据信号(步骤S206)；若根据状态信号判断时钟数据恢复电路121处于“异步锁定”，且在预备时段时，数据接收端120持续根据预备信号处理数据信号(步骤S204)。
在一些实施例中，在步骤S210之后，处理器125判断是否启动重新同步程序(步骤S211)。若处理器125决定启动重新同步程序时，则使时钟数据恢复电路121根据振荡时钟信号以维持输出第一时钟信号(步骤S212)，而后，处理器125执行重新同步程序(步骤S214)。待处理器125以过取样的方式产生出模拟预备信号之后，将多工器130的输入来源切换至处理器125，使时钟数据恢复电路121能针对第二时段的数据信号进行初步的同步。等初步同步完成后，再将多工器130的输入来源切换至数据遮罩电路129，使时钟数据恢复电路121能完成针对第二时段的数据信号的同步(步骤S216)。若处理器125决定尚不启动重新同步程序时，则使时钟数据恢复电路121持续同步出第一时钟信号(步骤S208)及继续后续步骤。
举例来说，处理器125根据频率变换通知判断是否启动重新同步程序。例如处理器125通过解析频率变换通知得知数据信号从第一频率变换为第二频率的时点、时段或再经过几个封包10后进行变换等。处理器125在根据频率变换通知确定数据信号的第一频率要改变为第二频率时，即会启动重新同步程序，并使时钟数据恢复电路121根据振荡时钟信号以维持输出第一时钟信号(步骤S212)。而后，处理器125执行重新同步程序(步骤S214)，再以过取样的方式产生出模拟预备信号之后，使时钟数据恢复电路121能完成针对第二时段的数据信号的同步，即产生第二时钟信号(步骤S216)。处理器125在未根据频率变换通知确定数据信号的第一频率要改变为第二频率时，处理器125不启动重新同步程序，并使时钟数据恢复电路121持续同步出第一时钟信号(步骤S208)及继续后续步骤。
在一些实施例中，在步骤S216之后，可通过将第二时钟信号作为新的第一时钟信号来进行后续的步骤，例如在步骤S216之后，振荡电路123根据新的第一时钟信号输出振荡时钟信号(步骤S210)及继续后续步骤。
因此，依据一些实施例，通过振荡电路产生对应数据信号变换频率前的时钟信号，以供时钟数据恢复电路持续输出时钟信号，使数据接收端可持续根据时钟信号获得数据信号所载的传输数据。通过对变换频率后的数据信号进行过取样以获得模拟预备信号，使时钟数据恢复电路根据模拟预备信号同步出对应变换频率后的数据信号的时钟信号，进而降低系统功耗及减轻系统负担。

Claims (10)

1.一种无参考时钟的时钟数据恢复装置，包含：
一时钟数据恢复电路，用以接收来自一数据发送端的一数据信号，该数据信号的一传输频率在一第一时段为一第一频率并且在一第二时段变换为一第二频率，该时钟数据恢复电路根据在该第一时段的该数据信号同步产生出一第一时钟信号；
一振荡电路，耦接该时钟数据恢复电路，用以根据该第一时钟信号输出一振荡时钟信号，其中该振荡时钟信号的频率与该第一时钟信号的频率实质相同；以及
一处理器，耦接该时钟数据恢复电路，用以执行一重新同步程序以对在该第二时段的该数据信号进行过取样，以产生符合该第二频率的一模拟预备信号；
其中，该时钟数据恢复电路根据该模拟预备信号同步产生出一第二时钟信号，以及在同步产生出该第二时钟信号之前，该时钟数据恢复电路同步于该振荡时钟信号而维持输出该第一时钟信号。
2.如权利要求1所述的无参考时钟的时钟数据恢复装置，其中该数据信号当中的多个封包各自包含一同步标记及一传输数据，该无参考时钟的时钟数据恢复装置还包含：
一数据遮罩电路，耦接该时钟数据恢复电路，用以在该第一时段遮蔽该数据信号当中的所述多个封包所包含的该传输数据而不遮蔽该同步标记，使得该时钟数据恢复电路在该第一时段根据该同步标记进行同步而输出该第一时钟信号。
3.如权利要求2所述的无参考时钟的时钟数据恢复装置，其中在该第一时段之前的一预备时段，该时钟数据恢复电路接收来自该数据发送端的一预备信号并根据该预备信号同步产生出一遮罩时钟信号，使得该数据遮罩电路在该第一时段根据该遮罩时钟信号遮蔽该数据信号的所述多个封包当中的该传输数据，其中该预备信号的一传输频率符合该第一频率。
4.如权利要求3所述的无参考时钟的时钟数据恢复装置，还包含：
一多工器，包含多个输入端及一输出端，该输出端耦接该时钟数据恢复电路，所述多个输入端分别耦接该数据遮罩电路、该振荡电路、该处理器及该数据发送端，以接收经遮蔽的该数据信号、该振荡时钟信号、该模拟预备信号及该预备信号，该多工器用以在不同的时点选择性地使该输出端发送经遮蔽的该数据信号、该振荡时钟信号、该模拟预备信号或该预备信号至该时钟数据恢复电路。
5.如权利要求2所述的无参考时钟的时钟数据恢复装置，其中该数据遮罩电路在该第二时段根据该模拟预备信号遮蔽该数据信号当中的所述多个封包所包含的该传输数据而不遮蔽该同步标记，使得该时钟数据恢复电路在该第二时段根据该同步标记进行同步而输出该第二时钟信号。
6.如权利要求5所述的无参考时钟的时钟数据恢复装置，还包含：
一多工器，包含多个输入端及一输出端，该输出端耦接该时钟数据恢复电路，所述多个输入端分别耦接该数据遮罩电路及该振荡电路以接收经遮蔽的该数据信号及该模拟预备信号，该多工器用以在不同的时点选择性使该输出端发送经遮蔽的该数据信号或是该模拟预备信号至该时钟数据恢复电路。
7.如权利要求1所述的无参考时钟的时钟数据恢复装置，其中该第一时段的该数据信号的一封包包含一频率变换通知，该处理器响应该频率变换通知而启动该重新同步程序。
8.如权利要求1所述的无参考时钟的时钟数据恢复装置，其中该第一时段的该数据信号的一封包包含关于该第二频率的一频率信息，该处理器根据该频率信息决定过取样的一取样频率。
9.如权利要求8所述的无参考时钟的时钟数据恢复装置，还包含一倍频电路，耦接该振荡电路，用以接收该振荡时钟信号，并根据经决定的该取样频率而将该振荡时钟信号倍频以产生一高频时钟信号，该处理器根据该高频时钟信号进行过取样。
10.一种无参考时钟的时钟数据恢复方法，适于一无参考时钟的时钟数据恢复装置，该无参考时钟的时钟数据恢复装置包含一时钟数据恢复电路、一振荡电路以及一处理器，该无参考时钟的时钟数据恢复方法包含：
以该时钟数据恢复电路接收来自一数据发送端的一数据信号，其中该数据信号的一传输频率在一第一时段为一第一频率，并且在一第二时段变换为一第二频率；
以该时钟数据恢复电路根据在该第一时段的该数据信号同步产生出一第一时钟信号；
以该振荡电路根据该第一时钟信号输出一振荡时钟信号，其中该振荡时钟信号的频率与该第一时钟信号的频率实质相同；
以该处理器执行一重新同步程序，而对在该第二时段的该数据信号进行过取样，以产生符合该第二频率的一模拟预备信号；
以该时钟数据恢复电路根据该模拟预备信号同步产生出一第二时钟信号；以及
在同步产生出该第二时钟信号之前，以该时钟数据恢复电路同步于该振荡时钟信号而维持输出该第一时钟信号。
CN202110776755.0A 2021-01-29 2021-07-09 无参考时钟的时钟数据恢复装置及其方法 Active CN114826539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110103607A TWI768690B (zh) 2021-01-29 2021-01-29 無參考時脈之時脈資料回復裝置及其方法
TW110103607 2021-01-29

Publications (2)

Publication Number Publication Date
CN114826539A true CN114826539A (zh) 2022-07-29
CN114826539B CN114826539B (zh) 2024-04-19

Family

ID=82526465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110776755.0A Active CN114826539B (zh) 2021-01-29 2021-07-09 无参考时钟的时钟数据恢复装置及其方法

Country Status (3)

Country Link
US (1) US11424746B1 (zh)
CN (1) CN114826539B (zh)
TW (1) TWI768690B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890553A (zh) * 2020-07-01 2022-01-04 联咏科技股份有限公司 用于高速数据和低速指令信号传输的接收器及传输器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020159556A1 (en) * 2001-03-07 2002-10-31 Keiji Kishine Clock/data recovery circuit
CN1873807A (zh) * 2005-05-26 2006-12-06 索尼株式会社 频率控制设备和信息复制装置
TW201409987A (zh) * 2012-08-30 2014-03-01 Realtek Semiconductor Corp 時脈與資料回復電路以及時脈與資料回復方法
EP2897319A1 (en) * 2014-01-17 2015-07-22 Broadcom Corporation Method and Apparatus for Reference-Less Repeater with Digital Control
CN206251108U (zh) * 2015-09-14 2017-06-13 颖飞公司 SerDes系统
CN107171780A (zh) * 2017-05-26 2017-09-15 北京理工大学 时钟恢复相位模糊判定、补偿的装置及方法
US20180343011A1 (en) * 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit
CN110324036A (zh) * 2018-03-28 2019-10-11 晨星半导体股份有限公司 时钟及数据恢复电路
CN111510131A (zh) * 2020-07-01 2020-08-07 杭州城芯科技有限公司 一种无参考时钟的时钟数据恢复电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
ES2545905T3 (es) * 2004-04-16 2015-09-16 Thine Electronics, Inc. Circuito de transmisión, circuito de recepción, método y sistema de transmisión de datos
US8014481B1 (en) * 2006-11-13 2011-09-06 Marvell International Ltd. Upstream data recovery and data rate detection
JP4837778B2 (ja) * 2007-04-05 2011-12-14 パナソニック株式会社 再生信号処理装置及び映像表示装置
TWI460572B (zh) * 2009-12-04 2014-11-11 Via Tech Inc 時脈產生器以及通用串列匯流排模組
US9292036B2 (en) * 2013-05-24 2016-03-22 Arm Limited Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface
TWI547102B (zh) * 2014-08-08 2016-08-21 瑞昱半導體股份有限公司 多通道時序回復裝置
US9966994B2 (en) * 2015-04-13 2018-05-08 Fmax Technologies, Inc. Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
TWI558150B (zh) * 2015-07-28 2016-11-11 群聯電子股份有限公司 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法
TWI681635B (zh) * 2018-11-21 2020-01-01 國立交通大學 無參考訊號源時脈資料回復系統及其頻率偵測器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020159556A1 (en) * 2001-03-07 2002-10-31 Keiji Kishine Clock/data recovery circuit
CN1873807A (zh) * 2005-05-26 2006-12-06 索尼株式会社 频率控制设备和信息复制装置
TW201409987A (zh) * 2012-08-30 2014-03-01 Realtek Semiconductor Corp 時脈與資料回復電路以及時脈與資料回復方法
EP2897319A1 (en) * 2014-01-17 2015-07-22 Broadcom Corporation Method and Apparatus for Reference-Less Repeater with Digital Control
CN206251108U (zh) * 2015-09-14 2017-06-13 颖飞公司 SerDes系统
US20180343011A1 (en) * 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit
CN107171780A (zh) * 2017-05-26 2017-09-15 北京理工大学 时钟恢复相位模糊判定、补偿的装置及方法
CN110324036A (zh) * 2018-03-28 2019-10-11 晨星半导体股份有限公司 时钟及数据恢复电路
CN111510131A (zh) * 2020-07-01 2020-08-07 杭州城芯科技有限公司 一种无参考时钟的时钟数据恢复电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钟威;刘尧;陈书明;: "6.25 Gb/s快速锁定时钟数据恢复电路", 微电子学, no. 04, 20 August 2016 (2016-08-20) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890553A (zh) * 2020-07-01 2022-01-04 联咏科技股份有限公司 用于高速数据和低速指令信号传输的接收器及传输器
US11824966B2 (en) 2020-07-01 2023-11-21 Novatek Microelectronics Corp. Receiver and transmitter for high speed data and low speed command signal transmissions

Also Published As

Publication number Publication date
US11424746B1 (en) 2022-08-23
US20220247414A1 (en) 2022-08-04
TWI768690B (zh) 2022-06-21
CN114826539B (zh) 2024-04-19
TW202230989A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US7366271B2 (en) Clock and data recovery device coping with variable data rates
WO2001011781A1 (en) Clock synchronization system and method
JP3630092B2 (ja) 位相周波数比較回路
JPH03258048A (ja) フレーム同期依存型ビット同期抽出回路
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
US8391419B2 (en) Circuit for recovering an output clock from a source clock
CN114826539B (zh) 无参考时钟的时钟数据恢复装置及其方法
JPH08265140A (ja) 位相同期ループにおいてフィードバック分周比を決定する方法および装置
US6636090B2 (en) Phase-locked loop circuit outputting clock signal having fixed phase difference with respect to input clock signal
JP2006101265A (ja) タイミング抽出回路
JP5000635B2 (ja) 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
JP2005086789A (ja) クロックデータリカバリ回路
US20210391974A1 (en) Reception device and transmission and reception system
KR100398326B1 (ko) 엔알젯 형태의 데이터를 복원하기 위한 클럭/데이터 복원회로
EP1207623B1 (en) Gated clock recovery circuit
CN217388683U (zh) 一种利用pll技术来消除数字音频传输时产生时钟抖动的电路
JP3810185B2 (ja) 同期発振回路
CN115378568B (zh) 一种时钟同步电路以及时钟同步方法
CN115378567B (zh) 时钟同步电路、时钟同步方法及电子设备
JP2000040957A (ja) Ｐｌｌ回路
JP3219063B2 (ja) 位相同期制御装置及び位相同期制御方法
EP4102765A1 (en) Time synchronization device, time synchronization system, and time synchronization method
JP2562773B2 (ja) 送受タイミング同期方法および制御回路
CN114726495A (zh) 一种去除展频的电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant