TW201409987A - 時脈與資料回復電路以及時脈與資料回復方法 - Google Patents

時脈與資料回復電路以及時脈與資料回復方法 Download PDF

Info

Publication number
TW201409987A
TW201409987A TW101131538A TW101131538A TW201409987A TW 201409987 A TW201409987 A TW 201409987A TW 101131538 A TW101131538 A TW 101131538A TW 101131538 A TW101131538 A TW 101131538A TW 201409987 A TW201409987 A TW 201409987A
Authority
TW
Taiwan
Prior art keywords
clock
phase
data recovery
circuit
data
Prior art date
Application number
TW101131538A
Other languages
English (en)
Other versions
TWI495318B (zh
Inventor
Wei-Zen Chen
Ming-Chiuan Su
Yu-Hsiang Chen
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW101131538A priority Critical patent/TWI495318B/zh
Priority to US14/013,025 priority patent/US8923468B2/en
Publication of TW201409987A publication Critical patent/TW201409987A/zh
Application granted granted Critical
Publication of TWI495318B publication Critical patent/TWI495318B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種時脈與資料回復電路，包含一序列資料輸入端，用來接收一序列資料；一參考時脈輸入端，用來接收一參考時脈；一控制電路，用來選擇性地將該時脈與資料回復電路設定在複數個階段之一；一偵測電路，用來於該時脈與資料回復電路操作於一頻率鎖定階段時產生一第一調整訊號，以及該時脈與資料回復電路操作於一時脈與資料回復階段時產生一第二調整訊號；以及一可控制振盪器，用來於該頻率鎖定階段中根據該第一調整訊號產生一回復時脈，以及於該時脈與資料回復階段中根據該第二調整訊號產生該回復時脈。

Description

時脈與資料回復電路以及時脈與資料回復方法
本發明係相關於時脈與資料回復電路，尤指一種多模式的時脈與資料回復電路(multi-mode clock and data recovery circuit)以及相關方法。
在一通訊系統中，接收端需要使用時脈與資料回復電路正確地取樣接收到的訊號，然而隨著系統規格的時脈與資料量大幅升高，且某些系統，例如被動式光纖網路(passive optical network,PON)和十億位元被動式光纖網路(Gigabit-capable passive optical network,GPON)要求接收端在短時間之內完成時脈與資料的回復，為達到要求，習知的作法係在一鎖相迴路中採用一電壓控制振盪器來鎖定頻率以提供接收端一本地時脈，並另外設置一閘控振盪器來快速鎖定相位，該閘控振盪器受到與該電壓控制振盪器相同之控制電壓所控制，並在頻率鎖定後接著立刻鎖定相位。
雖然兩個振盪器由相同的控制電壓所控制，實務上卻可能因為製程或其他因素的影響而產生彼此頻率上的不匹配，而使後續的資料回復更加困難，或是在極端狀況時(例如連續相同位元(Consecutive Identical Digits,CIDs)，亦即接收到較長數目的連續0或是連續1的序列資料)使誤碼率(bit error rate,BER)上升。
本發明之目的在揭露一種時脈與資料回復電路以及相關方法來解決上述問題。
根據本發明之實施例，揭示一種時脈與資料回復電路。該時脈與資料回復電路包含有一序列資料輸入端、一參考時脈輸入端、一控制電路、一偵測電路以及一可控制振盪器。該序列資料輸入端用來接收一序列資料。該參考時脈輸入端用來接收一參考時脈。該控制電路用來產生一控制訊號來選擇性地將該時脈與資料回復電路設定在複數個階段的其中之一。該偵測電路用來於該時脈與資料回復電路操作於一頻率鎖定階段時，至少依據該參考時脈來產生一第一調整訊號，以及該時脈與資料回復電路操作於一時脈與資料回復階段時，至少依據該序列資料來產生一第二調整訊號。該可控制振盪器用來於該時脈與資料回復電路操作於該頻率鎖定階段時，依據該第一調整訊號來產生一回復時脈，以及該時脈與資料回復電路操作於該時脈與資料回復階段時，依據該第二調整訊號來產生該回復時脈。
根據本發明之實施例，另揭示一種時脈與資料回復方法。該時脈與資料回復方法包含有：接收一序列資料；接收一參考時脈；當操作於一頻率鎖定階段時，至少依據該參考時脈來產生一第一調整訊號，並使用一可控制振盪器來依據該第一調整訊號以產生一回復時脈；以及當操作於一時脈與資料回復階段時，至少依據該序列資料來產生一第二調整訊號，並使用該可控制振盪器來依據該第二調 整訊號以產生該回復時脈。
於一實施例中，該可控制振盪器係為一閘控振盪器。該時脈與資料回復電路可分三個階段來分別完成頻率鎖定、快速相位鎖定以及時脈與資料回復，其操作的方式係共用該閘控振盪器和部分之該偵測電路，並且利用該控制電路來切換共用部分之電路至三個階段的其中之一。
於另一實施例中，該可控制振盪器係為一閘控振盪器。該時脈與資料回復電路可分三個階段來分別完成頻率鎖定、固定時間快速相位鎖定以及時脈與資料回復，其操作的方式係共用該閘控振盪器和部分之該偵測電路，並且利用該控制電路來切換共用部分之電路至三個階段的其中之一。
於另一實施例中，該可控制振盪器不限定是一閘控振盪器。該時脈與資料回復電路可分兩個階段來分別完成頻率鎖定以及時脈與資料回復，其操作的方式係共用該可控制振盪器和部分之該偵測電路，並且利用該控制電路來切換共用部分之電路至兩個階段的其中之一。
在本發明中，由於鎖相迴路電路與時脈與相位回復迴路電路共用同一可控制振盪器(例如閘控振盪器)，故相較於傳統上使用兩個閘控振盪器的做法，本發明揭露之實施例免除了兩個閘控振盪器可 能發生彼此不匹配的風險以及因此引起的不良效應。另外，共用了偵測電路以及振盪器亦可以減少實作上的硬體成本。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖，第1圖為本發明時脈與資料回復電路之第一實施例的示意圖。本實施例中，時脈與資料回復電路100包含有一序列資料輸入端102、一參考時脈輸入端104、一控制電路106、一偵測電路108以及一閘控振盪器(gated oscillator)110。序列資料輸入端102接收一序列資料DIN(例如前一級的接收器所接收之待解碼的資料)，且分別耦接至控制電路106、偵測電路108以及閘控振盪器110。參考時脈輸入端104接收一參考時脈CLKREF(例如本地端的石英振盪器所產生的時脈)，且分別耦接至控制電路106以及偵測電路 108。如圖所示，控制電路106之輸入端分別耦接至參考時脈輸入端104、序列資料輸入端102以及閘控振盪器110之輸出端，而控制電路106之輸出端則分別耦接至偵測電路108之輸入端以及閘控振盪器110之輸入端。控制電路106包含有一鎖相迴路鎖定偵測電路(PLL locking detector)112、一時脈資料回復鎖定偵測電路(CDR locking detector)114以及一控制器116。
偵測電路108之輸入端分別耦接至參考時脈輸入端104、序列資料輸入端102、控制電路106之輸出端以及閘控振盪器110之輸出端，而偵測電路108之輸出端則耦接至閘控振盪器110之輸入端。如圖所示，偵測電路108包含有一偵測模組118、一電荷泵120、一迴路濾波器122以及一除頻器123，其中偵測模組118包含有一相位頻率偵測電路124、一相位偵測電路126以及一多工器128。此外，閘控振盪器110之輸入端分別耦接至序列資料輸入端102、控制電路106之輸出端以及偵測電路108之輸出端，而閘控振盪器110之輸出端則分別耦接至控制電路106之輸入端以及偵測電路108之輸入端。
第2圖為第1圖所示之時脈與資料回復電路之複數個操作階段的時序圖。應注意的是，本發明揭露之時脈與資料回復電路當中使用同一套硬體進行多模式的操作，詳細說明如下。本發明第一實施例中之三個模式分別為一頻率鎖定階段、一相位鎖定階段以及一時脈與資料回復階段。該頻率鎖定階段所執行的是鎖相迴路操作，在 此階段中，本地端(亦即接收端)會產生一接收時脈，後續的相位鎖定階段所執行的是快速鎖定操作，在此階段中，閘控振盪器110會快速地調整該接收時脈的相位。最後，時脈與資料回復階段所執行的是時脈與資料回復迴路操作，在此階段中，頻率鎖定階段的鎖相迴路會經過適當的切換和重新組態而成為時脈與資料回復迴路。
進一步來說，當時脈與資料回復電路100操作在該頻率鎖定階段(即時脈與資料回復電路100的初始操作狀態)時可被視為一鎖相迴路電路，在該頻率鎖定階段下，偵測電路108中的多工器128、電荷泵120以及迴路濾波器122受到來自控制電路106所輸出之一控制訊號SCTRL的控制而動態調整本身的組態，例如多工器128會將相位頻率偵測電路124所產生之一第一偵測訊號SD1輸出至電荷泵120。一般而言，閘控振盪器110所產生之一回復時脈CLKRCV的頻率會高於參考時脈CLKREF的頻率，因此，除頻器123會基於一預定數值來將除頻回復時脈CLKRCV以產生一回授時脈CLKFB，而相位頻率偵測電路124係用來將回授時脈CLKFB與參考時脈CLKREF的差異反應出來，並且使電荷泵120產生一第一電荷泵輸出訊號SC1來輸出至迴路濾波器122。另外，除頻器123可被選擇是否實施(optional)，而相位頻率偵測電路124係用來將回復時脈CLKRCV與參考時脈CLKREF的差異反應出來，並使電荷泵120產生第一電荷泵輸出訊號SC1來輸出至迴路濾波器122。綜合上述，相位頻率偵測電路124會依據參考時脈CLKREF與回復時脈CLKRCV(直接參考回復時脈CLKRCV或透過回授時脈CLKFB而間接參考回復時脈CLKRCV) 來產生第一偵測訊號SD1。
迴路濾波器122耦接於電荷泵120與閘控振盪器110之間，並可視為一低通濾波器，其用途主要為減少電荷泵輸出訊號SC1的高頻雜訊部份，而迴路濾波器122所輸出之一第一調整訊號SLF1即為偵測電路108在該頻率鎖定階段的輸出訊號。在該頻率鎖定階段中，閘控振盪器110僅為一可控制振盪器，並可根據第一調整訊號SLF1來動態地改變所輸出之回復時脈CLKRCV之頻率。一旦鎖相迴路呈現鎖定狀態時(即鎖相迴路輸出頻率鎖定在所要求之頻率)，控制電路106中的鎖相迴路鎖定偵測電路112輸出之一第一鎖定偵測訊號SL1將如第2圖所示由0升為1，表示鎖相迴路鎖定偵測電路112判斷此時的頻率已鎖定，而控制器116輸出的控制訊號SCTRL(亦即控制電路106之輸出)會同時作出改變以相對應地控制偵測電路108和閘極振盪器110，換句話說，該頻率鎖定階段已經完成並進入後續之該相位鎖定階段。
當時脈與資料回復電路100操作在該相位鎖定階段(即本發明第一實施例中時脈與資料回復電路100的第二個操作狀態)時，控制電路106所輸出的控制訊號SCTRL會暫停偵測電路108的動作，並將閘控振盪器110所輸出的回復時脈CLKRCV的相位快速地鎖定序列資料DIN的相位，此時控制電路106中的時脈資料回復鎖定偵測電路114會動態地檢查回復時脈CLKRCV和序列資料DIN之間的相對關係，一旦時脈資料回復鎖定偵測電路114認定鎖定完成，其所輸 出之一第二鎖定偵測訊號SL2將如第2圖所示由0升為1，而控制器116輸出的控制訊號SCTRL(亦即控制電路106之輸出)會同時作出改變以相對應地控制偵測電路108和閘極振盪器110，換句話說，該相位鎖定階段已經完成並進入後續之該時脈與資料回復階段。
當時脈與資料回復電路100操作在該時脈與資料回復階段(即本發明第一實施例中時脈與資料回復電路100的第三個操作狀態)時可被視為一時脈與資料回復電路，在該時脈與資料回復階段下，偵測電路108中的多工器128、電荷泵120以及迴路濾波器122受到來自控制電路106所輸出之一控制訊號SCTRL的控制而動態調整本身的組態，例如多工器128會將相位偵測電路126所產生之一第二偵測訊號SD2輸出至電荷泵120，要注意的是，如前所述，閘控振盪器110所產生之回復時脈CLKRCV的頻率會高於參考時脈CLKREF的頻率，因此，除頻器123會基於一預定數值來對回復時脈CLKRCV進行除頻以產生回授時脈CLKFB，而相位偵測電路126係用來將回授時脈CLKFB與序列資料DIN的差異反應出來，並且使電荷泵120產生一第二電荷泵輸出訊號SC2來輸出至迴路濾波器122，同樣地，於其它應用或實作方式中，除頻器123可被選擇是否實施，因此，相位偵測電路126係用來將回復時脈CLKRCV與序列資料DIN的差異反應出來，並且使電荷泵120產生第二電荷泵輸出訊號SC2來輸出至迴路濾波器122。總而言之，相位偵測電路124會依據序列資料DIN與回復時脈CLKRCV(直接參考回復時脈CLKRCV或透過回授時脈CLKFB而間接參考回復時脈CLKRCV)來產生第二偵測訊號SD2。 迴路濾波器122可視為一低通濾波器，其用途主要為減少電荷泵輸出訊號SC2的高頻雜訊部份，此時迴路濾波器122所輸出之一第二調整訊號SLF2即為偵測電路108在時脈與資料回復階段的輸出訊號。在該時脈與資料回復階段中，閘控振盪器110的作用如同該頻率鎖定階段而作為一單純的可控制振盪器，並可根據第二調整訊號SLF2來動態地改變所輸出之回復時脈CLKRCV之頻率。由於時脈與資料回復電路100在該相位鎖定階段結束的時候已經完成相位的鎖定，因此在接下來的該時脈與資料回復階段中，時脈與資料回復迴路可穩定地追蹤並且鎖定序列資料DIN。
在某些系統中，例如十億位元被動式光纖網路，在相位鎖定階段(即上述之該相位鎖定階段)下時序列資料DIN係一連續0、1轉換的調校序列(training sequence)，並且要求時脈與資料回復電路要在二十五個位元時間之內完成相位鎖定。由於閘控振盪器原本就具有快速鎖定的特性，一般來說可以在一個位元時間完成鎖定，故本發明所揭露之一第二實施例中，可進一步移除本發明第一實施例中的時脈資料回復鎖定偵測電路114，配合系統規範而改成使用一固定的鎖定時間，並於經過該固定的鎖定時間之後，自動地由相位鎖定階段切換至時脈與資料回復階段。
請參考第3圖，第3圖為本發明時脈與資料回復電路之第二實施例的示意圖。本實施例中，時脈與資料回復電路300包含有一控制電路202與上述之序列資料輸入端102、參考時脈輸入端104、偵 測電路108以及閘控振盪器110。時脈與資料回復電路300與時脈與資料回復電路100的不同之處在於控制電路202包含一控制器204與前述之鎖相迴路鎖定偵測電路112，而未包含時脈資料回復鎖定偵測電路114。
本發明第二實施例中之頻率鎖定階段之操作和本發明第一實施例中之頻率鎖定階段之操作完全相同，在結束該頻率鎖定階段後，時脈與資料回復電路300同樣會進入一相位鎖定階段，並停留在該相位鎖定階段一固定時間(例如二十五個位元時間)，例如，控制器204可使用一計數器在該固定時間已滿足時，主動發出控制訊號SCTRL來控制時脈與資料回復電路300由該相位鎖定階段切換至一時脈與資料回復階段。然而，使用計數器來控制相位鎖定階段與時脈與資料回復階段的切換僅為範例，非本發明的限制條件，任何能夠達到類似功能的設計，均屬本發明所涵蓋的範圍。此外，本發明第二實施例中之該時脈與資料回復階段和本發明第一實施例中之時脈與資料回復階段完全相同。控制器204的功能與操作類似於控制器110的功能與操作，不同在於控制器204會於一預設時間之後自行控制時脈與資料回復電路300由相位鎖定階段切換至時脈與資料回復階段，無需參考時脈資料回復鎖定偵測電路114所提供之第二鎖定偵測訊號SL2。熟習此技藝者，應可了解第3圖所示之時脈與資料回復電路300之操作細節，故省略細述。
請參考第4圖，第4圖為本發明時脈與資料回復電路之第三實 施例的示意圖。本實施例中，時脈與資料回復電路400包含有一可控制振盪器402、一控制電路404與上述之序列資料輸入端102、參考時脈輸入端104、偵測電路108以及可控制振盪器402。本實施例中，可控制振盪器402不一定是閘控振盪器，而控制電路404包含一控制器406與上述之鎖相迴路鎖定偵測電路112。
由於第一以及第二實施例中的時脈與資料回復階段(即時脈與資料回復模式)具有相位鎖定的功能，只是在初始狀態下的相位鎖定速度不如閘控振盪器來的快，又在一般的系統中若沒有規範嚴格的資料回復速度，實務上並不一定需要使用閘控振盪器，意即可以在頻率鎖定之後直接進入時脈與資料回復電路的模式。例如，第三實施例中以可控制振盪器402取代本發明第一以及第二實施例中的閘控振盪器110，且本實施例中之一頻率鎖定階段之操作和本發明第一以及第二實施例中之頻率鎖定階段之操作完全相同，而在結束該頻率鎖定階段後，控制器406會根據鎖相迴路鎖定偵測電路112的第一鎖定偵測訊號SL1來控制時脈與資料回復電路400直接進入一時脈與資料回復階段，而該時脈與資料回復階段之操作和本發明第一以及第二實施例中之時脈與資料回復階段之操作完全相同。熟習此技藝者應可了解第4圖所示之時脈與資料回復電路400之操作細節，故省略細述。
請注意，上述實施例中的電荷泵120另會根據控制訊號SCTRL來動態調整電荷泵之組態。例如，相較於頻率鎖定階段，電荷泵120 於時脈與資料回復階段具有不同的電路架構或者在同一電路架構之下具有不同的元件特性(例如不同的電阻值及/或電容值)。同樣地，上述實施例中的迴路濾波器122亦可根據控制訊號SCTRL來動態調整迴路濾波器之組態，例如，相較於頻率鎖定階段，迴路濾波器122於時脈與資料回復階段會具有不同的電路架構或者在同一電路架構之下具有不同的元件特性(例如不同的電阻值及/或電容值)。
以上所述僅為本發明之實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300、400‧‧‧時脈與資料回復電路
102‧‧‧序列資料輸入端
104‧‧‧參考時脈輸入端
106、202、404‧‧‧控制電路
108‧‧‧偵測電路
110‧‧‧閘控振盪器
112‧‧‧鎖相迴路鎖定偵測電路
114‧‧‧時脈資料回復鎖定偵測電路
116、204、406‧‧‧控制器
118‧‧‧偵測模組
120‧‧‧電荷泵
122‧‧‧迴路濾波器
123‧‧‧除頻器
124‧‧‧相位頻率偵測電路
126‧‧‧相位偵測電路
128‧‧‧多工器
402‧‧‧可控制振盪器
第1圖為本發明時脈與資料回復電路之第一實施例的示意圖。
第2圖為第1圖所示之時脈與資料回復電路之複數個操作階段的時序圖。
第3圖為本發明時脈與資料回復電路之第二實施例的示意圖。
第4圖為本發明時脈與資料回復電路之第三實施例的示意圖。
100‧‧‧時脈與資料回復電路
102‧‧‧序列資料輸入端
104‧‧‧參考時脈輸入端
106‧‧‧控制電路
108‧‧‧偵測電路
110‧‧‧閘控振盪器
112‧‧‧鎖相迴路鎖定偵測電路
114‧‧‧時脈資料回復鎖定偵測電路
116‧‧‧控制器
118‧‧‧偵測模組
120‧‧‧電荷泵
122‧‧‧迴路濾波器
123‧‧‧除頻器
124‧‧‧相位頻率偵測電路
126‧‧‧相位偵測電路
128‧‧‧多工器

Claims (17)

  1. 一種時脈與資料回復電路，包含有：一序列資料輸入端，用來接收一序列資料；一參考時脈輸入端，用來接收一參考時脈；一控制電路，用來產生一控制訊號來選擇性地將該時脈與資料回復電路設定在複數個階段的其中之一；一偵測電路，用來於該時脈與資料回復電路操作於一頻率鎖定階段時，至少依據該參考時脈來產生一第一調整訊號，以及於該時脈與資料回復電路操作於一時脈與資料回復階段時，至少依據該序列資料來產生一第二調整訊號；以及一可控制振盪器，用來於該時脈與資料回復電路操作於該頻率鎖定階段時，依據該第一調整訊號來產生一回復時脈，以及於該時脈與資料回復電路操作於該時脈與資料回復階段時，依據該第二調整訊號來產生該回復時脈。
  2. 如申請專利範圍第1項所述之時脈與資料回復電路，其中該可控制振盪器係為一閘控振盪器，以及當該時脈與資料回復電路操作於一相位鎖定階段時，該閘控振盪器接收該序列資料並根據該序列資料來使該回復時脈之相位與該序列資料之相位同步。
  3. 如申請專利範圍第2項所述之時脈與資料回復電路，其中該控制電路另包含：一鎖相迴路鎖定偵測電路，用來根據該參考時脈以及該回復時 脈來產生一第一鎖定偵測訊號；以及一控制器，耦接於該鎖相迴路鎖定偵測電路，用來依據該第一鎖定偵測訊號來產生該控制訊號，以控制該時脈與資料回復電路由該頻率鎖定階段切換至該相位鎖定階段。
  4. 如申請專利範圍第3項所述之時脈與資料回復電路，其中該控制電路另包含：一時脈資料回復鎖定偵測電路，用來根據該序列資料以及該回復時脈來產生一第二鎖定偵測訊號；其中該控制器另依據該第二鎖定偵測訊號來產生該控制訊號，以控制該時脈與資料回復電路由該相位鎖定階段切換至該時脈與資料回復階段。
  5. 如申請專利範圍第1項所述之時脈與資料回復電路，其中該偵測電路包含有：一偵測模組，用來於該時脈與資料回復電路操作於該頻率鎖定階段時，依據該參考時脈與該回復時脈來產生一第一偵測訊號，以及於該時脈與資料回復電路操作於該時脈與資料回復階段時，依據該序列資料與該回復時脈來產生一第二偵測訊號；一電荷泵，耦接至該偵測模組，用來於該時脈與資料回復電路操作於該頻率鎖定階段時，依據該第一偵測訊號來產生一第一電荷泵輸出訊號，以及於該時脈與資料回復電路操作 於該時脈與資料回復階段時，依據該第二偵測訊號來產生一第二電荷泵輸出訊號；以及一迴路濾波器，耦接於該電荷泵以及該可控制振盪器之間，用來於該時脈與資料回復電路操作於該頻率鎖定階段時，依據該第一電荷泵輸出訊號來產生該第一調整訊號，以及於該時脈與資料回復電路操作於該時脈與資料回復階段時，依據該第二電荷泵輸出訊號來產生該第二調整訊號。
  6. 如申請專利範圍第5項所述之時脈與資料回復電路，其中該電荷泵另根據該控制訊號來動態調整該電荷泵之一組態。
  7. 如申請專利範圍第5項所述之時脈與資料回復電路，其中該迴路濾波器另根據該控制訊號來動態調整該迴路濾波器之一組態。
  8. 如申請專利範圍第5項所述之時脈與資料回復電路，其中該偵測模組包含有：一相位頻率偵測電路，用來依據該參考時脈與該回復時脈來產生該第一偵測訊號；一相位偵測電路，用來依據該序列資料與該回復時脈來產生該第二偵測訊號；以及一多工器，耦接於該相位頻率偵測電路與該相位偵測電路，用來於該時脈與資料回復電路操作於該頻率鎖定階段時，輸出該第一偵測訊號至該電荷泵，以及於該時脈與資料回復 電路操作於該時脈與資料回復階段時，輸出該第二偵測訊號至該電荷泵。
  9. 如申請專利範圍第1項所述之時脈與資料回復電路，其中該控制電路包含：一鎖相迴路鎖定偵測電路，用來根據該參考時脈以及該回復時脈來產生一鎖定偵測訊號；以及一控制器，耦接於該鎖相迴路鎖定偵測電路，用以依據該鎖定偵測訊號來產生該控制訊號，以控制該時脈與資料回復電路由該頻率鎖定階段切換至該時脈與資料回復階段。
  10. 一種時脈與資料回復方法，包含有：接收一序列資料；接收一參考時脈；當操作於一頻率鎖定階段時，至少依據該參考時脈來產生一第一調整訊號，並使用一可控制振盪器來依據該第一調整訊號以產生一回復時脈；以及當操作於一時脈與資料回復階段時，至少依據該序列資料來產生一第二調整訊號，並使用該可控制振盪器來依據該第二調整訊號以產生該回復時脈。
  11. 如申請專利範圍第10項所述之時脈與資料回復方法，其中該可控制振盪器係為一閘控振盪器，以及該方法另包含： 當操作於一相位鎖定階段時，使用該閘控振盪器來接收該序列資料並至少根據該序列資料以使該回復時脈之相位與該序列資料之相位同步。
  12. 如申請專利範圍第11項所述之時脈與資料回復方法，另包含：根據該參考時脈以及該回復時脈來產生一第一鎖定偵測訊號；以及依據該第一鎖定偵測訊號來控制由該頻率鎖定階段切換至該相位鎖定階段。
  13. 如申請專利範圍第12項所述之時脈與資料回復方法，另包含：根據該序列資料以及該回復時脈來產生一第二鎖定偵測訊號；以及依據該第二鎖定偵測訊號來控制由該相位鎖定階段切換至該時脈與資料回復階段。
  14. 如申請專利範圍第10項所述之時脈與資料回復方法，其中至少依據該參考時脈來產生該第一調整訊號的步驟包含：依據該參考時脈與該回復時脈來產生一第一偵測訊號；使用一電荷泵來依據該第一偵測訊號以產生一第一電荷泵輸出訊號；以及使用一迴路濾波器來依據該第一電荷泵輸出訊號以產生該第一調整訊號；以及 至少依據該序列資料來產生該第二調整訊號的步驟包含：依據該序列資料與該回復時脈來產生一第二偵測訊號；使用該電荷泵來依據該第二偵測訊號以產生一第二電荷泵輸出訊號；以及使用該迴路濾波器來依據該第二電荷泵輸出訊號以產生該第二調整訊號。
  15. 如申請專利範圍第14項所述之時脈與資料回復方法，另包含：動態調整該電荷泵之一組態。
  16. 如申請專利範圍第14項所述之時脈與資料回復方法，另包含：動態調整該迴路濾波器之一組態。
  17. 如申請專利範圍第10項所述之時脈與資料回復方法，另包含：根據該參考時脈以及該回復時脈來產生一鎖定偵測訊號；以及依據該鎖定偵測訊號來控制由該頻率鎖定階段切換至該時脈與資料回復階段。
TW101131538A 2012-08-30 2012-08-30 時脈與資料回復電路以及時脈與資料回復方法 TWI495318B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101131538A TWI495318B (zh) 2012-08-30 2012-08-30 時脈與資料回復電路以及時脈與資料回復方法
US14/013,025 US8923468B2 (en) 2012-08-30 2013-08-28 Clock and data recovery circuit selectively configured to operate in one of a plurality of stages and related method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131538A TWI495318B (zh) 2012-08-30 2012-08-30 時脈與資料回復電路以及時脈與資料回復方法

Publications (2)

Publication Number Publication Date
TW201409987A true TW201409987A (zh) 2014-03-01
TWI495318B TWI495318B (zh) 2015-08-01

Family

ID=50187612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131538A TWI495318B (zh) 2012-08-30 2012-08-30 時脈與資料回復電路以及時脈與資料回復方法

Country Status (2)

Country Link
US (1) US8923468B2 (zh)
TW (1) TWI495318B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572142B (zh) * 2015-05-28 2017-02-21 瑞昱半導體股份有限公司 快速鎖定的時脈資料回復裝置與其方法
CN111371523A (zh) * 2018-12-25 2020-07-03 深圳市中兴微电子技术有限公司 一种时钟信号处理装置和方法
CN114826539A (zh) * 2021-01-29 2022-07-29 瑞昱半导体股份有限公司 无参考时钟的时钟数据恢复装置及其方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
US9362926B2 (en) 2014-02-19 2016-06-07 Arbiter Systems, Incorporated High-reliability holdover method and topologies
US10044357B1 (en) * 2017-08-03 2018-08-07 Novatek Microelectronics Corp. Clock recovery device and method
CN110719088B (zh) * 2018-07-13 2023-04-07 瑞昱半导体股份有限公司 时钟产生电路与混合式电路
US11411574B2 (en) * 2020-04-06 2022-08-09 M31 Technology Corporation Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit
US11575498B2 (en) 2021-06-22 2023-02-07 Himax Technologies Limited Clock and data recovery circuits
US11588614B1 (en) * 2022-09-15 2023-02-21 Everpro Technologies Comp Any Limited Frequency search and error correction method in clock and data recovery circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714382B1 (ko) * 2005-10-06 2007-05-04 삼성전자주식회사 클럭 및 데이터 복원 장치 및 방법
US8258830B2 (en) * 2009-01-20 2012-09-04 Mediatek Inc. Methods for calibrating gated oscillator and oscillator circuit utilizing the same
TWI398151B (zh) * 2009-04-17 2013-06-01 Univ Nat Taiwan 資料時脈回復電路
US8687756B2 (en) * 2011-09-19 2014-04-01 Lsi Corporation CDR with digitally controlled lock to reference

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572142B (zh) * 2015-05-28 2017-02-21 瑞昱半導體股份有限公司 快速鎖定的時脈資料回復裝置與其方法
CN111371523A (zh) * 2018-12-25 2020-07-03 深圳市中兴微电子技术有限公司 一种时钟信号处理装置和方法
CN111371523B (zh) * 2018-12-25 2023-03-14 深圳市中兴微电子技术有限公司 一种时钟信号处理装置和方法
CN114826539A (zh) * 2021-01-29 2022-07-29 瑞昱半导体股份有限公司 无参考时钟的时钟数据恢复装置及其方法
CN114826539B (zh) * 2021-01-29 2024-04-19 瑞昱半导体股份有限公司 无参考时钟的时钟数据恢复装置及其方法

Also Published As

Publication number Publication date
US20140064423A1 (en) 2014-03-06
US8923468B2 (en) 2014-12-30
TWI495318B (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI495318B (zh) 時脈與資料回復電路以及時脈與資料回復方法
US7920665B1 (en) Symmetrical range controller circuit and method
US7719329B1 (en) Phase-locked loop fast lock circuit and method
EP2903163B1 (en) Apparatus and methods for fast charge pump holdover on signal interruption
US7680232B2 (en) Method and apparatus for multi-mode clock data recovery
US7948286B2 (en) Bandwidth control apparatus for phase lock loop and method thereof
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US7450677B2 (en) Clock and data recovery apparatus and method thereof
US6897691B2 (en) Phase locked loop with low steady state phase errors and calibration circuit for the same
US8208596B2 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
EP1474872B1 (en) Phase-locked-loop with reduced clock jitter
US9793902B2 (en) Reference-less clock and data recovery circuit
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
US9112655B1 (en) Clock data recovery circuitry with programmable clock phase selection
JP2012005124A (ja) 位相固定ループ及びその動作方法
CN103684440A (zh) 时脉与数据回复电路以及时脉与数据回复方法
US9565015B1 (en) Signal reproduction circuit, electronic apparatus, and signal reproducing method
US9467092B1 (en) Phased locked loop with multiple voltage controlled oscillators
US8456205B2 (en) Phase-frequency comparator and serial transmission device
US9673826B2 (en) Receiving device
JP5177905B2 (ja) Ｃｄｒ回路
KR100756136B1 (ko) 광대역 주파수 동작범위를 갖는 지연고정루프 회로 및 그위상고정방법
KR100272524B1 (ko) 전하펌프위상동기루프
KR101337268B1 (ko) 클록 데이터 복원 회로
RU2434322C1 (ru) Синтезатор частот