CN1949703A - 收发装置和使用了该收发装置的通信系统 - Google Patents

收发装置和使用了该收发装置的通信系统 Download PDF

Info

Publication number
CN1949703A
CN1949703A CNA200610132246XA CN200610132246A CN1949703A CN 1949703 A CN1949703 A CN 1949703A CN A200610132246X A CNA200610132246X A CN A200610132246XA CN 200610132246 A CN200610132246 A CN 200610132246A CN 1949703 A CN1949703 A CN 1949703A
Authority
CN
China
Prior art keywords
mentioned
signal
frequency
detector
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610132246XA
Other languages
English (en)
Other versions
CN1949703B (zh
Inventor
川本高司
高桥智明
菊地慎哉
石田义美
西尾裕光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1949703A publication Critical patent/CN1949703A/zh
Application granted granted Critical
Publication of CN1949703B publication Critical patent/CN1949703B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种廉价的半导体集成电路器件，其使用了廉价的振荡器也能够与主机进行双向通信。在主机(2)与设备(1)的双向通信中，设备(1)包括同步建立单元(11)、频率误差检测器(12)、频率发生器(13)、提供基准信号的振荡器(3)。接受到主机(2)的输出信号的同步建立单元(11)，输出接收信号(RS)、同步建立信号(SCS)、接收数据(DT)。频率误差检测器(12)，检测接收信号(RS)与发送信号(TS)的频率差，将频率调整信号(FCS)输出至频率发生器(13)。频率发生器(13)，由频率调整信号(FCS)控制分频数，能够使作为输出信号的发送信号(TS)的频率与接收信号(RS)的频率相一致。

Description

收发装置和使用了该收发装置的通信系统
技术领域
本发明涉及收发装置和使用了该收发装置的通信系统，尤其涉及用于具有传输信号的自动调节功能，进行主机、设备间的双向通信的标准I/O装置，或使用了HDD/CD/DVD/BD(Blue-ray Disc)等记录介质的半导体集成电路器件、例如记录再现装置的收发装置和使用了该收发装置的通信系统。
背景技术
一般而言，在实现与主机的双向通信的设备、例如半导体集成电路器件中，承担双向通信的信号的频率由标准所规定，当信号变成标准之外的频率时，就无法建立通信。为此，进行调整以使信号的频率纳入标准内的技术已为人所知。
例如，在专利文献1中，公开有如下的建立同步的技术，即：通过基于从接收装置输出的频率控制信息控制发送装置的基本时钟的频率，使处于上游侧的发送装置的基本时钟的频率同步于下游侧的接收装置的本地时钟的频率。
在专利文献2中，公开有如下的技术，即：在经由接口进行数据收发的数据传输装置中，初级端(primary side)和次级端(secondaryside)各自具备独立的时钟源，通过次级端观察发送数据的存储量来控制VCO的频率，由此在初级端-次级端之间使时钟相一致。
在专利文献3中，公开有如下的技术，即：通过使本方装置系统接收到的信号所包含的对方系统时钟与数据分离，以本方装置的系统时钟读出接收数据，将对方系统时钟使用在本方装置系统的发送数据的发送用同步信号中，使得本方装置系统与对方系统时钟不同步也能够相互无缺失地进行数据的收发。
进而，在专利文献4中，公开有如下的技术，即：通过接收方装置基于自身的数据余量的情况来控制工作时钟的频率，使得能够在发送·接收方装置间取得工作时钟的同步，而无需在发送方装置与接收方装置间传输数据同步信号。
此外，在专利文献5中，公开有如下的技术，即：使用根据接收数据控制分频比而再现接收时钟的数字PLL电路的相位比较信息，对振荡器进行控制，由此，使发送时钟与接收时钟同步。
【专利文献1】日本特开2001-230750号公报
【专利文献2】日本特开2001-244919号公报
【专利文献3】日本特开平11-284638号公报
【专利文献4】日本特开平09-270779号公报
【专利文献5】日本特开平08-335932号公报
【非专利文献】R.J.Baker，及其他人合著“CMOS Circuit Design，Layout，and Simulation”IEEE Press，p480
发明内容
在使用了HDD/CD/DVD/BD(Blue-ray Disc)等记录介质的半导体集成电路器件等设备的开发中，需要满足通用性，因此要求能与各种各样的主机进行连接的装置。
而且，在要求这种通用性的半导体集成电路器件中，以低廉的价格提供给市场成为必须解决的课题。此时，作为外部部件使用的晶体振荡器的价格成为很大的负担。尤其是近年随着通信速度的高速化，半导体处理的小型化而带来的器件噪声的劣化等，多数半导体集成电路器件都需要精度更高的基准信号，因此多数都采用了价格更高的晶体振荡器。
图24表示采用高价的晶体振荡器生成高精度的基准信号的半导体集成电路器件的例子。在主机2与设备1的双向通信中，设备1包括同步建立单元17、频率发生器18、以及数字信号生成器19。
该设备1的发送信号TX的频率(Ftx)，由频率振荡器18控制为
Ftx＝Fref×N。
此处，Fref为由外部振荡器3提供的基准信号，N为频率发生器18的分频数。
此处，若发送信号(TX)所允许的频率偏差DevA、与由外部振荡器3的制造离差、温度变动、老化等造成的频率偏差DevB的关系，变成
DevA＜DevB，
设备1将无法生成纳入发送信号(TX)所允许的频率偏差DevA内的发送信号(TX)，因此，变成无法建立主机2与设备1的通信。
为此，在以往例子中，作为外部振荡器的条件，必须满足
DevA＞DevB，
始终都在使用高价的晶体振荡器。
但是，这样就难以向市场提供廉价的半导体集成电路器件。
为此，人们一直都在研究使用廉价的振荡器来实现半导体集成电路器件，但由于廉价的振荡器因制造离差、温度变动、老化等因素造成的频率偏差大，因此无法适用于实现与主机的通信的半导体集成电路器件。
即便是上述专利文献1至专利文献5所公开的具有与主机同步的功能的设备，也存在如下问题。
由于设备如上述那样需要满足通用性，因此被要求是能与各种各样的主机连接的装置。在这种以与各种各样的主机连接为前提的具有通用性的设备中，无法进行如专利文献1所公开的使处于上游侧的发送装置的基本时钟的频率与处于下游侧的设备的本地时钟的频率同步的动作，只有在主机与各设备处于一体的封闭系统的关系这样的特殊情况下才能够进行上述动作。而且，若假定这样的系统的设备中使用廉价的振荡器，则能够想到主机的频率偏差也变大，难以应对需要高精度的基准信号的高速传输系统。
在如专利文献2、4、5所公开的，设备不具有与主机同步建立的检测功能的开环(open loop)系统中，如果使用廉价的振荡器构成设备，将导致设备无法生成纳入主机方具有高精度的振荡器时所允许的频率偏差DevA中的发送信号，因此，难以应对高速传输。
在如专利文献3所公开的对包含于接收信号中的对方系统时钟进行分离，与该时钟同步地发送信号的系统中，能够想到在从信号分离对方系统时钟的过程中，时钟受噪声的影响，将难以应对噪声标准严格的高速传输。如果使用廉价的振荡器构成设备，则随着频率偏差的增大，也将难以读出接收数据。
本发明的目的在于提供一种即便使用了廉价的振荡器，也能够与主机进行双向通信的、通用性强且廉价的半导体集成电路器件。
本发明的其他目的在于提供一种具有易于应对噪声标准严格的高速传输的双向通信功能的、通用性强且廉价的半导体集成电路器件。
以下对本申请所公开的发明中代表性内容的概要进行简单的说明。
本发明是一种收发装置，具有与主机进行双向通信的收发功能，其特征在于：
该收发装置，包括同步控制单元、生成发送信号的频率发生器、以及生成基准信号的基准信号生成源，
上述同步控制单元，检测上述发送信号对从上述主机接收到的接收信号的频率误差，并且输出降低对上述接收信号的上述误差的频率调整信号，
上述频率发生器，基于上述基准信号确定上述发送信号的频率，并且利用上述频率调整信号调整上述发送信号的频率。
根据本发明，能够提供使用了廉价的振荡器作为基准信号生成源的通用性强的半导体集成电路器件。
原则上，本发明的收发装置，是一种与主机之间进行遵循串行ATA标准的通信的收发装置，其特征在于：能够连接具有比串行ATA允许的频率偏差大的频率偏差的振荡器，作为上述通信的基准信号的发生源。
作为该具有比串行ATA允许的频率偏差大的频率偏差的振荡器，例如，存在陶瓷振荡器。尤其在本发明的收发装置构成为能与陶瓷振荡器连接的情况下，能够实现更为廉价的串行ATA通信。
而且，本发明的收发装置，适宜于构成为一体化地形成在单一半导体基板上的半导体集成电路器件。在这种情况下，收发装置具有用于电连接作为对半导体集成电路器件的外部部件的陶瓷振荡器的连接端子。
附图说明
图1是用于说明本发明的传输信号自动调整收发装置的实施例1的框图。
图2是用于说明在图1的传输信号自动调整收发装置的设备中使用的同步建立单元的结构例的框图。
图3是用于说明在图1的传输信号自动调整收发装置的设备中使用的频率误差检测器的结构例的框图。
图4是用于说明在图3的频率误差检测器中使用的误差检测调整器的结构例的框图。
图5A是说明实施例1的频率误差调整器的结构和动作的图。
图5B是说明实施例1的频率误差调整器的结构和动作的图。
图6是用于说明在图1的传输信号自动调整收发装置的设备中使用的频率发生器的结构例的框图。
图7是用于说明在图2的同步建立单元和图6的频率发生器中使用的压控振荡器的结构例的框图。
图8是用于说明在图6的频率发生器中使用的可变分频器的结构例的框图。
图9A是表示用于实施例1的陶瓷谐振器的特性的一例的图。
图9B是表示用于实施例1的陶瓷谐振器的特性的一例的图。
图9C是表示用于实施例1的陶瓷谐振器的特性的一例的图。
图10是用于说明在图1所示的本发明的传输信号自动调整收发装置的实施例1的从通电(power on)和节电(power save)状态复原时的频率调整动作的序列。
图11是用于说明在图1所示的本发明的传输信号自动调整收发装置的实施例1的通信建立状态下的频率调整动作的序列。
图12是表示在实施例1的通信系统的通信建立中同步建立单元的频率调整的状况的一例的图。
图13是用于说明本发明的传输信号自动调整收发装置的实施例2的框图。
图14是用于说明在图13的传输信号自动调整收发装置的设备中使用的频率误差检测器的结构例的框图。
图15是用于说明在图14的频率误差检测器中使用的误差检测调整器的结构例的框图。
图16是用于说明在图15的误差检测调整器中使用的接收频率检测器的结构例的框图。
图17是用于说明作为图16所示的接收频率检测器的输出信号的上限频率(UF)、平均频率(AF)、以及下限频率(DF)的图。
图18是用于说明在图15的误差检测调整器中使用的发送频率检测器的结构例的框图。
图19是用于说明在图13所示的实施例2的从通电和节电状态复原时的频率调整动作的序列。
图20是用于说明图13所示的实施例2的动作的串行ATA1.0a的通电序列。
图21是用于说明在图13所示的实施例2的串行ATA1.0a的通电序列中的动作的序列图。
图22是用于说明图1所示的实施例1的变形例的框图。
图23是用于说明适用了本发明的传输信号自动调整收发装置的接口装置的例子的框图。
图24是用于说明以往的本发明的传输信号自动调整收发装置的框图。
图25是用于说明本发明的传输信号自动调整收发装置的实施例5的框图。
图26是用于说明在图25的传输信号自动调整收发装置的设备中使用的频率误差检测器的结构例的框图。
图27是表示图25的实施例中频率发生器的可变分频器(1/N)的结构例的图。
图28A是说明图25的实施例中HOST(主机)信号的频谱扩展(SSC)模式检测处理的概念的图。
图28B是表示图25的实施例中调制度调整处理的概念的图。
图29是表示图25的实施例中调制度调整处理的其他例子的图。
图30是用于说明在图26的频率误差检测器中使用的误差检测调整器的结构例的框图。
图31是用于说明在图30的误差检测调整器中使用的接收频率检测器的结构例的框图。
图32是用于说明在图30的误差检测调整器中使用的发送频率检测器的结构例的框图。
图33是用于说明在图25所示的实施例5的从通电和节电状态复原时的频率调整动作的序列。
图34是用于说明在图25所示的实施例5的通信系统的通信建立状态下的频率调整动作的序列。
图35是用于说明图25所示的实施例5的动作的串行ATA1.0a的通电序列。
图36A是说明以往方式的HOST信号的频谱扩展(SSC)模式检测处理的概念的图。
图36B是说明以往的传输信号自动调整收发装置的主机与设备间的通信处理的概念的图。
具体实施方式
以下，参照附图对本发明的优选实施方式详细地进行说明。
【实施例1】
首先，通过图1～图12，对本发明的实施例1进行说明。
图1是用于说明构成本实施例1的具有传输信号的自动调整功能的通信系统的整体结构的框图。
本实施例的通信系统，通过包括具有收发功能的收发装置的设备1、与包括具有收发功能的收发装置的主机2，进行相互的传输信号的自动调整而进行双向通信。即，该通信装置包括主机2、设备1、以及基准信号生成源3，其中，该主机2向设备1输出RX，从设备1接收TX；该设备1从主机2接收RX，输出接收数据DT，接收发送数据DR，向主机2发送TX；该基准信号生成源3向设备1输入基准信号(Fref)。在实施例1中，作为基准信号生成源3，使用陶瓷谐振器等振荡器。
此外，主机2的收发装置(省略图示)，利用由晶体振荡器等构成的基准信号生成源20，生成高精度的基准信号，根据该基准信号进行动作。
设备1例如为使用了HDD等记录介质的半导体集成电路器件，作为收发装置，包括：串行器(SER)14；由同步建立单元11、频率误差检测器12及频率发生器13构成的同步控制单元。
同步建立单元(SC)11，输入设备1接收到的RX，从RX抽取时钟与数据分别作为接收信号(RS)、同步建立信号(SCS)，进而输出接收数据(DT)。进而，频率误差检测器(FDD)12，输入该接收信号(RS)、同步建立信号(SCS)、基准信号(Fref)及发送信号(TS)，检测该接收信号(RS)、发送信号(TS)的频率差，输出频率调整信号(FCS)。频率发生器(SYNC)13，输入该频率调整信号(FCS)与基准信号(Fref)，输出利用该频率调整信号(FCS)与基准信号(Fref)确定频率的发送信号(TS)。进而，串行器(SER)14，输入该发送信号(TS)和该发送数据(DR)，输出上述TX。
作为频率调整动作的一例，例如，将从主机2输出的RX信号的频率取为1.2GHz，将振荡器3输出的基准信号频率取为20MHz，将频率发生器13的分频数N取为N＝50。
根据作为从RX信号抽取出的数据的同步建立信号(SCS)，判断是否为要求TX信号的精度的序列(sequence)。如果根据同步建立信号(SCS)，判断为已转移到要求TX信号的精度的序列，设备1通过以下所示的步骤使RX信号与TX信号的频率相一致。
此时，接收信号(RS)为由同步建立单元11从RX抽取出的时钟信号，因此，接收信号(RS)的频率与RX相同，为1.2GHz。
而发送信号(TS)的频率，是由作为相位同步电路(PLL)的频率发生器13生成的，因此，为
Fref×N＝20MHz×50＝1.0GHz。
此时，在频率误差检测器12中，接收信号(RS)与发送信号(TS)的频率差(ErN)，为
1.2GHz-1.0GHz＝200MHz。为了使发送信号(TS)的频率变成1.2GHz而消除该频率差(ErN)，作为频率调整信号(FCS)，输出FCS＝10。
此时，在频率发生器13中，分频数N变成
N＝50+FCS＝50+10＝60，
变更分频数N后的发送信号(TS)的频率，变成
Fref×N＝20MHz×60＝1.2GHz。
通过该动作，接收信号(RS)与发送信号(TS)的频率差变成0，RX与TX的频率差也变成0。
图2表示本实施例的设备的同步建立单元11的结构例。同步建立单元11，包括相位比较器111、环路滤波器113、压控振荡器(VCO)114、以及串并行转换器(deserializer)112。相位比较器111，输入该RX与该接收信号(RS)，比较RX与RS的相位，将比较结果输出至环路滤波器113，输出该同步建立信号(SCS)。环路滤波器113将该比较信号转换为直流信号，作为控制电压(VC)输出至VCO114。VCO114将具有与该控制电压(VC)对应的频率的输出信号(SCS)作为接收信号(RS)输出。串并行转换器112输入该同步建立信号(SCS)、该接收信号(RS)，利用该接收信号(RS)抽取该同步建立信号(SCS)的数据，生成并输出接收数据(DT)。
另外，在本实施方式中，说明了在同步建立单元11内包含串并行转换器112，但显然串并行转换器112也可以作为与同步建立单元11分离的部件独立地构成。
图3表示本实施例的设备的频率误差检测器12的结构例。频率误差检测器12，包括信号检测器(SD)121、序列发生器(SQ)122、以及误差检测调整器(DDC)123。信号检测器121，输入同步建立信号(SCS)，对数据进行检测，将检测结果输出至序列发生器122。输入了检测结果的序列发生器122，向频率误差调整器123输出作为用于通知频率误差检测序列的信号的序列信号(SQS)。频率误差调整器123，发挥如下的作用，即检测接收信号(RS)与发送信号(TS)的频率误差，将检测结果作为频率调整信号(FCS)输出。在利用序列信号(SQS)，明确了是频率误差检测序列时，比较接收信号(RS)与发送信号(TS)的频率。此时，比较时间由基准信号(Fref)确定。比较结果作为频率调整信号(FCS)输出。而在利用序列信号(SQS)，明确了不是频率误差检测序列时，不进行接收信号(RS)与发送信号(TS)的频率的比较。
图4表示本实施例的频率误差调整器123的结构例。频率误差调整器123，包括频率检测器(FD)1231、与误差检测电路(DD)1232。
接着，参照图5(图5A、图5B)，说明该频率误差调整器123的结构和动作。
误差检测电路(DD)1232，具有如图5A所示的，赋予R、T的比较结果与频率调整信号(FCS)的关系的FCS表500。该FCS表500是预先设定了振荡器3的频率偏差DevB与频率调整信号(FCS)的关系的表。例如，在接收信号(RX)与发送信号(TS)的频率差(ErN)为C时，作为频率调整信号(FCS)被赋予Nc。
当在误差检测电路(DD)1232中，被输入通知频率误差检测序列的序列信号(SQS)，明确了是频率误差检测序列时，如图5B所示，接收信号(RS)与发送信号(TS)，分别通过频率检测器(FD)1231对脉冲进行计数。此时的计数时间由基准信号(Fref)确定。接收信号(RS)与发送信号(TS)的计数结果，分别作为R、T，从频率检测器(FD)1231输出，并被输入误差检测电路(DD)1232。误差检测电路(DD)1232，比较接收信号的计数数R与发送信号的计数数T，根据该比较结果，参照FCS表500而输出频率调整信号(FCS)。
图6表示本实施例的设备1的频率发生器(SYNS)13的结构例。频率发生器(SYNS)13，为包括相位频率比较器(PFD)131、环路滤波器(LF)132、VCO133、以及可变分频率(1/N)134的所谓相位同步电路(PLL)。更优选频率发生器(SYNS)13为实现分数分频的分数(fractional)PLL。
相位频率比较器131，比较基准信号(Fref)与可变分配器134的输出信号的相位和频率，将比较结果输出至环路滤波器132。环路滤波器132，将该比较结果作为直流信号向VCO133输出控制电压。VCO133将具有由该控制电压所控制的频率的输出信号作为发送信号(TS)输出。发送信号(TS)从频率发生器(SYNS)13输出，而且被输入可变分频器134。频率发生器(SYNS)13以某个分频数对发送信号(TS)进行分频，将分频信号输出至相位频率比较器131。此处，可变分频器134，可以利用由频率误差调整器123所生成的频率调整信号(FCS)控制其分频数。
图7表示本实施例的频率发生器13的VCO133的结构例。VCO133包括电压电流转换电路(VIC)1331、由差动反相器构成的延迟电路1332、以及差动单端转换电路(DSC)1333，通过将延迟电路1332构成为环状而形成环形振荡器(ICO)。在向VCO133输入控制电压(Vc)时，便从电压电流转换电路(VIC)1331输出控制信号(Vp)。通过该控制信号(Vp)调整环形振荡器(ICO)的延迟电路1332的延迟量。差动单端转换电路(DSC)1333被加上延迟电路1332的差动信号后转换成单信号，作为输出信号(＝发送信号TS)。
图8表示本实施例的频率发生器13的可变分频器134的结构例。可变分频器134，包括预分频器(PRS)1341、可编程计数器(PGC)1342、吞咽(swallow)计数器(SWC)1343、调制器(MOD)1345、以及波形生成器(WG)1346。预分频器1341、可编程计数器1342、以及吞咽计数器1343，即所谓的脉冲吞咽(pulse swallow)计数器。
波形生成单元1346，生成由分频数确定的波形或者恒定值，与频率调整信号(FCS)相加后输出至调制器1345。调制器1345输入波形生成单元1346的输出信号，并将调制结果作为G、S输出至可编程计数器1342、吞咽计数器1343。例如，优选的G、S为：将调制器输出信号的高位位作为G、低位位作为S输出。调制器1345例如优选∑Δ调制器，但显然也可以使用∑Δ调制器以外的调制器。
预分频器1341输入发送信号TS与吞咽计数器1343的输出P，预分频器1341的输出FP被输入可编程计数器1342和吞咽计数器1343。
可编程计数器1342、吞咽计数器1343的分频数，由作为调制器1345的输出信号的G、S控制。
此处，输入调制器1345的波形或恒定值，随着频率调整信号(FCS)的值的变化而发生变化。此时，作为调制器输出信号的G、S也发生变化，因此，可变分频器134的分频数发生变化。即，变成可变分频器134的分频数由频率调整信号(FCS)控制。为此，变成频率发生器13发生的发送信号(TS)的频率随着频率调整信号(FCS)的变化而发生变化。
在本实施例中，在同步控制单元根据主机2与设备1的收发信号的关系，检测处于频率误差检测序列时，比较接收信号(RS)与发送信号(TS)的频率，基于该结果利用频率调整信号(FCS)来变更频率发生器13的分频数，而使发送信号(TS)的频率发生变化。由此，使接收信号(RS)与发送信号(TS)的频率误差降低，实现主机2与设备1的收发通信。
本发明的特征之一在于作为振荡器3使用陶瓷谐振器等廉价的振荡器。图9(图9A、图9B、图9C)表示陶瓷谐振器的特性的一例。图9A表示陶瓷谐振器的温度特性。陶瓷谐振器的振荡频率(Fref)取决于温度，如实线所示那样，当超过常温附近的温度t1、t2时，振荡频率(Fref)的频率偏差DevB，超过±350PPM的允许范围而发生变化。或者，如虚线所示那样，温度特性有时也呈现相反的趋势。
而且，如图9B所示，陶瓷谐振器的特性也因老化而发生变化。在使用开始后数年，振荡频率(Fref)的频率偏差DevB，有时也超过例如±350PPM的允许范围而发生变化。
此外，谐振器的特性也存在起因于制造工艺的频率的离差。
进而，陶瓷谐振器的温度大致与工作时间成比例地上升。因此，处于使用状态的陶瓷谐振器的振荡频率(Fref)，如图9C所示，大致与工作时间成比例地发生变化。另外，图9C的多个特性(F0～F4)，表现出起因于上述老化的影响或制造工艺的频率的离差。
根据本实施例，利用设备的同步控制单元，检测主机的输出信号，在振荡器的频率的离差范围超出了建立通信所需要的保证范围时，设备自行调整输出频率以建立通信。
以下，基于图1和图10，说明本实施例的同步控制单元的动作。
图10表示主机2与设备1的收发装置间从通电和节电复原的序列例。
“恒定同步信号”作为RX从主机2发送至设备1(S1001)。设备1进行如下的同步建立处理(S1002)，即接收作为RX被发送出的该恒定同步信号，由同步建立单元11输出接收信号(RS)、同步建立信号(SCS)。进而，输入了该接收信号(RS)、同步建立信号(SCS)的频率误差检测器12，执行频率误差检测处理(S1003)，比较从频率发生器13输出的发送信号(TS)与该接收信号(RS)的频率，根据比较结果(T-R)的绝对值，判断发送信号(TS)的频率偏差DevC，相对于发送信号(TX)所允许的频率偏差DevA，是否处于
DevA＜DevC
的关系(S1004)。
在判断的结果为处于上述关系时，基于参照表500的数据，输出预定频率调整信号(FCS)(S1005)。输入了该频率调整信号(FCS)的频率发生器13，通过进行频率调整处理、即利用该频率调整信号(FCS)变更分频数，由此，变更并输出发送信号(TS)的频率(S1006)。
变更了频率的该发送信号(TS)被输入到频率误差检测器12，再次与接收信号(RS)的频率进行比较。反复进行该动作直到比较结果纳入某个允许范围内为止。当比较结果纳入某个允许范围内时，频率调整信号(FCS)便持续输出相同的值。
接收信号(RS)与发送信号(TS)的频率调整的允许范围，在本实施例的传输信号自动调整收发装置中，需要取为主机2能够识别设备1的输出信号(TX)的程度(S1007)。
结束了频率调整的设备1，由串行器14从发送信号(TS)中抽取发送数据(DR)，并作为设备1的输出信号(TX)输出至主机2(S1007)。
在上述(S1004)判断中，当发送信号(TS)的频率偏差DevC在允许值以内时，不进行频率调整，将设备1的输出信号(TX)输出至主机2(S1007)。
接收到该TX的主机2，在检测出设备1的信号时(S1008)，作为RX向设备1输出固定模式(pattern)信号(S1009)。
作为RX接收到固定模式信号的设备1，由同步建立单元11接收该固定模式信号，输出接收信号(RS)与同步建立信号(SCS)(S1010)。此时，接收信号(RS)与发送信号(TS)的频率误差，在建立通信的允许范围内。发送信号(TS)被输入到串行器14，抽取发送数据(DR)，向主机2输出设备1的输出信号(TX)作为通信数据(S1011)。
接收到该通信数据TX的主机2，对信号进行检测(S1012)，将主机2的通信数据作为RX(S1013)，发送至设备1(S1014)。由此，实现主机2与设备1的双向通信。
图11表示通信系统、即主机2与设备1的各收发装置间的通信建立过程中本实施例的频率调整序列。该序列为建立了主机2与设备1的通信的状态的频率调整序列。即，接收信号(RS)与发送信号(TS)的频率误差在建立通信的允许范围内。但是，由于振荡器3的老化、温度变动，如果保持原样而不进行频率调整，将可能导致接收信号(RS)与发送信号(TS)的频率误差超出建立通信的允许范围，无法建立通信，因此，为一边建立通信一边随时进行频率调整。
作为初始状态，设备1向主机2发送作为TX的通信数据(S1101)。主机2也向设备1发送作为RX的通信数据(S1102)。而接收到作为RX的、从主机2输出的通信数据(S1103)的设备1，通过与在图10中说明的同样的步骤，由同步建立单元11生成并输出接收信号(RS)与同步建立信号(SCS)。接收到该接收信号(RS)与由频率发生器13输出的发送信号(TS)的频率误差检测器12，比较从频率发生器13输出的发送信号(TS)与该接收信号(RS)的频率，从比较结果(T-R)的绝对值输出频率调整信号(FCS)(S1104～S1106)。输入了该频率调整信号(FCS)的频率发生器13，通过利用该频率调整信号(FCS)变更分频数，由此，变更并输出发送信号(TS)的频率，进行频率调整(S1107)。
变更了频率的该发送信号(TS)被输入频率误差检测器12，再次与接收信号(RS)的频率进行比较。反复进行该动作直到比较结果纳入某个允许范围内为止。当比较结果纳入某个允许范围内时，频率调整信号(FCS)便持续输出相同的值。该频率调整的处理，在传输信号自动调整收发装置的通信建立中持续进行。
图12表示通信系统的通信建立中同步建立单元11的频率调整的状况的一例。
此处，假定以下的情况：处于工作状态的陶瓷谐振器，具有图12的上段(A)所示的温度变化，由于该温度变化，陶瓷谐振器的振荡频率(Fref)如图12的中段(B)所示那样随着工作时间而减小，陶瓷谐振器的频率偏差DevB在比较短的时间超出允许值RevA。
根据本实施例，在陶瓷谐振器的频率偏差DevB超出允许值RevA之前，即，在由频率误差检测器12对从频率发生器13输出的发送信号(TS)与作为同步建立单元11的输出信号的接收信号(RS)进行频率比较的结果，当该差(T-R)的绝对值达到某个值α(α＜DevA)时，就对此进行判断，生成频率调整信号(FCS)，进行频率调整，将发送信号(TS)变成接收信号(RS)。为此，如图12的下段(C)所示，即使陶瓷谐振器的频率偏差DevB表现为大幅超出允许值DevA的温度特性，设备的发送信号(TX)也由比所允许的频率偏差DevA小的频率偏差α所控制。
如此，根据本实施例，即使作为基准信号发生源，设备使用的振荡器是制造精度、温度变动、老化达不到建立通信所需要的允许范围的廉价的振荡器，也能够通过将主机与设备的输出信号频率差纳入设备自身建立通信所需要的允许范围内，来实现主机与设备的双向通信。由此，能够不需要安装晶体振荡器等高价的、在进行基板(Board)装配时推荐安装稳定电容等的振荡器，而安装陶瓷谐振器等廉价的、在进行基板装配时不需要安装稳定电容等的振荡器，能够实现具有传输信号自动调整功能，通用性强的收发装置的价格降低。
此外，由于是设备自身自行调整频率，变成在制造出厂时的测试步骤中，可以不需要进行基于人工的频率调整，能够有助于测试步骤的成本削减，结果是能够实现具有传输信号自动调整功能的收发装置的价格的降低。
进而，由设备对其发送信号与来自主机的接收信号的频率进行比较，根据该频率偏差，设备自身自行调整频率，因此，设备的频率发生器的输出，不受包含在收发信号中的噪声的影响，可以提供具有能够容易地应对噪声标准严格的高速传输的通信功能，通用性强而且廉价的半导体集成电路器件。
【实施例2】
接着，通过图13～图19，对本发明的具有传输信号自动调整功能的通信系统的实施例2进行说明。
图13是用于说明本实施例2的通信系统的整体的结构的框图。
本实施例的通信系统，包括主机2、设备1、以及振荡器3，其中，该主机2向设备1输出RX，从设备1接收TX；该设备1从主机2接收RX，输出接收数据DT，收发数据DR，向主机2发送TX；该振荡器3向设备1输入基准信号(Fref)，由包括遵循串行ATA标准等进行的频谱扩展(SSC)等的收发信号频率不恒定的情况的收发装置构成。
设备1包括同步建立单元11、频率误差检测器(FDD)42、频率发生器(SYNS)43、以及数字信号生成器(DSG)44，其中，该同步建立单元11，输入设备1接收到的RX，从RX抽取时钟和数据，并分别作为接收信号(RS)、同步建立信号(SCS)，进而输出接收数据(DT)；该频率误差检测器(FDD)42，输入该接收信号(RS)、同步建立信号(SCS)、基准信号(Fref)、以及发送信号(TS)，检测该接收信号(RS)、发送信号(TS)的频率差，输出频率调整信号(FCS)与SSC选择信号(SSS)；频率发生器(SYNS)43，输入该频率调整信号(FCS)与基准信号(Fref)，输出利用该频率调整信号(FCS)和基准信号(Fref)确定频率的发送信号(TS)；数字信号生成器(DSG)44输入该发送信号(TS)和该发送数据(DR)，输出该TX。本实施例的设备，其特征也在于，具有由同步建立单元11、频率误差检测器42及频率发生器43构成的同步控制单元的结构。
图14表示本实施例的设备的频率误差检测器42的结构例。频率误差检测器42，包括信号检测器421、序列发生器422、以及误差检测调整器423。信号检测器421，根据同步建立信号(SCS)的输入而检测数据，将检测结果输出至序列发生器422。输入了检测结果的序列发生器422，向频率误差调整器423输出作为用于通知频率误差检测序列的信号的序列信号(SQS)。频率误差调整器423，发挥如下的作用，即判断接收信号(RS)是否进行了频谱扩展，并将判断结果作为SSC选择信号(SSS)输出，检测接收信号(RS)与发送信号(TS)的频率误差，将检测结果作为频率调整信号(FCS)输出。在利用序列信号(SQS)，明确了是频率误差检测序列时，比较接收信号(RS)与发送信号(TS)的频率。此时，比较时间由基准信号(Fref)确定(参照图5B)。比较结果(T-R)作为频率调整信号(FCS)输出。而在利用序列信号(SQS)，明确了不是频率误差检测序列时，不进行接收信号(RS)与发送信号(TS)的频率的比较。
图15表示本实施例的频率误差调整器423的结构例。频率误差调整器423，包括发送信号频率检测器(TFD)4231、接收信号频率检测器(RFD)4232、以及误差检测电路4233。在利用序列信号(SQS)，明确了是频率误差检测序列时，通过发送信号频率检测器(TFD)4231与接收信号频率检测器(RFD)4232，分别对接收信号(RS)与发送信号(TS)的脉冲进行计数，此时的计数时间，由基准信号(Fref)确定。
图16表示接收信号频率检测器(RFD)4232的结构例。接收信号频率检测器(RFD)4232包括测量时间生成器42321、SSC模式检测器42322。测量时间生成器42321，输入基准信号(Fref)，生成计数时间，输出至SSC模式检测器42322。输入了序列信号(SQS)、接收信号(RS)、以及该计数时间的SSC模式检测器42322，输出上限频率(UF)、平均频率(AF)、下限频率(DF)、以及SSC模式判断信号(SSD)。
图17表示发送信号(TS)和接收信号(RS)进行了扩展时的发送信号频率检测器(TFD)4231和接收信号频率检测器(RFD)4232的频率计数的示意图。当接收信号(RS)进行了扩展时，如图17所示，上限频率(UF)、平均频率(AF)、以及下限频率(DF)被计数。此时，在上限频率(UF)与下限频率(DF)之间产生频率差。
此时，SSC模式检测器42322，作为接收信号(RS)进行了扩展的信号而输出SSC模式判断信号(SSD)。另一方面，当接收信号(RS)进行了扩展时，在上限频率(UF)与下限频率(DF)之间不产生频率差。此时，SSC模式检测器42322，作为接收信号(RS)没有进行扩展的信号而输出SSC模式判断信号(SSD)。
返回图15，当作为发送信号(TS)与接收信号(RS)进行了扩展的信号而输出SSC模式判断信号(SSD)时，发送信号频率检测器(TFD)4231和接收信号频率检测器(RFD)4232，取相对于扩展时间足够短的计数时间，输出上限频率(UF)、平均频率(AF)、以及下限频率(DF)。
图18表示发送信号频率检测器(TFD)4231的结构例。动作与图16所示的接收信号频率检测器(RFD)4232相同，故而在此省略对其的说明。
本实施例的设备1的频率发生器(SYNS)43的结构例，与图6所示的频率发生器(SYNS)13相同。频率发生器(SYNS)43是能够实现分数分频的PLL，能够通过从用于可变分频器134的波形生成单元1346输出三角波等调制波，由此对发送信号(TS)进行频谱扩展。
图19表示本实施例的主机2与设备1的收发装置之间从通电和节电状态复原时的复原序列。
从主机2向设备1发送作为RX的恒定同步信号(S1901)。设备1接收作为RX的、发送来的该恒定同步信号，由同步建立单元11输出接收信号(RS)和同步建立信号(SCS)(S1902)。输入了该接收信号(RS)、同步建立信号(SCS)的频率误差检测器42，检测该接收信号(RS)的上限频率(UF)和下限频率(DF)，将作为判断了有无频谱扩展的信号的SSC模式判断信号(SSD)、从频率发生器43输出的发送信号(TS)与该接收信号(RS)的频率进行比较，根据比较结果输出频率调整信号(FCS)(S 1903)。接收信号(RS)和发送信号(TS)可以分别独立地确定有无频谱扩展模式。即，即使在接收信号(RS)没有进行频谱扩展的情况下，发送信号(TS)也可以进行频谱扩展，反之亦然。
在接收信号(RS)没有进行频率扩展时，接收信号频率检测器(RFD)4232，由于在上限频率(UF)、下限频率(DF)之间没有频率差，因此，作为接收信号(RS)没有进行频谱扩展而输出SSC模式判断信号(SSD)。而且，此时平均频率(AF)变成接收信号(RS)的频率。
如果频率发生器43不进行频谱扩展，发送信号(TS)就是具有恒定频率的信号。在这种情况下，与实施例1所示的例子相同，故而省略以下的说明。
如果频率发生器43进行频谱扩展，发送信号(TS)就不是具有恒定频率的信号。此时，变成依据由通信标准所允许的频谱扩展的标准变更频率误差检测器42的动作(S1904)。
在如串行ATA这样，频谱扩展规定上限频率的向下扩展的情况下，频率误差检测器42比较接收信号(RS)的平均频率(AF)、和发送信号(TS)的上限频率(UF)，根据比较结果输出频率调整信号(FCS)，控制频率发生器43使得接收信号(RS)的平均频率(AF)、与发送信号(TS)的上限频率(UF)相一致。
而在规定了频谱扩展的中心频率的情况下，频率误差检测器42比较接收信号(RS)的平均频率(AF)、与发送信号(TS)的平均频率(AF)，根据比较结果输出频率调整信号(FCS)，控制频率发生器43使得接收信号(RS)的平均频率(AF)、与发送信号(TS)的平均频率(AF)相一致。
接收信号(RS)在进行频谱扩展时，接收信号频率检测器(RFD)4232，由于在上限频率(UF)、下限频率(DF)之间产生频率差，因此作为接收信号(RS)进行了频谱扩展而输出SSC模式判断信号(SSD)。而且，此时平均频率(AF)变成接收信号(RS)的周期较长的平均频率。
如果频率发生器43不进行频谱扩展，发送信号(TS)就是具有恒定频率的信号。此时，变成依据由通信标准所允许的频谱扩展的标准变更频率误差检测器42的动作。
在如串行ATA这样，频谱扩展规定上限频率的向下扩展的情况下，频率误差检测器42比较接收信号(RS)的上限频率(UF)、与发送信号(TS)的平均频率(AF)，根据比较结果输出频率调整信号(FCS)，控制频率发生器43使得接收信号(RS)的上限频率(UF)、与发送信号(TS)的平均频率(AF)相一致。
而在规定了频谱扩展的中心频率的情况下，频率误差检测器42比较接收信号(RS)的平均频率(AF)、和发送信号(TS)的平均频率(AF)，根据比较结果输出频率调整信号(FCS)，控制频率发生器43使得接收信号(RS)的平均频率(AF)、与发送信号(TS)的平均频率(AF)相一致。
如果频率发生器43进行频谱扩展，发送信号(TS)就不是具有恒定频率的信号。此时，频率误差检测器42比较接收信号(RS)的平均频率(AF)、和发送信号(TS)的平均频率(AF)，根据比较结果输出频率调整信号(FCS)，控制频率发生器43使得接收信号(RS)的平均频率(AF)、与发送信号(TS)的平均频率(AF)相一致。此时也可以是比较接收信号(RS)的上限频率(UF)、下限频率(DF)、与发送信号(TS)的上限频率(UF)、下限频率(DF)，使接收信号(RS)与发送信号(TS)的频谱扩展调制度相一致。
而且，显然在规定频谱扩展的下限频率的向上扩展(up spread)的情况下，也同样可以通过进行频率比较动作来实现通信。
进而，本实施例也能够通过频率发生器43接收SSC选择信号(SSS)，使得当接收信号(RS)进行了频谱扩展时，则发送信号(TS)也进行频谱扩展等，从而依照主机2的发送模式来切换设备1的模式。
输入了该频率调整信号(FCS)的频率发生器43，通过利用该频率调整信号(FCS)变更分频数，变更并输出发送信号(TS)的频率。变更了频率的该发送信号(TS)被输入频率误差检测器42，再次与接收信号(RS)的频率进行比较。反复进行该动作直到比较结果纳入某个允许范围内为止。若比较结果纳入某个允许范围内，则频率调整信号(FCS)持续输出相同的值。接收信号(RS)与发送信号(TS)的频率调整的允许范围，在本实施例的传输信号自动调整收发装置中，需要设置为主机2能够识别设备1的输出信号(TX)的程度。
结束了频率调整的设备1，由串行器44从发送信号(TS)中抽取发送数据(DR)作为设备1的输出信号(TX)，输出至主机2。
接收到该TX的主机2，若检测出设备1的信号(S1905)，则向设备1输出固定模式信号作为RX(S1906)。
接收到作为RX的固定模式信号的设备1，由同步建立单元11接收该固定模式信号(S1907)，输出接收信号(RS)与同步建立信号(SCS)。此时，接收信号(RS)与发送信号(TS)的频率误差在建立通信的允许范围内。发送信号(TS)被输入数字信号生成器44，抽取发送数据(DR)，向主机2输出设备1的输出信号(TX)作为通信数据(S1908)。
接收到该通信数据TX的主机2，检测出信号(S1909)，将主机2的通信数据作为RX发送至设备1(S1910)。由此，能够执行频谱扩展模式，实现主机2与设备1的双向通信。
对于实施例2的具有传输信号自动调整功能的收发装置的动作例，以串行ATA(advanced technology attachment)1.0a所规定的通电序列为例进行说明。
图20表示串行ATA1.0a所规定的通电序列。主机(Host)与设备(Device)，通过输出wake(COMRESET、COMINIT、COMWAKE)信号，双方相互进行识别来推进通电序列，直到转移到称为D10.2的状态。D10.2之后的状态转移，参照扩大图在以下进行说明。
(1)设备转移到D10.2，将D10.2信号输出至主机。
(2)主机若成功识别出设备所输出的D10.2信号，则自己也转移到D10.2。
(3)主机将D10.2信号输出至设备。
(4)设备若成功识别出主机的D10.2信号，则转移到Align，将Align信号输出至主机。
(5)主机若成功识别出设备输出的Align信号，便自己也转移到Align。
(6)主机将Align信号输出至设备。
(7)设备若成功识别出主机输出的Align信号，则转移到SYNC。
(8)设备将SYNC信号输出至主机。
(9)主机若成功识别出设备输出的SYNC信号，则转移到SYNC。
此处，在(5)所示的状态转移中，为了主机识别设备输出的Align信号，Align信号的频率在没有进行频谱扩展的情况下，必须具有1.5GHz(±350ppm)的范围内的精度，在进行了频谱扩展的情况下，必须具有1.5GHz(+350ppm～-5000ppm)的范围内的精度。此时，主机输出的D10.2信号，在没有进行频谱扩展的情况下，具有1.5GHz(±350ppm)的范围内的精度，在进行了频谱扩展的情况下，具有1.5GHz(+350ppm～-5000ppm)的范围内的精度。
在图13所示的本实施例中的带传输信号自动调整功能的收发装置间，对于设备自身输出的Align信号的频率，在开始输出时输出了主机无法识别的频率精度的信号，也并未利用主机输出的D10.2信号进行频谱扩展，在这样的情况下，能够通过设备自身调整频率直至达到1.5GHz(±350ppm)的范围内的精度；在进行了频谱扩展的情况下，能够通过设备自身调整频率直至达到1.5GHz(+350ppm～-5000ppm)的范围内的精度。
以下，对于上述所示的状态转移，使用图20、图21、以及图13，说明主机、设备一起进行了扩展的情况的动作。
图21表示图13所示的本实施例的带传输信号自动调整功能的收发装置，在串行ATA(advanced technology attachment)1.0a规定的通电序列下动作时的D10.2以后(图20的扩大部分)的序列。
如图21所示，主机2在转移到D10.2后，将恒定同步信号(D10.2信号)输出至设备1(S2101)。接收到该恒定同步信号(D10.2信号)的设备1，由同步建立单元11从该恒定同步信号(D10.2信号)抽取时钟与数据，分别输出接收信号(RS)、同步建立信号(SCS)(S1202)。在频率误差检测器42中，在接受到同步建立信号(SCS)的信号检测器421，能够确认、识别是该恒定同步信号(D10.2信号)后，将通知成功进行了识别的检测结果输出至序列422。序列422通过该检测结果得知已经成功识别了D10.2，作为进行了同步建立而将设备从D10.2转移到Align，输出向误差检测调整器423通知开始频率误差检测的序列信号(SQS)(S2103)。
在Align状态下，设备的发送信号(TS)必须具有1.5GHz(+350ppm～-5000ppm)的频率精度。因此，执行Align状态下的频率调整(S2104)。
首先，从主机输出的RX信号，具有1.5GHz～1.4925GHz的频率精度。而设备取为Fref＝20MHz，频率发生器43的分频数取N＝80+(0～-0.375)。此处，频率发生器43取为是通过使分频数N变化而使发送信号(TS)进行频谱扩展的分数分频式PLL。当前，发送信号(TS)的频率为1.6GHz～1.5925GHz。此时，接收信号(RS)的上限频率(UF)、平均频率(AF)、以及下限频率(DF)分别为UF＝1.5GHz、AF＝1.49625GHz、DF＝1.4925GHz。而发送信号(TS)的上限频率(UF)、平均频率(AF)、以及下限频率(DF)分别为UF＝1.6GHz、AF＝1.59625GHz、DF＝1.5925GHz。接收信号(RS)的平均频率(AF)与发送信号(TS)的平均频率(AF)的频率差为0.1GHz。
误差检测器4233，例如具有表，由表确定并输出在频率差为0.1GHz时输出的频率调整信号(FCS)。另外，显然误差检测器4233也可以使用基于表确定频率调整信号(FCS)的确定方法之外的其他方法。此处，当频率差为0.1GHz时，作为频率调整信号(FCS)，输出-5。此时，频率发生器43，将频率调整信号(FCS)与分频数N相加，因此，相加后的分频数N变成N＝75+(0～-0.375)。此时，发送信号(TS)的频率，变成1.5GHz～1.4925GHz，结束频率调整。
接收到作为设备的发送信号的TX信号的主机，能够在TX信号频率变成1.5GHz～1.4925GHz的时刻识别设备的Align信号(S2105)。如果识别成功，主机也从D10.2转移到Align，将固定模式信号(Align信号)作为RX信号发送至设备(S2106)。
接收到该固定模式信号(Align信号)的设备1，由同步建立单元11从该固定模式信号(Align信号)抽取时钟与数据，分别输出接收信号(RS)、同步建立信号(SCS)。在频率误差检测器42中，在接受到同步建立信号(SCS)的信号检测器421，能够确认、识别是该固定模式信号(Align信号)后，将通知成功进行了识别的检测结果输出至序列422。序列422通过该检测结果得知已经成功识别了D10.2，作为进行了同步建立而将设备1从Align转移到SYNC(S2107)，输出向误差检测调整器423通知开始频率误差检测的序列信号(SQS)。根据该序列信号(SQS)，误差检测调整器423，既可以结束接收信号(RS)与发送信号(TS)的频率比较动作，也可以原样持续接收信号(RS)与发送信号(TS)的频率比较动作。
已转移到SYNC状态的设备1，作输出通信数据(SYNC信号)为TX信号(S2108)。
主机2若成功识别出该通信数据(SYNC信号)，便从Align转移到SYNC(S2109)，输出通信数据(SYNC信号)(S2110)。
在实施例2中，与实施例1同样地，能够不安装晶体等高价的振荡器，而安装陶瓷谐振器等廉价的振荡器，能够实现具有传输信号自动调整功能的收发装置的价格的降低。
此外，设备的频率发生器的输出，不受包含在收发信号中的噪声的影响，可以提供具有能够容易地应对噪声标准严格的高速传输的通信功能的、廉价的半导体集成电路器件。
进而，在实施例2中，能够实现主机与设备双方都支持频谱扩展模式的通信。由此，能够实现具有成功降低了从设备发生的不需要的辐射(EMI)的传输信号自动调整功能的收发装置。
【实施例3】
接着，通过图22对具有本发明的传输信号自动调整功能的收发装置的实施例3进行说明。
实施例3是实施例1的变形例。即，在实施例1中，作为基准信号生成源使用了振荡器3，而在实施例3中，代替振荡器而使用VCO15和基准电压生成电路(BGR)16来生成基准信号。通过将能够生成由BGR16生成的控制电压(VB)控制了频率的输出信号的VCO15安装于设备1内，可以在设备1内部生成基准信号(Fref)。显然，这也可以作为实施例2的变形例采用。另外，主机2的收发装置(省略图示)，例如构成为根据由晶体振荡器生成的高精度的基准信号进行动作。
另外，作为在本实施例中使用的基准电压生成电路16的结构例，例如，可以使用非专利文献1所公开的结构。
实施例3的动作，除了代替振荡器而使用VCO15和基准电压生成电路(BGR)16生成基准信号这一点之外，与实施例1相同，故而省略说明。
【实施例4】
接着，通过图23对作为本发明的收发装置的实施例4进行说明。该实施例4，是使用了具有实施例1、实施例2、以及实施例3所记载的传输信号自动调整功能的接口装置的通信系统的例子。
本通信系统，包括主机2、构成接口装置的半导体集成电路器件7、拾波器(pick up)6、介质5、以及振荡器3。另外，在适用实施例3的情况下，不需要振荡器3。主机2的收发装置(图示省略)，例如构成为根据由晶体振荡器生成的高精度的基准信号进行动作。
半导体集成电路器件7，包括设备1和DVD等的记录再现单元8。设备1可以适用实施例1、实施例2、或者实施例3的设备。
记录再现单元8，包括记录用逻辑电路81、PLL82、再现用逻辑电路83、以及信号处理电路84。
从主机2发送的通信数据TX被输入设备1，作为数据DT被输入记录再现单元8。通过利用PLL82生成的时钟信号进行动作的记录用逻辑电路81，来处理输入至记录再现单元8的数据DT，作为记录数据输出至拾波器6，记录在介质5中。
而从介质5所读出的读出数据，经由拾波器6被输入记录再现单元8。该读出数据在信号处理电路84与再现用逻辑电路83中进行处理，作为数据DR输出至设备1。设备1通过将数据DR作为发送信号RX发送至主机2而实现了主机2与设备1的双向通信。此处，对于设备1，通过将实施例1、实施例2的具有传输信号自动调整功能的收发装置适用于接口装置，振荡器3能够使用廉价的振荡器。或者，通过将实施例3的具有传输信号自动调整功能的收发装置适用于接口装置，能够不使用振荡器，实现可以进行与主机之间的双向通信的收发装置。由此，能够实现提供廉价的收发装置。
另外，本发明的半导体集成电路器件7，例如能够广泛地应用于汽车的导航系统中主机与车载系统之间的接口装置等进行与主机之间的双向通信的设备。
根据以上各实施例，设备的基准信号生成源，由于制造离差、温度变动、老化而产生频率的离差，即使该离差范围超出了建立通信所需要的保证范围，也能够检测出主机的输出信号，设备自行调整输出频率而建立通信。结果是能够向市场提供使用了廉价的振荡器作为基准信号生成源、通用性强的半导体集成电路器件。
【实施例5】
接着，通过图25～图35对本发明的具有传输信号自动调整功能的通信系统的实施例5进行说明。
图25是用于说明构成本实施例5的通信系统的整体结构的框图。
本实施方式的通信系统，包括主机2、设备4、以及振荡器3，其中，该主机2向设备4输出RX，从设备4接收TX；该设备4从主机2接收RX，输出接收数据DT，接收发送数据DR，向主机2发送TX；该振荡器3向设备4输入基准信号(Fref)，由包括遵循串行ATA标准等进行的频谱扩展(SSC)等的收发信号频率不固定的情况的收发装置构成。
设备4包括同步建立单元11、频率误差检测器(FDD)45、频率发生器(SYNS)43、以及数字信号生成器(DSG)44，其中，该同步建立单元11，输入设备4接收到的RX，从RX抽取时钟和数据，分别作为接收信号(RS)、同步建立信号(SCS)，进而输出接收数据(DT)；该频率误差检测器(FDD)45，输入该接收信号(RS)、同步建立信号(SCS)、基准信号(Fref)与发送信号(TS)，检测该接收信号(RS)、发送信号(SCS)的频率差与调制度差，输出频率调整信号(FCS)、SSC选择信号(SSS)、以及调制度调整信号(MCS)；该频率发生器(SYNS)43，输入该频率调整信号(FCS)、SSC选择信号(SSS)、调制度调整信号(MCS)、以及基准信号(Fref)，输出由该SSC选择信号(SSS)确定有无频率扩展(SSC)、由该调制度调整信号(MCS)确定调制度、由该频率调整信号(FCS)和基准信号(Fref)确定频率的发送信号(TS)的发送信号(TS)；该数字信号生成器(DSG)44输入该发送信号(TS)和该发送数据(DR)，输出该TX。本实施方式的设备，其特征也在于包括同步建立单元11、频率误差检测器45的同步控制单元和频率发生器43。
图26表示本实施方式的设备的频率误差检测器45的结构例。频率误差检测器45，包括信号检测器421、序列发生器422、以及误差检测调整器453。信号检测器421，根据同步建立信号(SCS)的输入检测数据，将检测结果输出至序列发生器422。输入了检测结果的序列发生器422，向频率误差调整器453输出作为用于通知频率误差检测序列的信号的序列信号(SQS)。
频率误差调整器453，比较接收信号(RS)的上限频率(UF)和下限频率(DF)，判断是否进行了频谱扩展，将判断结果作为SSC选择信号(SSS)输出。
并且，检测接收信号(RS)与发送信号(TS)的频率误差，根据检测结果检测频率调整信号(FCS)、接收信号(RS)与发送信号(TS)的频谱扩展调制度的差，作为调制度调整信号(MCS)输出。
频率发生器(SYNS)43，为与图6所示的频率发生器(SYNS)13大致同样的结构。图27表示频率发生器(SYNS)43的可变分频器(1/N)134的结构例。在本实施例中，向可变分频器(1/N)的波形生成单元1346输入频率调整信号(FCS)、SSC选择信号(SSS)、以及调制度调整信号(MCS)。频率发生器(SYNS)43是能够实现分数分频的PLL，能够通过由波形生成单元1346依照SSC选择信号(SSS)输出三角波等调制波，而对发送信号(TS)进行频谱扩展。而且，在调制度调整信号(MCS)大时使设备的调制度Xp变大，在调制度调整信号(MCS)小时使设备的调制度Xp变小。
如此，在本实施方式中，在通电序列中，在设备的SSC调制度(Xp)与主机的SSC调制度(Xc)不一致时，利用调制度调整信号(MCS)使设备的SSC调制度(Xp)对应于主机的SSC调制度(Xc)进行变更后再发送信号。
接着，通过图28A说明HOST信号的频谱扩展(SSC)模式检测处理，通过图28B说明调制度调整处理的概念。
图28A表示作为接收频率检测器的输出信号的上限频率(UF)、下限频率(DF)与主机的SSC调制度(Xc)的关系。在HOST信号的频谱扩展(SSC)模式检测处理中，在频率的计数值Nc的最大值Ncmax(＝UF)与最小值Ncmin(＝DF)的差大于或等于预定值B时，检测为HOST信号处于频谱扩展(SSC)模式。反之，在Ncmax与Ncmin的差小于预定值B时，检测为HOST信号不是SSC模式。此时的比较时间(Tc)根据基准信号(Fref)生成。
当利用序列信号(SQS)，明确了是频率误差检测序列时，为了观察主机的SSC调制度(Xc)与设备的SSC调制度(Xp)的关系，通过图28B所示的调制度调整处理，对于接收信号(RS)与发送信号(TS)的上限频率UF(Fcmax，Fpmax)与下限频率DF(Fcmin，Fpmin)，分别比较标准值(Spec)的上、下限频率。在比较的结果(T-R)超出了允许范围时，输出频率调整信号(FCS)，使设备的SSC调制度(Xp)变小，取为允许范围内的大小。而在利用序列信号(SQS)，明确了不是频率误差检测序列时，不进行接收信号(RS)与发送信号(TS)的频率的比较。
此处，为了与本实施例进行比较，通过图36(图36A、图36B)，说明以往方式的HOST信号的频谱扩展(SSC)模式检测处理、和主机与设备之间的通信处理的概念。
以往方式也是如图36A所示那样，在HOST信号的频谱扩展(SSC)模式检测处理中，通过频率的计数值Nc的最大值Ncmax与最小值Ncmin的差是否大于或等于预定值B，来检测HOST信号是否处于频谱扩展(SSC)模式。不过，在以往方式中，即使在HOST信号处于频谱扩展(SSC)模式的情况下，也没有进行设备的SSC调制度(Xp)的调整。但是，主机的SSC调制度(Xc)，随市场销售的每种商品的不同而标准(spec)各异，没有被统一。相对于此，如果只看某个商品，该设备的SSC调制度(Xp)是固定的。结果是如图36B所示，根据主机的SSC调制度(Xc)，可能导致相互进行通信的设备的SSC调制度(Xp)超出标准(Spec)的范围，变成违反标准。
在本实施例中，在利用序列信号(SQS)，明确了是频率误差检测序列时，通过调制度调整处理，检测有无标准(Spec)的不一致，在标准不一致时，使设备的SSC调制度(Xp)符合主机的SSC调制度(Xc)，因此不会产生这样的问题。
另外，在本实施例中，在利用序列信号(SQS)，明确了不是频率误差检测序列时，在该序列为用于确定如通电序列这样的建立通信的序列的情况下，为了优先建立通信，也可以将调制度调整信号(MCS)相对于通信标准设定得小。例如，在串行ATA中，发送信号的SSC调制度(Xp)为最大的5000ppm，而在通电序列中，也可以特意将SSC调制度(Xp)减小至3000ppm左右，可靠地进行建立通信的设定。
图29表示调制度调整处理的其他例子。即，也可以在利用序列信号(SQS)，明确了是频率误差检测序列时，在该序列为通信建立后的序列的情况下，为了使在上述通电序列中临时设定得小的发送信号的调制度(Xp)，在建立了通信的状态下渐渐变大，如图29所示，通过通信中的例程将设备的SSC调制度(Xp)渐渐扩大，始终检测接收信号(RS)与发送信号(TS)的上限频率(UF)与下限频率(DF)，使之在标准(Spec)的范围内成为最大限度的大小。例如，也可以在串行ATA中，如上述那样，在初始的通电序列中，在将发送信号的SSC调制度(Xp0)取为3000ppm，建立了通信后，逐渐使该调制度变大，直至将调制度(＝Xpmax)变大到标准(Spec)内最大的5000ppm为止。
接着，图30表示本实施方式的频率误差调整器453的结构例。频率误差调整器453，包括发送信号频率检测器(TFD)4531、接收信号频率检测器(RFD)4532、以及误差检测电路(DD)4533。在利用序列信号(SQS)，明确了是频率误差检测序列时，通过发送信号频率检测器(TFD)4531和接收信号频率检测器(RFD)4532，分别对发送信号(TS)和接收信号(RS)的脉冲进行计数，检测各自的上限频率(UF)和下限频率(DF)。此时的计数时间根据基准信号(Fref)生成。进而，根据接收信号频率检测器(RFD)4532，检测出接收信号(RS)的频谱扩展模式，作为SSC模式判断信号(SSD)输出至误差检测电路(DD)4533。输入了该上限频率(UF)、该下限频率(DF)、以及该SSC模式判断信号(SSD)的误差检测电路(DD)4533，将该SSC模式判断信号(SSD)作为SSC选择信号(SSS)输出。进而，比较发送信号(TS)与接收信号(RS)的上限频率，将比较结果作为频率调整信号(FCS)输出。并且，比较发送信号(TS)的上限频率与下限频率的差、即发送信号的调制度，与接收信号(RS)的上限频率与下限频率的差、即接收信号的调制度，将比较结果作为调制度调整信号(MCS)输出。
图31表示接收信号频率检测器(RFD)4532的结构例。接收信号频率检测器(RFD)4532包括测量时间生成器45321、SSC模式检测器45322。测量时间生成器45321，输入基准信号(Fref)，生成计数时间(Tc)，输出至SSC模式检测器45322。计数时间(Tc)也可以是对基准信号(Fref)进行分频而生成。输入了序列信号(SQS)、接收信号(RS)、以及该计数时间(Tc)的SSC模式检测器45322，输出上限频率(UF)、下限频率(DF)、以及SSC模式判断信号(SSD)。
图32表示发送信号频率检测器(TFD)4531的结构例。发送信号频率检测器(TFD)4531包括测量时间生成器45311、SSC模式检测器45312。测量时间生成器45311，输入基准信号(Fref)，生成计数时间(Tc)，输出至SSC模式检测器45312。计数时间也可以是对基准信号(Fref)进行分频而生成。输入了序列信号(SQS)、发送信号(TS)、以及该计数时间(Tc)的SSC模式检测器45312，输出上限频率(UF)、下限频率(DF)、以及SSC模式判断信号(SSD)。
本实施方式的设备4的频率发生器(SYNS)43的结构例，与图6所示的频率发生器(SYNS)13相同。频率发生器(SYNS)43是能够实现分数分频的PLL，能够通过从用于可变分频器134的波形生成单元1346输出三角波等调制波，而对发送信号(TS)进行频谱扩展。
图33表示本实施方式的主机2与设备4的收发装置之间从通电和节电状态复原时的复原序列的例子。
从主机2向设备4发送作为RX的恒定同步信号(S3101)。设备4接收作为RX发送来的该恒定同步信号，由同步建立单元11输出接收信号(RS)、同步建立信号(SCS)(S3102)。输入了该接收信号(RS)、同步建立信号(SCS)的频率误差检测器45，检测该接收信号(RS)的上限频率(UF)和下限频率(DF)，输出作为判断了有无频谱扩展的信号的SSC模式判断信号(SSD)。
在该接收信号(RS)没有进行频率扩展时，检测该接收信号(RS)的上限频率(UF)与下限频率(DF)，作为判断了有无频谱扩展的信号的SSC模式判断信号(SSD)输出Low。此时，频率发生器43以不进行频谱扩展的模式输出发送信号(TS)。输入了该没有进行频谱扩展的发送信号(TS)、同样没有进行频谱扩展的接收信号(RS)的该频率误差检测器45，检测发送信号(TS)和接收信号(RS)的频率，将频率调整信号(FCS)输出至该频率发生器43以调整频率误差(S3103)。输入了该频率调整信号(FCS)的频率发生器43，根据频率调整信号(FCS)调整并输出该发送信号(TS)的频率。设备4如上述那样，将调整发送信号(TS)的频率以使其纳入通信标准内的TX输出至主机2(S3104)。
而在该接收信号(RS)进行了频谱扩展时，检测该接收信号(RS)的上限频率(UF)与下限频率(DF)，由于该上限频率(UF)与下限频率(DF)存在差，因此，判断了有无频谱扩展的信号的SSC模式判断信号(SSD)作为High进行输出。而且，调制度调整信号(MCS)被设定为相对于通信标准具有足够的调整空间的某个值。与此相应地，设备4如在图28B中说明的那样，设定为对应于频谱扩展(SSC)模式的标准(Spec)的SSC调制度(Xp)。即，设备4的频率发生器43，以通过调制度调整信号(MCS)设定了调制度的进行频谱扩展的模式输出发送信号(TS)。输入了该进行了频谱扩展的发送信号(TS)、和同样进行了频谱扩展的接收信号(RS)的该频率误差检测器45，检测发送信号(TS)和接收信号(RS)的上限频率(UF)，将频率调整信号(FCS)输出至该频率发生器43以调整上限频率的频率误差(S3103)。输入了该频率调整信号(FCS)的频率发生器43，根据频率调整信号(FCS)调整并输出该发送信号(TS)的频率和调制度(Xp)。设备4如上述那样，将调整发送信号(TS)的频率以使其纳入通信标准内的TX输出至主机2(S3104)。
接收到已调整为纳入上述通信标准内的TX的主机2，能够将从设备4发送来的TX作为信号进行识别(S3105)。识别了TX的主机2转移到下一个序列，将固定模式作为RX发送至设备4(S3106)。设备4接收作为该固定模式的RX，由该同步建立单元11输出接收信号(RS)、同步建立信号(SCS)，检测该固定模式(S3107)。检测出该固定模式的设备4，使用发送信号(TS)将发送数据(DR)作为TX输出至主机2(S3108)。为了削减消耗电流，也可以在这一时刻停止频率误差检测器45的频率误差检测。接收到设备输出的TX的主机2检测发送数据(DR)(S3109)。检测出发送数据(DR)的主机2将主机的发送数据作为RX发送至设备4(S3110)。由此，能够进行频谱扩展，实现主机2与设备4的双向通信。
图34表示通信系统、即主机2与设备4的各收发装置间的通信建立中本实施方式的频率调整序列。该序列为建立了主机2与设备4的通信的状态的频率调整序列。即，接收信号(RS)与发送信号(TS)的频率误差为建立通信的允许范围内。但是，由于振荡器3的老化、温度变动，如果保持原样而不进行频率调整，将可能导致接收信号(RS)与发送信号(TS)的频率误差超出建立通信的允许范围，而无法建立通信，因此，一边建立通信一边随时进行频率调整。进而，在本实施例中，由于在通电序列中将设备4的发送信号(TS)的频谱扩展调制度(Xp)相对于通信标准设定得小以建立通信，因此在成功实现通信建立后，在本序列中，也进行在保持建立通信的状态下逐步扩大频谱扩展调制度的动作。对于该通信建立中的调制度(Xp)的调整，与通过图29所阐述的相同。
作为初始状态，设备4向主机2发送通信数据作为TX(S3202)。主机2也向设备4发送通信数据作为RX(S3201)。而作为RX接收到从主机2输出的通信数据(S3203)的设备4，由同步建立单元11生成并输出接收信号(RS)和同步建立信号(SCS)。接收到该接收信号(RS)和与由频率发生器43输出的发送信号(TS)的频率误差检测器45，检测从频率发生器43输出的发送信号(TS)和该接收信号(RS)的上限频率(UF)和下限频率(DF)，检测频率差和调制度差(S3203)。根据该频率差和调制度差输出频率调整信号(FCS)和调制度调整信号(MCS)(S3204)。输入了该频率调整信号(FCS)和调制度调整信号(MCS)的频率发生器43，通过利用该频率调整信号(FCS)变更分频数，利用该调制度调整信号(MCS)变更调制度(Xp)，由此，变更并输出发送信号(TS)的频率和调制度，进行频率调整(S3204)。
对于第5实施方式的具有传输信号自动调整功能的收发装置的动作例，以串行ATA(advanced technology attachment)1.0a规定的通电序列为例进行说明。
串行ATA1.0a规定的通电序列如图20所示。主机(Host)与设备(Device)，通过输出wake信号(COMRESET、COMINIT、COMWAKE)，双方相互进行识别来推进通电序列，直到转移到称为D10.2的状态。D10.2之后的状态转移，参照扩大图在以下说明。
(1)设备转移到D10.2，将D10.2信号输出至主机。
(2)主机若成功识别出设备输出的D10.2信号，则自己也转移到D10.2。
(3)主机将D10.2信号输出至设备。
(4)设备若成功识别出主机的D10.2信号，则转移到Align，将Align信号输出至主机。
(5)主机若成功识别出设备输出的Align信号，则自己也转移到Align。
(6)主机将Align信号输出至设备。
(7)设备若成功识别出主机输出的Align信号，则转移到SYNC。
(8)设备将SYNC信号输出至主机。
(9)主机若成功识别出设备输出的SYNC信号，则转移到SYNC。此处，在(5)所示的状态转移中，为了主机识别设备输出的Align信号，Align信号的频率，在没有进行频谱扩展的情况下，必须具有1.5GHz(±350ppm)的范围内的精度，在进行了频谱扩展的情况下，必须具有1.5GHz(+350ppm～-5000ppm)的范围内的精度。此时，主机输出的D10.2信号，在没有进行频谱扩展的情况下，具有1.5GHz(±350ppm)的范围内的精度，在进行了频谱扩展的情况下，具有1.5GHz(+350ppm～-5000ppm)的范围内的精度。
在图25所示的本实施方式中的带传输信号自动调整功能的收发装置间，对于设备自身输出的Align信号的频率，即便输出当初输出了主机无法识别的频率精度的信号，也没有利用主机输出的D10.2信号进行频谱扩展，在这样的情况下，能够通过设备自身调整频率直至达到1.5GHz(±350ppm)的范围内的精度；在进行了频谱扩展的情况下，能够通过设备自身调整频率直至达到1.5GHz(+350ppm～-5000ppm)的范围内的精度。
以下，对于上述所示的状态转移，使用图20、图35、以及图25，说明主机、设备一起进行了扩展时的动作。
图35表示图25所示的本实施方式的带传输信号自动调整功能的收发装置，在串行ATA(advanced technology attachment)1.0a规定的通电序列下动作时的D10.2以后(图20的扩大部分)的序列。
如图35所示，主机2在转移到D10.2后，将恒定同步信号(D10.2信号)输出至设备4(S3301)。接收到该恒定同步信号(D10.2信号)的设备4，由同步建立单元11从该恒定同步信号(D10.2信号)抽取时钟和数据，分别输出接收信号(RS)、同步建立信号(SCS)(S3302)。在频率误差检测器45中，在接受到同步建立信号(SCS)的信号检测器421，能够确认、识别是该恒定同步信号(D10.2信号)后，将通知成功进行了识别的检测结果输出至序列422。序列422通过该检测结果得知已经成功识别了D10.2信号，作为进行了同步建立而将设备从D10.2转移到Align，输出向误差检测调整器453通知开始频率误差检测的序列信号(SQS)(S3303)。
在Align状态下，设备的发送信号(TS)必须具有1.5GHz(+350ppm～-5000ppm)的频率精度。因此执行Align状态下的频率调整。
首先，从主机输出的RX信号，具有1.5GHz～1.4925GHz的频率精度。而设备作为初始状态，取为Fref＝20MHz，频率发生器43的分频数取N＝80，调制度取4500ppm。此处，频率发生器43取为是通过使分频数N变化而使发送信号(TS)进行频谱扩展的分数分频式PLL。当前，接收信号(RS)的上限频率(UF)、下限频率(DF)分别为UF＝1.5GHz、DF＝1.4925GHz。为此，检测出上限频率(UF)与下限频率(DF)存在差，接收信号进行了频谱扩展。此时，判断了有无频谱扩展的信号的SSC模式判断信号(SSD)作为High进行输出。而且，调制度调整信号(MCS)被设定为相对于通信标准具有足够的余量的某个值，调制度调整信号(MCS)被设定为3000ppm(S3303)。
此时，发送信号(TS)的上限频率(UF)、下限频率(DF)分别为UF＝1.6GHz、DF＝1.5952GHz。接收信号(RS)的上限频率(UF)与发送信号(TS)的上限频率(UF)的频率差为0.1GHz。误差检测器4533，例如具有表，由表确定并输出在频率差为0.1GHz时输出的频率调整信号(FCS)。另外，显然误差检测器4533也可以使用基于表确定频率调整信号(FCS)的确定方法之外的其他方法。此处，取为在频率差为0.1GHz时，输出-5作为频率调整信号(FCS)。此时，频率发生器43，将频率调整信号(FCS)与分频数N相加，因此，相加后的分频数N变成N＝75。此时，发送信号(TS)的频率，变成1.5GHz～1.4955GHz，结束频率调整(S3304)。
接收到作为设备的发送信号的TX信号的主机，能够在TX信号频率变成1.5GHz～1.4955GHz的时刻识别设备的Align信号(S3305)。若识别成功，主机也从D10.2转移到Align，将固定模式信号(Aling信号)作为RX信号发送至设备(S3306)。
接收到该固定模式信号(Align信号)的设备4，由同步建立单元11从该固定模式信号(Align信号)抽取时钟和数据，分别输出接收信号(RS)、同步建立信号(SCS)。在频率误差检测器45中，在接受到同步建立信号(SCS)的信号检测器421，能够确认、识别是该固定模式信号(Align信号)后，将通知成功进行了识别的检测结果输出至序列422。序列422通过该检测结果得知已经成功识别Align信号，作为进行了同步建立而将设备4从Align转移到SYNC(S3307)，输出向误差检测调整器453通知开始频率误差检测的序列信号(SQS)。根据该序列信号(SQS)，误差检测调整器453，既可以结束接收信号(RS)与发送信号(TS)的频率比较动作，也可以原样持续接收信号(RS)与发送信号(TS)的频率比较动作。
已转移到SYNC状态的设备4，作为TX信号输出通信数据(SYNC信号)(S3308)。
主机2若成功识别出该通信数据(SYNC信号)，则从Align转移到SYNC(S3309)，输出通信数据(SYNC信号)(S3310)。
在实施例5中，与实施例1同样地，能够不安装晶体等高价的振荡器，而安装陶瓷谐振器等廉价的振荡器，能够实现具有传输信号自动调整功能的收发装置的价格的降低。
此外，设备的频率发生器的输出，不受包含在收发信号中的噪声的影响，可以提供具有能够容易地应对噪声标准严格的高速传输的通信功能、廉价的半导体集成电路器件。
进而，在实施例5中，与实施例2同样地，能够实现主机与设备双方都支持频谱扩展模式的通信，并且，由于能够调整设备的频谱扩展调制度，因此能够建立相比实施方式2更安全、且具有更高精度的双向通信。由此，能够实现具有成功降低了从设备发生的不需要的辐射(EMI)的传输信号自动调整功能的收发装置。

Claims (27)

1.一种收发装置，其特征在于：
具有与主机进行双向通信的收发功能，
包括同步控制单元、生成发送信号的频率发生器、以及生成基准信号的基准信号生成源，
上述同步控制单元，检测上述发送信号对从上述主机接收到的接收信号的频率误差，并且输出降低对上述接收信号的上述误差的频率调整信号，
上述频率发生器，基于上述基准信号确定上述发送信号的频率，并且利用上述频率调整信号来调整上述发送信号的频率。
2.根据权利要求1所述的收发装置，其特征在于：
上述同步控制单元，包括同步建立单元、频率误差检测器、以及频率发生器，
上述同步建立单元，将从上述主机发送至上述收发装置的信号转换成数据和时钟，作为同步建立信号、上述接收信号、以及接收数据输出，
上述频率误差检测器，由上述同步建立信号进行控制，检测上述接收信号与上述发送信号的频率误差，将上述频率调整信号输出至上述频率发生器。
3.根据权利要求2所述的收发装置，其特征在于：
上述同步建立单元，包括相位比较器、环路滤波器、以及压控振荡器，
上述相位比较器，检测从上述主机发送至上述收发装置的信号与上述接收信号的相位差，根据检测结果输出上述同步建立信号，
上述环路滤波器，将上述检测结果转换为直流信号，作为控制电压输出，
上述压控振荡器，输出具有由上述控制电压所控制的频率的信号。
4.根据权利要求2所述的收发装置，其特征在于：
上述频率误差检测器，包括信号检测器和误差检测调整器，
上述信号检测器，将上述同步建立信号作为输入，判断是否成功建立了同步，将判断结果输出，
上述误差检测调整器，基于上述判断结果进行控制，在无法建立同步的情况下，在根据上述基准信号所生成的检测时间检测上述接收信号与上述发送信号的频率差，输出频率调整信号。
5.根据权利要求4所述的收发装置，其特征在于：
上述频率误差检测器，包括序列发生器，
该序列发生器，基于上述判断结果识别序列，输出序列信号，
上述误差检测调整器，基于上述序列信号进行控制，在根据上述基准信号所生成的检测时间检测上述接收信号与上述发送信号的频率差，输出上述频率调整信号。
6.根据权利要求5所述的收发装置，其特征在于：
上述误差检测调整器，包括频率检测器和误差检测电路，
上述频率检测器，其动作由上述序列信号进行控制，通过在由上述基准信号所确定的时间对上述发送信号和上述接收信号的时钟进行计数，来抽取上述发送信号和上述接收信号的频率，将该抽取结果输出至上述误差检测电路，
上述误差检测电路，基于上述抽取出的频率差输出上述频率调整信号。
7.根据权利要求2所述的收发装置，其特征在于：
上述频率发生器，包括相位频率比较器、环路滤波器、压控振荡器、以及可变分频器，
上述相位频率比较器，将对应于相位差和频率差的输出信号输出至环路滤波器，将上述基准信号与上述可变分频器的输出信号变成直流信号，作为控制信号输出至上述压控振荡器，
上述压控振荡器，是由上述控制信号对输出频率进行了控制的振荡器，输出上述发送信号，
上述可变分频器，由上述频率调整信号控制其分频数，将对上述发送信号进行了分频的结果输出至上述相位频率比较器，基于上述频率调整信号控制上述发送信号的频率。
8.根据权利要求7所述的收发装置，其特征在于：
上述可变分频器，包括波形生成单元，该波形生成单元生成由上述分频数确定的波形或者恒定值，与上述频率调整信号相加，输出至变频器，
上述变频器由∑Δ调制器构成，该∑Δ调制器输入上述波形生成单元的输出信号，输出调制结果。
9.根据权利要求1所述的收发装置，其特征在于：
上述基准信号生成源，相对于上述主机独立地形成，
作为该基准信号生成源，包括陶瓷谐振器。
10.根据权利要求1所述的收发装置，其特征在于：
上述基准信号生成源，相对于上述主机独立地形成，
作为该基准信号生成源，包括基准电压生成电路和压控振荡器，
将由上述基准电压生成电路所成的控制电压作为输入，将上述压控振荡器将要振荡的输出信号作为上述基准信号。
11.一种收发装置，具有与主机进行双向通信的收发功能，其特征在于：
该收发装置，包括同步控制单元、生成发送信号的频率发生器、以及生成基准信号的基准信号生成源，
该基准信号生成源，相对于上述主机独立地形成，
上述同步控制单元，检测上述发送信号对从上述主机接收到的接收信号的频率误差，输出降低对上述接收信号的上述误差的频率调整信号，并且输出频谱扩展选择信号，
上述频率发生器，基于上述基准信号确定上述发送信号的频率，控制利用上述频谱扩展选择信号输出的上述发送信号的扩展模式，并且利用上述频率调整信号调整上述发送信号的频率。
12.根据权利要求11所述的收发装置，其特征在于：
上述同步控制单元，包括同步建立单元、频率误差检测器、以及频率发生器，
上述同步建立单元，将从上述主机发送至上述设备的信号转换成数据和时钟，作为同步建立信号、接收信号、以及接收数据输出，
上述频率误差检测器，将上述基准信号、上述同步建立信号、上述接收信号、以及上述频率发生器输出的发送信号作为输入，由上述同步建立信号进行控制，检测上述接收信号与上述发送信号的频率误差，输出频率调整信号和频谱扩展选择信号，
上述频率发生器，将上述基准信号、上述频率调整信号、以及上述频谱扩展选择信号作为输入，控制利用上述频率调整信号和上述频谱扩展选择信号输出的发送信号的扩展模式和频率。
13.根据权利要求12所述的收发装置，其特征在于：
上述频率误差检测器，包括信号检测器、序列发生器、以及误差检测调整器，
输入了上述同步建立信号的上述信号检测器，判断是否成功建立了同步，将判断结果输出至上述序列发生器，
上述序列发生器，基于上述判断结果识别序列，将序列信号输出至上述误差检测调整器，
输入上述接收信号、上述发送信号、上述基准信号、以及上述序列信号的上述误差检测调整器，由上述序列信号控制动作，在由上述基准信号所生成的检测时间检测上述接收信号与上述发送信号的频率差，输出频率调整信号和上述频谱扩展选择信号。
14.根据权利要求13所述的收发装置，其特征在于：
上述误差检测调整器，包括发送频率检测器、接收频率检测器、以及误差检测电路，
输入上述基准信号、上述序列信号、以及上述发送信号的上述发送频率检测器，其动作由上述序列信号进行控制，通过在由上述基准信号所确定的时间对上述发送信号的时钟进行计数，来抽取上述发送信号的上限频率、平均频率、以及下限频率，将上述上限频率、上述平均频率、以及上述下限频率输出至上述误差检测电路，
输入上述基准信号、上述序列信号、以及上述接收信号的上述接收频率检测器，其动作由上述序列信号进行控制，通过在由上述基准信号所确定的时间对上述发送信号的时钟进行计数，来抽取上述发送信号的上限频率、平均频率、下限频率、以及频谱扩展模式判断信号，将上述上限频率、上述平均频率、上述下限频率、以及上述频谱扩展模式判断信号输出至上述误差检测电路，
上述误差检测电路，输入上述发送信号的上述上限频率、上述平均频率、上述下限频率；输入上述接收信号的上述上限频率、上述平均频率、上述下限频率、上述频谱扩展模式判断信号，基于这些信号输出上述频率调整信号和上述频谱扩展选择信号。
15.根据权利要求14所述的收发装置，其特征在于：
上述发送频率误差检测器，包括测量时间生成器、频谱扩展模式检测器，
上述测量时间生成器，输入上述基准信号，生成上述频谱扩展模式检测器的测量时间，输出至频谱扩展模式检测器，
上述频谱扩展模式检测器，输入上述发送信号、上述测量时间、以及上述序列信号，其动作由上述序列信号进行控制，通过在由上述测量时间所规定的区间对上述发送信号的时钟进行计数，来生成、输出上述上限频率、上述平均频率、以及上述下限频率。
16.根据权利要求14所述的收发装置，其特征在于：
上述接收频率检测器，包括测量时间生成器、频谱扩展模式检测器，
上述测量时间生成器，输入上述基准信号，生成上述频谱扩展模式检测器的测量时间，输出至频谱扩展模式检测器，
上述频谱扩展模式检测器，输入上述接收信号、上述测量时间、以及上述序列信号，其动作由上述序列信号进行控制，通过在由上述测量时间所规定的区间对上述接收信号的时钟进行计数，来生成、输出上述上限频率、上述平均频率、上述下限频率、以及上述频谱扩展模式判断信号。
17.一种通信系统，与主机进行双向通信，其特征在于：
上述通信系统，包括具有与上述主机进行双向通信的收发功能的接口单元，
该接口单元，包括同步控制单元、生成发送信号的频率发生器、以及生成基准信号的基准信号生成源，
该基准信号生成源，相对于上述主机独立地形成，
上述同步控制单元，具有检测上述发送信号对从上述主机接收到的接收信号的频率误差，并且输出降低对上述接收信号的上述误差的频率调整信号的功能，
上述频率发生器，具有基于上述基准信号确定上述发送信号的频率，并且利用上述频率调整信号调整上述发送信号的频率的功能。
18.根据权利要求17所述的通信系统，其特征在于：
包括记录再现单元与上述接口单元，进行与记录介质之间的记录再现信息的传输。
19.根据权利要求1所述的收发装置，其特征在于：
该基准信号生成源，相对于上述主机独立地形成，
上述同步控制单元，检测上述发送信号对从上述主机接收到的接收信号的频率误差，输出降低对上述接收信号的上述误差的频率调整信号，还输出频谱扩展选择信号，并且检测上述发送信号对上述接收信号的频率调制度，输出降低对上述接收信号的上述误差的频率调制度调整信号，
上述频率发生器，基于上述基准信号确定上述发送信号的频率，控制利用上述频谱扩展选择信号输出的上述发送信号的扩展模式，利用上述频率调整信号调整上述发送信号的频率，并且利用上述频率调制度调整信号调整上述发送信号的频率调制度。
20.根据权利要求19所述的收发装置，其特征在于：
上述同步控制单元的同步建立单元，将从上述主机发送至上述收发装置的信号转换成数据和时钟，作为同步建立信号、接收信号、以及接收数据输出，
上述同步控制单元的上述频率误差检测器，将上述基准信号、上述同步建立信号、上述接收信号、以及上述频率发生器输出的发送信号作为输入，根据上述同步建立信号进行控制，检测上述接收信号与上述发送信号的频率误差和频率调制度差，输出频率调整信号、频谱扩展选择信号、以及频率调制度调整信号，
上述频率发生器，将上述基准信号、上述频率调整信号、上述频谱扩展选择信号、以及上述频率调制度调整信号作为输入，控制利用上述频率调整信号、上述频谱扩展选择信号、以及上述频率调制度调整信号输出的发送信号的扩展模式和频率。
21.根据权利要求20所述的收发装置，其特征在于：
上述频率误差检测器，包括信号检测器、序列发生器、以及误差检测调整器，
输入了上述同步建立信号的上述信号检测器，判断是否成功建立了同步，将判断结果输出至上述序列发生器，
上述序列发生器，基于上述判断结果识别序列，将序列信号输出至上述误差检测调整器，
输入上述接收信号、上述发送信号、上述基准信号、以及上述序列信号的上述误差检测调整器，由上述序列信号控制动作，在由上述基准信号所生成的检测时间检测上述接收信号与上述发送信号的频率差，输出频率调整信号、上述频谱扩展选择信号、以及上述频率调制度调整信号。
22.根据权利要求21所述的收发装置，其特征在于：
上述误差检测调整器，包括发送频率检测器、接收频率检测器、以及误差检测电路，
输入上述基准信号、上述序列信号、以及上述发送信号的上述发送频率检测器，其动作由上述序列信号进行控制，通过在由上述基准信号所确定的时间对上述发送信号的时钟进行计数，来抽取上述发送信号的上限频率与下限频率，将上述上限频率和上述下限频率输出至上述误差检测电路，
输入上述基准信号、上述序列信号、以及上述接收信号的上述接收频率检测器，其动作由上述序列信号进行控制，通过在由上述基准信号所确定的时间对上述发送信号的时钟进行计数，来抽取上述发送信号的上限频率、下限频率、以及频谱扩展模式判断信号，将上述上限频率、上述下限频率、以及上述频谱扩展模式判断信号输出至上述误差检测电路，
上述误差检测电路，输入上述发送信号的上述上限频率、上述下限频率；输入上述接收信号的上述上限频率、上述下限频率、上述频谱扩展模式判断信号，基于这些信号输出上述频率调整信号、上述频谱扩展选择信号、以及上述频率调制度调整信号。
23.根据权利要求22所述的收发装置，其特征在于：
上述发送频率误差检测器，包括测量时间生成器、频谱扩展模式检测器，
上述测量时间生成器，输入上述基准信号，生成上述频谱扩展模式检测器的测量时间，输出至频谱扩展模式检测器，
上述频谱扩展模式检测器，输入上述发送信号、上述测量时间、以及上述序列信号，其动作由上述序列信号进行控制，通过在由上述测量时间所规定的区间对上述发送信号的时钟进行计数，来生成、输出上述上限频率和上述下限频率。
24.根据权利要求22所述的收发装置，其特征在于：
上述接收频率误差检测器，包括测量时间生成器、频谱扩展模式检测器，
上述测量时间生成器，输入上述基准信号，生成上述频谱扩展模式检测器的测量时间，输出至频谱扩展模式检测器，上述频谱扩展模式检测器，输入上述接收信号、上述测量时间、以及上述序列信号，其动作由上述序列信号进行控制，通过在由上述测量时间所规定的区间对上述接收信号的时钟进行计数，来生成、输出上述上限频率、上述平均频率、上述下限频率、以及上述频谱扩展模式判断信号。
25.一种收发装置，与主机之间进行遵循串行ATA标准的通信，其特征在于：
作为上述通信的基准信号的发生源，可以连接具有比上述串行ATA允许的频率偏差大的频率偏差的振荡器。
26.根据权利要求25所述的收发装置，其特征在于：
具有比上述串行ATA允许的频率偏差大的频率偏差的上述振荡器为陶瓷振荡器。
27.根据权利要求26所述的收发装置，其特征在于：
上述收发装置，构成为一体化地形成在单一半导体基板上的半导体集成电路器件，并且，上述收发装置具有用于电连接作为对上述半导体集成电路器件的外部部件的上述陶瓷振荡器的连接端子。
CN200610132246XA 2005-10-14 2006-10-12 收发装置和使用了该收发装置的通信系统 Expired - Fee Related CN1949703B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP299863/2005 2005-10-14
JP2005299863 2005-10-14
JP213219/2006 2006-08-04
JP2006213219A JP4948077B2 (ja) 2005-10-14 2006-08-04 送受信装置及びそれを用いた通信システム

Publications (2)

Publication Number Publication Date
CN1949703A true CN1949703A (zh) 2007-04-18
CN1949703B CN1949703B (zh) 2010-08-04

Family

ID=38156443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610132246XA Expired - Fee Related CN1949703B (zh) 2005-10-14 2006-10-12 收发装置和使用了该收发装置的通信系统

Country Status (5)

Country Link
US (1) US7787528B2 (zh)
JP (1) JP4948077B2 (zh)
KR (1) KR20070041377A (zh)
CN (1) CN1949703B (zh)
TW (1) TW200721767A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101902221A (zh) * 2009-05-27 2010-12-01 意法半导体公司 自动同步接收机的环形振荡器频率
CN102316235A (zh) * 2010-04-27 2012-01-11 夏普株式会社 接收设备、图像形成装置以及接收方法
CN101465648B (zh) * 2007-12-21 2012-06-06 瑞萨电子株式会社 半导体集成电路
CN102970742A (zh) * 2012-11-28 2013-03-13 广州杰赛科技股份有限公司 无线通信系统频率控制方法及装置
CN103001757A (zh) * 2011-09-14 2013-03-27 韩国电子通信研究院 基于单频率合成器的频分双工收发器
CN109073409A (zh) * 2016-04-26 2018-12-21 代傲表计系统有限公司 用于在测量仪与数据收集器之间双向通信的方法和设备
CN109964491A (zh) * 2016-12-03 2019-07-02 代傲表计系统有限公司 用于改善数据收集器与多个自主测量单元之间的传输质量的方法以及通信系统
CN113792005A (zh) * 2021-08-12 2021-12-14 芯海科技（深圳）股份有限公司 Type-c接口通信电路、方法、集成电路以及电子设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849222B1 (ko) * 2006-04-10 2008-07-31 삼성전자주식회사 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
JP4880068B2 (ja) * 2008-03-28 2012-02-22 パイオニア株式会社 送信装置、受信装置、及びコンテンツ再生システム
JP2009303012A (ja) * 2008-06-16 2009-12-24 Olympus Corp 固体撮像装置
KR101654218B1 (ko) * 2010-01-13 2016-09-06 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기
JP2012049863A (ja) 2010-08-27 2012-03-08 Renesas Electronics Corp 半導体装置
TWI505642B (zh) * 2012-12-21 2015-10-21 Nat Univ Chung Cheng All - digital Spread Spectrum Clock Generation Circuit with Electromagnetic Interference Effect Decay and Its Control Method
JP6209065B2 (ja) * 2013-11-15 2017-10-04 シナプティクス・ジャパン合同会社 通信装置および双方向通信システム
WO2015081482A1 (en) 2013-12-03 2015-06-11 Qualcomm Incorporated Frequency aided clock recovery based on low speed information exchange mechanism
JP6360386B2 (ja) 2014-08-12 2018-07-18 ルネサスエレクトロニクス株式会社 スペクトラム拡散クロック生成回路
US10003345B2 (en) * 2014-12-11 2018-06-19 Research & Business Foundation Sungkyunkwan University Clock and data recovery circuit using digital frequency detection
EP3474270A1 (en) * 2017-10-23 2019-04-24 Imagenics Co., Ltd. Video signal processing apparatus
JP6307655B1 (ja) 2017-10-23 2018-04-04 イメージニクス株式会社 映像信号処理装置
CN110677226B (zh) * 2018-07-03 2022-05-10 中国移动通信有限公司研究院 参考信号发送、接收方法及通信设备
JP7420537B2 (ja) * 2019-11-26 2024-01-23 ローム株式会社 位相ロックループ回路
US11165432B1 (en) * 2020-11-06 2021-11-02 Movellus Circuits, Inc. Glitch-free digital controlled delay line apparatus and method
TW202337140A (zh) 2022-03-08 2023-09-16 南韓商三星電子股份有限公司 振盪器、電子裝置以及電子系統

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291515A (en) * 1990-06-14 1994-03-01 Clarion Co., Ltd. Spread spectrum communication device
KR950011625B1 (ko) * 1993-12-14 1995-10-06 재단법인한국전자통신연구소 데이타 및 클럭 복원회로
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP2840569B2 (ja) 1995-06-07 1998-12-24 日本無線株式会社 局間クロック同期回路
JPH09270779A (ja) 1996-04-01 1997-10-14 Fuji Electric Co Ltd データ同期方式
JP3179344B2 (ja) 1996-06-28 2001-06-25 静岡日本電気株式会社 無線通信端末における自動周波数補正方法及び通信制御方法
JPH10257041A (ja) 1997-03-11 1998-09-25 Sony Corp フェイズロックドループ回路及び再生装置
JP3088368B2 (ja) * 1997-12-10 2000-09-18 静岡日本電気株式会社 ダイレクトコンバージョン受信機
GB2335322B (en) * 1998-03-13 2002-04-24 Ericsson Telefon Ab L M Phase detector
JPH11284638A (ja) 1998-03-31 1999-10-15 Oki Electric Ind Co Ltd 通信システム
JP3351407B2 (ja) * 1999-11-24 2002-11-25 日本電気株式会社 光受信器用ｃｄｒ回路
JP2001230750A (ja) 2000-02-17 2001-08-24 Matsushita Electric Ind Co Ltd ストリーム送信装置とその受信装置、及び基本周波数同期方法
JP2001244919A (ja) 2000-03-02 2001-09-07 Nec Eng Ltd データ伝送装置
JP3461484B2 (ja) * 2000-04-05 2003-10-27 埼玉日本電気株式会社 無線通信装置及びその無線周波数補正方式
JP3630092B2 (ja) * 2000-10-19 2005-03-16 日本電気株式会社 位相周波数比較回路
US6768362B1 (en) * 2001-08-13 2004-07-27 Cypress Semiconductor Corp. Fail-safe zero delay buffer with automatic internal reference
US7133647B2 (en) * 2002-09-23 2006-11-07 Ericsson Inc. Chiprate correction in digital transceivers
JP2004260677A (ja) * 2003-02-27 2004-09-16 Renesas Technology Corp 通信装置
JP3982464B2 (ja) * 2003-06-24 2007-09-26 株式会社デンソー 通信装置
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
JP2007515825A (ja) * 2003-09-11 2007-06-14 インフィネオン　テヒノロギーズ　アーゲー 無線ローカルエリアネットワーク（ｗｌａｎ）内におけるデータ伝送方法
JP3968525B2 (ja) * 2004-03-04 2007-08-29 ソニー株式会社 位相同期回路および情報再生装置
JP2006033488A (ja) * 2004-07-16 2006-02-02 Renesas Technology Corp 通信用半導体集積回路
US7558357B1 (en) * 2004-10-26 2009-07-07 Pmc-Sierra, Inc. Systems and methods for reducing frequency-offset induced jitter
JP2006157767A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法
JP4676792B2 (ja) * 2005-03-17 2011-04-27 株式会社リコー データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置
TWI302784B (en) * 2005-10-25 2008-11-01 Holtek Semiconductor Inc Auto-adjusting high accuracy oscillator
KR20070068821A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 직교주파수 분할 다중화 수신기에서 초기 반송파 주파수오프셋의 추정 장치 및 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465648B (zh) * 2007-12-21 2012-06-06 瑞萨电子株式会社 半导体集成电路
US8334726B2 (en) 2007-12-21 2012-12-18 Renesas Electronics Corporation Semiconductor integrated circuit
CN101902221A (zh) * 2009-05-27 2010-12-01 意法半导体公司 自动同步接收机的环形振荡器频率
CN101902221B (zh) * 2009-05-27 2014-08-27 意法半导体公司 自动同步接收机的环形振荡器频率
CN102316235A (zh) * 2010-04-27 2012-01-11 夏普株式会社 接收设备、图像形成装置以及接收方法
CN102316235B (zh) * 2010-04-27 2014-05-28 夏普株式会社 接收设备、图像形成装置以及接收方法
CN103001757B (zh) * 2011-09-14 2015-11-25 韩国电子通信研究院 基于单频率合成器的频分双工收发器
CN103001757A (zh) * 2011-09-14 2013-03-27 韩国电子通信研究院 基于单频率合成器的频分双工收发器
CN102970742A (zh) * 2012-11-28 2013-03-13 广州杰赛科技股份有限公司 无线通信系统频率控制方法及装置
CN102970742B (zh) * 2012-11-28 2016-06-01 广州杰赛科技股份有限公司 无线通信系统频率控制方法及装置
CN109073409A (zh) * 2016-04-26 2018-12-21 代傲表计系统有限公司 用于在测量仪与数据收集器之间双向通信的方法和设备
CN109073409B (zh) * 2016-04-26 2021-05-28 代傲表计系统有限公司 用于在测量仪与数据收集器之间双向通信的方法和设备
CN109964491A (zh) * 2016-12-03 2019-07-02 代傲表计系统有限公司 用于改善数据收集器与多个自主测量单元之间的传输质量的方法以及通信系统
CN109964491B (zh) * 2016-12-03 2022-04-12 代傲表计系统有限公司 用于改善数据收集器与多个自主测量单元之间的传输质量的方法以及通信系统
CN113792005A (zh) * 2021-08-12 2021-12-14 芯海科技（深圳）股份有限公司 Type-c接口通信电路、方法、集成电路以及电子设备
CN113792005B (zh) * 2021-08-12 2024-04-19 芯海科技（深圳）股份有限公司 Type-c接口通信电路、方法、集成电路以及电子设备

Also Published As

Publication number Publication date
US20070153129A1 (en) 2007-07-05
KR20070041377A (ko) 2007-04-18
JP4948077B2 (ja) 2012-06-06
US7787528B2 (en) 2010-08-31
TW200721767A (en) 2007-06-01
JP2007135189A (ja) 2007-05-31
CN1949703B (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
CN1949703A (zh) 收发装置和使用了该收发装置的通信系统
CN1198393C (zh) Dc偏移补偿电路、差分放大电路、光电脉冲转换电路
CN1684405A (zh) 时钟同步器以及时钟与数据恢复装置和方法
CN1700353A (zh) 具有延迟锁定回路的存储设备
CN100351750C (zh) 信息处理设备，信息处理方法，记录介质，以及程序
CN1620121A (zh) 显示装置、双向通信系统和显示信息使用方法
CN1278511C (zh) 时钟恢复电路
CN1612266A (zh) 延迟锁定环及其控制方法
CN1774899A (zh) 发送机、接收机、无线系统、控制方法、控制程序以及记录该程序的计算机可读取介质
CN1350234A (zh) 采样时钟生成电路、数据传送控制装置和电子设备
CN1619966A (zh) 延迟闭锁回路及其控制方法
CN1263228C (zh) 高频开关、高频开关·放大电路及移动体通信终端
CN1873815A (zh) 跳动检测装置
CN101036291A (zh) 接收电路及光接收电路
CN1086521C (zh) 减小时钟信号和数据信号间失真的集成电路、系统和方法
CN1271211A (zh) 时钟脉冲再生装置
CN1668126A (zh) 移动无线电终端设备
CN1271811C (zh) 接收装置和接收方法
CN1237053A (zh) 数据通信系统、用于它的设备和方法以及存储介质
CN1251096C (zh) 数据传送控制装置及电子机器
CN1239982C (zh) 数据处理系统
CN1310426C (zh) 半导体电路
CN1668128A (zh) 移动无线电终端设备
CN1204213A (zh) 图象信号发射和叠加信息提取法,输出和接收装置及记录介质
CN1243314C (zh) 传送装置和传送方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20101019

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101019

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100804

Termination date: 20131012