TW202337140A - 振盪器、電子裝置以及電子系統 - Google Patents

Abstract

一種振盪器包括：晶體振盪電路，被配置成產生具有自然頻率的振盪訊號；注入電路，被配置成將第一注入訊號及第二注入訊號注入至晶體振盪電路中；抖動電路，被配置成將用於產生第一注入訊號的第一控制訊號發射至注入電路；以及鎖相迴路（PLL）電路，被配置成將第一注入訊號的相位鎖定至自然頻率，以將用於產生第二注入訊號的第二控制訊號發射至注入電路。

Description

使用基於　PLL　的注入採樣的振盪器

本文中闡述的本發明概念的一些實例性實施例是有關於一種振盪器，包括一種使用基於PLL的注入取樣的振盪器。 [相關申請案的交叉參考]

本申請案主張優先於在2022年3月8日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0029478號及在2022年6月17日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0074250號，所述韓國專利申請案中的每一者的揭露內容全文併入本案供參考。

晶體振盪器（crystal oscillator，XO）的低相位雜訊（phase noise，PN）被認為是支援逐漸增大的資料速率的重要因素。為了達成XO的低PN效能，期望或有必要維持具有大擺幅及高品質（quality，Q）因數的正弦波，以減少或避免周邊裝置的雜訊影響。然而，在維持大的擺動時，初始振盪時間產生設計權衡關係。由於此種初始振盪時間增加了周邊系統的待命時間，因此電池消耗的待命功率增大，此會使行動裝置的使用日（day-of-use，DOU）效能劣化。

為了改善振盪時間，使用注入壓控振盪器（injection-voltage controlled oscillator，i-VCO），使得可將類似諧振頻帶附近的能量轉移至晶體，藉此減少振盪時間。然而，對於XO的低PN效能，1.2伏或大於1.2伏的大擺幅要求誤差處於注入振盪器的頻率容差的20百萬分之一之內。考慮到製程、電壓及溫度（process, voltage and temperature，PVT）改變，難以設計出頻率誤差小於20百萬分之一的注入振盪器。另外，在其中系統的XO不進行操作的情形中，由於不存在用於補償的時脈，因此實際上難以對注入振盪器施加補償。

本發明概念的一些實例性實施例提供一種能夠使用基於PLL的注入取樣來減少振盪時間的振盪器。

根據實例性實施例，一種振盪器包括：晶體振盪電路，被配置成產生具有自然頻率的振盪訊號；注入電路，被配置成將第一注入訊號及第二注入訊號注入至晶體振盪電路中；抖動電路，被配置成將用於產生第一注入訊號的第一控制訊號發射至注入電路；以及鎖相迴路（PLL）電路，被配置成將第一注入訊號的相位鎖定至自然頻率，以將用於產生第二注入訊號的第二控制訊號發射至注入電路。

根據另一實例性實施例，一種電子裝置包括：振盪器，被配置成藉由經由第一階段、第二階段、第三階段及第四階段注入第一注入訊號及第二注入訊號來產生具有自然頻率的振盪訊號；以及有限狀態機（FSM），被配置成在第一階段至第四階段中控制振盪器。振盪器包括：晶體振盪電路，被配置成產生振盪訊號；注入電路，被配置成在第一階段及第四階段中的每一者中將第一注入訊號及第二注入訊號注入至晶體振盪電路中；抖動電路，被配置成在第一階段及第二階段中將用於產生第一注入訊號的第一控制訊號發射至注入電路；以及鎖相迴路（PLL）電路，被配置成在第三階段中將第一注入訊號的相位鎖定至自然頻率，以將用於產生第二注入訊號的第二控制訊號發射至注入電路。

根據又一實例性實施例，一種電子系統包括：振盪器，被配置成藉由經由第一階段、第二階段、第三階段及第四階段注入第一注入訊號及第二注入訊號來產生具有自然頻率的振盪訊號；積體電路（IC）晶片，被配置成將振盪訊號轉換成至少一個時脈訊號；以及至少一個外部裝置，被配置成接收所述至少一個時脈訊號中的一者。振盪器包括：晶體振盪電路，被配置成產生振盪訊號；注入電路，被配置成在第一階段及第四階段中的每一者中將第一注入訊號及第二注入訊號注入至晶體振盪電路中；抖動電路，被配置成在第一階段及第二階段中將用於產生第一注入訊號的第一控制訊號發射至注入電路；以及鎖相迴路（PLL）電路，被配置成在第三階段中將第一注入訊號的相位鎖定至自然頻率，以將用於產生第二注入訊號的第二控制訊號發射至注入電路。

根據一些實例性實施例，可提供一種能夠使用基於PLL的注入取樣來縮短振盪時間的振盪器。

在下文中，將清楚及詳細地闡述本發明概念的各種實例性實施例，使得熟習此項技術者可容易地施行本發明概念的實例性實施例。

圖1是示出根據本發明概念實例性實施例的振盪器的方塊圖。

參照圖1，振盪器100包括晶體振盪電路120、注入電路140、抖動電路160及鎖相迴路（phased-lock loop，PLL）電路180。

晶體振盪電路120產生具有自然頻率f _XO的振盪訊號XO。晶體振盪電路120可被配置成藉由允許包括於其中的晶體XTAL進行共振來產生與晶體XTAL的自然頻率f _XO對應的振盪訊號XO。晶體XTAL可具有自然頻率f _XO，且可包括石英晶體、壓電晶體、壓電晶體振動器或其他各種類型的共振元件。

當分別自注入電路140注入第一注入訊號Inj 1及第二注入訊號Inj 2時，晶體振盪電路120產生與每次注入對應的振盪訊號XO。在一些實例性實施例中，當注入第一注入訊號Inj 1時，晶體振盪電路120產生具有作為初步目標電壓的第一擺動電壓V1的振盪訊號XO，且當注入第二注入訊號Inj 2時，晶體振盪電路120產生具有作為較第一擺動電壓V1大的最終目標電壓的第二擺動電壓V2的振盪訊號XO。

注入電路140連接至晶體振盪電路120，並且被配置成產生第一注入訊號Inj 1及第二注入訊號Inj 2且將第一注入訊號Inj 1及第二注入訊號Inj 2注入至晶體振盪電路120中。注入電路140經由兩條路徑連接至包括於晶體振盪電路120中的晶體XTAL的兩端，以注入第一注入訊號Inj 1及第二注入訊號Inj 2。

注入電路140基於自抖動電路160接收的第一控制訊號Con 1產生第一注入訊號Inj 1。第一注入訊號Inj 1是基於第一控制訊號Con 1藉由抖動而產生。

在一些實例性實施例中，抖動意指藉由具有特定頻率寬度f _DT的抖動訊號基於搖動控制訊號對原始訊號進行調變。舉例而言，注入電路140可基於第一控制訊號Con 1（其中藉由抖動訊號來搖動原始電壓）對注入電路140的固有訊號（free-running signal）進行調變，藉此產生第一注入訊號Inj 1。在一些實例性實施例中，第一控制訊號Con 1是用於對固有訊號FR進行抖動的控制訊號。另外，藉由抖動將第一注入訊號Inj 1注入至晶體振盪電路120中可被理解為將第一注入訊號Inj 1的能量注入至晶體振盪電路120中。當藉由抖動注入第一注入訊號Inj 1的能量時，可減少振盪訊號XO達到具有特定目標電壓的穩態訊號所花費的時間。

注入電路140基於自PLL電路180接收的第二控制訊號Con 2產生第二注入訊號Inj 2。第二控制訊號Con 2是用於藉由將第一注入訊號Inj 1的相位鎖定至晶體XTAL的自然頻率f _XO來產生第二注入訊號Inj 2的訊號。即，當注入電路140接收到第二控制訊號Con 2時，注入電路140產生相位被鎖定至自然頻率f _XO的第二注入訊號Inj 2。

根據實例性實施例，注入電路140可將第一注入訊號Inj 1及第二注入訊號Inj 2依序注入至晶體振盪電路120中。注入電路140可在特定階段中注入第一注入訊號Inj 1，且在特定階段之後（即，在注入第一注入訊號Inj 1之後）的階段中注入第二注入訊號Inj 2。

抖動電路160產生用於產生第一注入訊號Inj 1的第一控制訊號Con 1，且將第一控制訊號Con 1發射至注入電路140。抖動電路160自注入電路140接收固有訊號FR，基於所接收的固有訊號FR產生第一控制訊號Con 1，且將第一控制訊號Con 1發射至注入電路140。

PLL電路180將第一注入訊號Inj 1的相位鎖定至自然頻率f _XO，以產生用於產生第二注入訊號Inj 2的第二控制訊號Con 2，且將第二控制訊號Con 2發射至注入電路140。PLL電路180藉由對振盪訊號XO及第一注入訊號Inj 1實行取樣及保持操作來獲得取樣電壓VSH，且基於將第一注入訊號Inj 1的相位鎖定至自然頻率f _XO的取樣PLL操作而使用取樣電壓VSH來產生第二控制訊號Con 2。

根據實例性實施例，根據上述發明概念的振盪器100可在第一階段至第四階段中注入第一注入訊號Inj 1及第二注入訊號Inj 2，以產生具有自然頻率f _XO的振盪訊號XO。

圖2A至圖2D是示出對圖1所示振盪器進行驅動的方法的圖。

圖2A至圖2D分別與第一階段至第四階段對應。

參照圖2A，在第一階段中，藉由基於抖動電路160及注入電路140的抖動而將第一注入訊號Inj 1注入至晶體振盪電路120中。第一階段亦可被稱為第一注入階段。注入電路140的具有固有頻率f _FR的固有訊號FR相對於具有穩態頻率f _SS的穩態訊號具有根據PVT的偏差。舉例而言，固有頻率f _FR可分別在室溫、高溫及低溫下具有不同的頻率偏差。因此，較佳地，利用具有與根據固有頻率f _FR的PVT的頻率誤差對應的特定頻率寬度f _DT的抖動訊號來實行針對固有頻率f _FR的抖動。

繼續參照圖2B，在第二階段中，振盪訊號XO藉由第一階段的抖動具有作為初步目標電壓的第一擺動電壓V1。第二階段可被稱為PLL待命階段。舉例而言，如圖所示，振盪訊號XO可為具有第一擺動電壓V1的正弦波。由於第一注入訊號Inj 1的第一注入頻率f _INJ1及振盪訊號XO的自然頻率f _XO具有相對大的頻率誤差，因此藉由抖動的注入效率相對低，使得振盪訊號XO可能不會立即達到大的擺動電壓（例如，第二擺動電壓V2），但可容許振盪訊號XO達到作為初步目標電壓的第一擺動電壓V1。

參照圖2C，在第三階段中，實行藉由PLL電路180及注入電路140實行取樣PLL操作。第三階段可被稱為PLL階段。藉由經由第三階段將第一注入訊號Inj 1的相位鎖定至自然頻率f _XO來產生第二注入訊號Inj 2。如圖所示，第二注入訊號Inj 2的相位等於自然頻率f _XO。

參照圖2D，在第四階段中，藉由注入電路140而將第二注入訊號Inj 2重新注入至晶體振盪電路120中。第四階段亦可被稱為第二注入階段。振盪訊號XO經由第四階段具有作為最終目標電壓的第二擺動電壓V2且達到穩定狀態。舉例而言，如圖所示，振盪訊號XO可為具有第二擺動電壓V2的正弦波。

如上所述，對根據本發明概念實例性實施例的振盪器100進行檢驗。根據根據本發明概念實例性實施例的振盪器100，注入訊號的注入可在兩個階段中進行。藉由兩階段注入操作，可減少晶體振盪電路120的振盪時間，且亦可減少振盪所需的能量。具體而言，根據本發明概念實例性實施例的振盪器100可藉由初步注入操作中的抖動來補償注入電路140的固有訊號FR的頻率偏差，且可藉由二次注入操作中的取樣PLL來產生具有與振盪訊號XO精確對應的頻率的注入訊號，使得可改善振盪時間對PVT的不敏感性。

在下文中，將闡述包括於上述振盪器100中的每一組件的詳細操作。

圖3是示出包括於圖1所示振盪器中的晶體振盪電路的圖。

參照圖3，晶體振盪電路120包括晶體XTAL及第一跨導胞元121。

如上所述，晶體XTAL具有自然頻率f _XO且由第一跨導胞元121振盪。

第一跨導胞元121連接至作為晶體XTAL的兩端的第一節點n1及第二節點n2，以實行其中晶體XTAL以自然頻率f _XO進行共振的振盪操作。

根據實例性實施例，第一跨導胞元121可包括：電流源IB，連接至第一節點n1；第一電晶體TR1，具有連接至第一節點n1的汲極、連接至第二節點n2的閘極及寬度W；以及第一電阻器R1，連接於第一電晶體TR1的汲極與閘極之間以形成反饋迴路。第一跨導胞元121藉由經由反饋迴路實行振盪操作來產生具有自然頻率f _XO的振盪訊號XO。圖3中示出的第一跨導胞元121僅為實例，且可被不同地配置成實行能夠藉由振盪操作產生與自然頻率f _XO對應的振盪訊號XO的振盪操作。

圖4是示出包括於圖1所示振盪器中的注入電路的圖。

參照圖4，注入電路140包括第一緩衝器Buf 1、壓控振盪器141、緩衝單元142及開關單元143。

第一緩衝器Buf 1自注入電路140及PLL電路180接收第一控制訊號Con 1及第二控制訊號Con 2且實行緩衝。

當自第一緩衝器Buf 1接收到第一控制訊號Con 1及第二控制訊號Con 2時，壓控振盪器141根據每一控制訊號實行振盪操作，以產生第一注入訊號Inj 1及第二注入訊號Inj 2。舉例而言，壓控振盪器141可以各種形式（例如環形壓控振盪器及電感器-電容器（inductor-capacitor，LC）振盪器）實施。

緩衝單元142包括第二緩衝器Buf 2及第三緩衝器Buf 3，且對自壓控振盪器141產生的第一注入訊號Inj 1及第二注入訊號Inj 2進行緩衝，以將第一注入訊號Inj 1及第二注入訊號Inj 2發射至開關單元143。

開關單元143連接至緩衝單元142及晶體振盪電路120，以根據開關操作將第一注入訊號Inj 1及第二注入訊號Inj 2注入至晶體振盪電路120。開關單元143包括連接至晶體XTAL的兩端的第一開關SW1及第二開關SW2。在第一階段中，將第一開關SW1及第二開關SW2接通以將第一注入訊號Inj 1注入晶體振盪電路120中，或者在第四階段中將第一開關SW1及第二開關SW2接通以將第二注入訊號Inj 2注入至晶體振盪電路120中。

圖5是示出根據實例性實施例的壓控振盪器的圖。

參照圖5，根據實例性實施例的壓控振盪器141可為環形振盪器，環形振盪器包括具有對於PVT相對小的頻率偏差的基於電阻器-電容器（resistor-capacitor，RC）時間常數的延遲胞元（delay cell，DC）。壓控振盪器141可包括多個延遲胞元DC 1、DC 2、...、DC n。在所述多個延遲胞元DC 1、DC 2、...、DC n之中，在注入電路140的輸入端子處提供的第n延遲胞元接收第一控制訊號Con 1及第二控制訊號Con 2，且在注入電路140的輸出端子處提供的第一延遲胞元輸出基於振盪操作產生的第一注入訊號Inj 1及第二注入訊號Inj 2。第一控制訊號Con 1與第二控制訊號Con 2藉由一條線bp被共同施加至所述多個延遲胞元DC 1、DC 2、...、DC n。

包括於根據實例性實施例的所述多個延遲胞元DC 1、DC 2、...、DC n中的每一延遲胞元144可包括：第一反相器Inv 1；第二反相器Inv 2；第二電阻器R2，連接至第一反相器Inv 1及第三節點n3；第三電阻器R3，連接至第二反相器Inv 2及第四節點n4；第二電晶體TR2，具有連接至第三節點n3的閘極；以及第三電晶體TR3，具有連接至第四節點n4的閘極。第一反相器Inv 1、第二電阻器R2及第二電晶體TR2、以及第二反相器Inv 2、第三電阻器R3及第三電晶體TR3可以差分結構形成。第二電晶體TR2及第三電晶體TR3的源極及閘極可藉由一條線bp被偏置，且第二電晶體TR2及第三電晶體TR3可作為根據電壓變化的變容電容器進行操作。即使當實施為基於小RC時間常數的延遲胞元時，亦可能引起根據PVT的頻率漂移。為了減輕這一點，可基於與絕對溫度成比例的溫度比例電壓VPT對一條線bp的偏置電壓進行調整，使得可補償根據PVT的頻率漂移。

圖6A及圖6B是示出根據本發明概念實例性實施例的抖動電路的圖。

參照圖6A，首先，根據本發明概念實例性實施例的抖動電路160a包括增益調整單元161、分頻器162、交流（alternating current，AC）耦合電路163、第三開關SW3、直流（direct current，DC）耦合電路164及第四開關SW4。

增益調整單元161可連接至注入電路140（具體而言，壓控振盪器141）及PLL電路180，且基於第一注入訊號Inj 1對PLL電路180的迴路增益進行控制。另外，增益調整單元161可被配置成自注入電路140接收固有訊號FR且將固有訊號FR發射至分頻器162。藉由PLL電路180的取樣PLL操作輸出的輸出的增益值可能具有相當大的值。在一些實例性實施例中，端視PVT而定，PLL電路180的穩定性可能被劣化且鎖定時間可能不恆定。因此，增益調整單元161可向PLL電路180輸出增益控制訊號GMC，以減小PLL電路180的輸出的增益值，藉此增大PLL電路180的穩定性且將鎖定時間調整為恆定的或實質上恆定的。

分頻器162可將壓控振盪器141的固有訊號FR除以值N（其中N是自然數）以產生具有特定頻率範圍的抖動訊號。在一些實例性實施例中，可根據振盪器100所需的抖動範圍（即，特定頻率範圍）來確定值N。

可藉由AC耦合電路163對由分頻器162產生的抖動訊號進行AC耦合。根據實例性實施例，AC耦合電路163可包括驅動器Dr及第一電容器C1，以用於對抖動訊號進行過濾以移除DC分量且實行AC耦合。

第三開關SW3連接至AC耦合電路163，以根據開關操作傳遞抖動訊號。可在作為第一注入階段的第一階段中將第三開關SW3接通，以將抖動訊號傳遞至第五節點n5。在第二階段中將第三開關SW3關斷，以停止施加抖動訊號。

DC耦合電路藉由第五節點n5連接至第三開關SW3，以對與壓控振盪器141的絕對溫度成比例的溫度比例電壓VPT進行DC耦合且將抖動訊號偏置至溫度比例電壓VPT。被偏置至溫度比例電壓VPT的抖動訊號可與上述第一控制訊號Con 1對應。如上所述，溫度比例電壓VPT可用於解決壓控振盪器141的固有頻率f _FR可能具有根據PVT的偏差的問題，且可基於DC耦合至抖動訊號的溫度比例電壓VPT對壓控振盪器141的偏置電壓進行調整。

第四開關SW4藉由第五節點n5連接至AC耦合電路163及DC耦合電路164且根據開關操作傳遞被偏置至溫度比例電壓VPT的抖動訊號（即第一控制訊號Con 1）。可在第一階段中將第四開關SW4接通，以將第一控制訊號Con 1發射至注入電路140。作為另外一種選擇，可在作為PLL準備階段的第二階段中將第四開關SW4接通，且可將第一控制訊號Con 1的電壓設定成與溫度比例電壓VPT相同，以準備未來在第三階段中實行的取樣PLL。

接下來，參照圖6B，可藉由移除圖6A所示增益調整單元161來實施根據本發明概念另一實例性實施例的抖動電路160b。在一些實例性實施例中，可將固有訊號FR直接施加至分頻器162且分頻器162對固有訊號FR進行分頻以產生抖動訊號。

根據本發明概念的實例性實施例，上述圖6A及圖6B所示抖動電路160a及160b可使用AC耦合抖動訊號及DC耦合溫度比例電壓VPT來產生第一控制訊號Con 1，藉此減小第一階段中所需的抖動範圍。由於藉由與溫度比例電壓VPT而減小根據PVT的頻率偏差，因此可盡可能地減小藉由抖動注入的能量，且因此亦可減小第一階段的時間（即抖動時間）。

另外，由於圖6A所示抖動電路160a包括增益調整單元161（當PLL電路180的增益相對大時，增益調整單元161可對PLL電路180的增益進行調整），因此可增加電路的穩定性且亦可不斷地對鎖定所需的時間進行調整。在圖6B所示抖動電路160b中，當由於PLL電路180的增益相對小而不期望或不需要增益調整時，可移除增益調整單元161，使得可降低實施積體電路（integrated-circuit，IC）時的複雜度。

圖7A及圖7B是示出根據本發明概念實例性實施例的PLL電路的圖。

圖7A及圖7B所示PLL電路180a及180b中的每一者可被配置成對振盪訊號XO進行取樣以獲得取樣電壓VSH，且將取樣電壓VSH與參考電壓VCM進行比較以對第二控制訊號Con 2進行調整，直至取樣電壓VSH達到參考電壓VCM。

首先，參照圖7A，根據本發明概念實例性實施例的PLL電路180a包括第四緩衝器Buf 4、第五開關SW5、取樣電路181、參考電壓提供電路182、第二跨導胞元183、第六開關SW6、第七開關SW7及負載電路184。

第四緩衝器Buf 4對第一注入訊號Inj 1進行緩衝且將第一注入訊號Inj 1發射至第五開關SW5。

第五開關SW5藉由第四緩衝器Buf 4連接至注入電路140且根據開關操作傳遞第一注入訊號Inj 1。在第三階段中將第五開關SW5接通，以將第一注入訊號Inj 1發射至取樣電路181。

取樣電路181連接至第五開關SW5及晶體振盪電路120，且基於第一注入訊號Inj 1對振盪訊號XO進行取樣，以獲得取樣電壓VSH。取樣電路181基於第一注入訊號Inj 1對振盪訊號XO進行取樣及保持，以獲得與相位資訊對應的取樣電壓VSH。舉例而言，當第一注入訊號Inj 1是方波時，取樣電路181可在與上升沿或下降沿對應的時間處對作為正弦波的振盪訊號XO進行取樣且保持取樣電壓VSH。

參考電壓提供電路182被配置成向第二跨導胞元183提供參考電壓VCM。

根據實例性實施例，參考電壓提供電路182具有：電流源I _B/W，連接至第六節點n6；第四電晶體TR4，具有連接至第六節點n6的汲極及連接至第七節點n7的閘極；以及第五電阻器R5，連接於第四電晶體TR4的汲極與閘極之間以形成反饋迴路。參考電壓提供電路182被實施為第一跨導胞元121的複製胞元，以自振盪訊號XO提取參考電壓VCM。根據實例性實施例，電流源I _B/W可具有與包括於上述第一跨導胞元121中的電流源的1/W倍對應的大小，且第四電晶體TR4的寬度可為包括於第一跨導胞元121中的第一電晶體TR1的寬度的1/W倍。

第二跨導胞元183對取樣電壓VSH與參考電壓VCM進行比較，以根據比較結果產生第二控制訊號Con 2。可產生第二控制訊號Con 2，直至取樣電壓VSH變得等於或實質上等於參考電壓VCM。當取樣電壓VSH達到參考電壓VCM時，可將第一注入訊號Inj 1的相位鎖定至自然頻率f _XO。

第六開關SW6根據開關操作傳遞自第二跨導胞元183產生的第二控制訊號Con 2。具體而言，第六開關SW6自上述增益調整單元161接收增益控制訊號GMC且根據增益控制訊號GMC實行接通/關斷操作。如上所述，可根據第六開關SW6的接通/關斷來控制第二跨導胞元183的輸出（即，第二控制訊號Con 2的增益）。

第七開關SW7連接至第六開關SW6且根據開關操作傳遞第二控制訊號Con 2。在第三階段中將第七開關SW7接通，以將第二控制訊號Con 2發射至負載電路184。

負載電路184可被配置成與PLL電路180a的負載（即，負載）對應且連接至第七開關SW7以提供PLL電路180a的極點及零點。

接下來，參照圖7B，可藉由移除圖7A所示第六開關SW6來實施根據本發明概念另一實例性實施例的PLL電路180b。在此種情形中，可將第二控制訊號Con 2直接施加至第七開關SW7。

上述圖7A及圖7B中所示的第二跨導胞元183僅為實例且可被不同地配置以提取參考電壓VCM。

由於根據實例性實施例的圖7A及圖7B所示上述PLL電路180a及180b可藉由取樣及保持操作來提取相位資訊，因此即使當不存在用於參考時脈的緩衝器時，它們亦可直接對作為正弦波的振盪訊號XO進行取樣，且可實行鎖定操作。另外，當藉由取樣及保持操作實行鎖定操作時，相較於使用方波的傳統PLL，可以相對低的功耗達成大的增益，使得可加寬PLL的迴路頻寬且減少鎖定時間。

另外，在圖7A所示PLL電路180a中，可根據增益控制訊號GMC對第二跨導胞元183的增益進行調整，藉此增加PLL電路180的穩定性且亦可將鎖定所需的時間調整為恆定的。在圖7B所示PLL電路180b中，當由於PLL電路180的增益相對小而不需要增益調整時，可藉由移除第六開關SW6來降低實施IC的複雜度。

圖8是示出包括於圖7A及圖7B所示PLL電路中的取樣電路的圖。

參照圖8，取樣電路181包括：取樣及保持電路185，包括根據第一注入訊號Inj 1實行開關操作的第八開關SW8及第二電容器C2；以及虛設電路186，連接至取樣及保持電路185以具有差分結構。在根據第一注入訊號Inj 1的時脈將第八開關SW8接通/關斷時，對第二電容器C2進行充電，且取樣及保持電路185藉由第二電容器C2獲得取樣電壓VSH。虛設電路186可包括連接至取樣及保持電路185的第九開關SW9及第三電容器C3，以具有差分結構，且當第八開關SW8被關斷時，在晶體振盪電路120方面提供與取樣及保持電路185相同或實質上相同的結構，使得可抑制或防止振盪訊號XO的頻率波動。圖8所示取樣電路181僅為實例，且可具有能夠藉由取樣及保持操作獲取取樣電壓VSH的各種結構。

在下文中，將闡述包括根據上述發明概念的各種實例性實施例的振盪器100的電子裝置1000及電子系統2000。以下將省略對相同組件的重複說明。

圖9是示出根據本發明概念實例性實施例的電子裝置的圖。

參照圖9，電子裝置1000包括振盪器100及自由狀態機（free-state-machine，FSM）200。

如上所述，振盪器100經由第一階段至第四階段注入第一注入訊號Inj 1及第二注入訊號Inj 2，以產生具有自然頻率f _XO的振盪訊號XO。

FSM 200連接至振盪器100且被配置成在第一階段至第四階段中對振盪器100進行控制。FSM 200可被稱為有限狀態機。FSM 200可使用第一序列至第四序列來控制振盪器100。第一序列至第四序列中的每一者可被定義為用於在第一階段至第四階段中對振盪器100進行控制的序列。FSM 200可基於自振盪器100產生的抖動訊號產生第一序列至第四序列。舉例而言，當產生抖動訊號時，FSM 200可依序產生具有與第一階段至第四階段的時間範圍對應的長度的第一序列至第四序列。

圖10是示出圖9所示電子裝置的操作的圖。

參照圖10，當包括於振盪器100中的晶體XTAL被賦能訊號EN _XO進行賦能時，第一階段P1開始。

在第一階段P1中，FSM 200產生第一序列SQ1。在第一序列SQ1中，振盪器100被控制成使得注入電路140在第一階段P1中將第一注入訊號Inj 1注入至晶體振盪電路120中，或者抖動電路160在第一階段P1中將第一控制訊號Con 1發射至注入電路140。當包括於第一序列SQ1中的注入序列SQ _INJ在第一階段P1中被啟用時，FSM 200將開關單元143接通以將第一注入訊號Inj 1注入至晶體振盪電路120。另外，FSM 200將第三開關SW3及第四開關SW4接通以傳遞抖動訊號，且實行AC耦合及DC耦合。由於代表注入訊號的注入函數F(f _INJ)與第一控制訊號Con 1對應，因此可確認具有抖動訊號的頻率寬度f _DT的正弦波被輸出。由於振盪訊號XTAL f _XO包含於注入階段中，因此可確認能量被注入。

在第二階段P2中，FSM 200產生第二序列SQ2。在第二序列SQ2中，振盪器100被控制成使得抖動電路160在第二階段P2中將用於藉由抖動產生第一注入訊號Inj 1的第一控制訊號Con 1發射至注入電路140。FSM 200將第四開關SW4接通以傳遞抖動訊號。在第二階段P2中，如上所述，由於第一控制訊號Con 1變得等於或實質上等於溫度比例電壓VPT，因此可確認注入函數F(f _INJ)具有恆定或實質上恆定的值。另外，振盪訊號XTAL f _XO在初步注入完成之後具有第一擺動電壓V1。

在第三階段P3中，FSM 200產生第三序列SQ3。在第三序列SQ3中，振盪器100被控制成使得PLL電路180在第三階段P3中將第一注入訊號Inj 1的相位鎖定至自然頻率f _XO且將用於產生第二注入訊號Inj 2的第二控制訊號Con 2發射至注入電路140。FSM 200將第五開關SW5接通以傳遞第一注入訊號Inj 1，且將第七開關SW7接通以傳遞第二控制訊號Con 2。可確認注入函數F(f _INJ)在第三階段P3中被鎖定於自然頻率f _XO處，且由於它是基於取樣PLL操作，因此可減少所需的鎖定時間。

在第四階段P4中，FSM 200產生第四序列SQ4。在第四序列SQ4中，振盪器100被控制成使得注入電路140在第四階段P4中將第二注入訊號Inj 2注入至晶體振盪電路120中。當包括於第四序列SQ4中的注入序列SQ _INJ在第四階段P4中被啟用時，FSM 200將開關單元143接通以將第二注入訊號Inj 2注入至晶體振盪電路120。由於振盪訊號XTAL f _XO處於注入階段中，因此可確認能量被注入。

當第四階段P4結束且第二注入訊號Inj 2的注入完成時，振盪訊號XTAL f _XO具有較第一擺動電壓V1大的第二擺動電壓V2。

如上所述，在於第一階段P1至第四階段P4中藉由FSM 200將包括於振盪器100中的所述多個開關接通/關斷時，根據本發明概念各個實例性實施例的電子裝置1000可在不同的階段中依序注入第一注入頻率f _INJ1及第二注入頻率f _INJ2，藉此產生具有目標擺動電壓的振盪訊號XTAL f _XO。具體而言，可在第一階段P1中藉由抖動來產生第一注入訊號Inj 1，且在第三階段P3中，可產生並注入藉由取樣PLL被鎖定至正確頻率的第二注入訊號Inj 2，使得可縮短振盪時間。

圖11是示出根據本發明概念實例性實施例的電子系統的圖。

參照圖11，電子系統2000包括振盪器100、IC晶片300及至少一個外部裝置400。

振盪器100藉由在第一階段P1至第四階段P4中注入第一注入訊號Inj 1及第二注入訊號Inj 2來產生具有自然頻率f _XO的振盪訊號XO。

IC晶片300連接至振盪器100以接收振盪訊號XO且將所接收的振盪訊號XO轉換成至少一個時脈訊號。舉例而言，IC晶片300可被配置成將作為正弦波訊號的振盪訊號XO轉換成方波訊號，且基於經轉換的方波訊號產生將用於所述至少一個外部裝置400中的每一者的至少一個時脈訊號。

所述至少一個外部裝置400可自IC晶片300接收欲用於每一者的時脈訊號且基於時脈訊號進行操作。根據實例性實施例，如圖11中所示，所述至少一個外部裝置400可包括系統晶片（system on chip，SoC）410、FR 1射頻IC（radio frequency IC，RFIC）420、FR 2 RFIC 430及超寬頻（ultra-wide band，UWB）440，但實例性實施例並不限於此。

以上揭露的元件中的一或多者可包括或實施於例如以下一或多個處理電路系統中：硬體，包括邏輯電路；硬體/軟體組合，例如執行軟體的處理器；或者其組合。舉例而言，處理電路系統更具體而言可包括但不限於中央處理單元（central processing unit，CPU）、算術邏輯單元（arithmetic logic unit，ALU）、數位訊號處理器、微型電腦、現場可程式化閘陣列（field programmable gate array，FGPA）、系統晶片（SoC）、可程式化邏輯單元、微處理器、應用專用積體電路（application-specific integrated circuit，ASIC）等。

儘管已參照本發明概念的實例性實施例闡述了一些發明概念，但對於此項技術中具有通常知識者而言將顯而易見的是，可在不背離本發明概念的範圍的條件下對其進行各種改變及修改。

100:振盪器 120:晶體振盪電路 121:第一跨導胞元 140:注入電路 141:壓控振盪器 142:緩衝單元 143:開關單元 144:延遲胞元 160、160a、160b:抖動電路 161:增益調整單元 162:分頻器 163:交流（AC）耦合電路 164:DC耦合電路 180、180a、180b:鎖相迴路（PLL）電路 181:取樣電路 182:參考電壓提供電路 183:第二跨導胞元 184:負載電路 185:取樣及保持電路 186:虛設電路 200:自由狀態機（FSM） 300:IC晶片 400:外部裝置 410:系統晶片（SoC） 420:FR 1射頻IC（RFIC） 430:FR 2 RFIC 440:超寬頻（UWB） 1000:電子裝置 2000:電子系統 Buf 1:第一緩衝器 Buf 2:第二緩衝器 Buf 3:第三緩衝器 Buf 4:第四緩衝器 bp:線 Clk 1～Clk 4:時脈訊號 C1:第一電容器 C2:第二電容器 C3:第三電容器 Con 1:第一控制訊號 Con 2:第二控制訊號 DC 1、DC 2～DC n:延遲胞元 Dr:驅動器 DT:抖動訊號 EN _XO:賦能訊號 △f _DT:特定頻率寬度 FR:固有訊號 F(f _INJ):注入函數 f _FR:固有頻率/固有頻率 f _INJ1:第一注入頻率 f _INJ2:第二注入頻率 f _SS:穩態頻率 f _XO:自然頻率 GMC:增益控制訊號 I _B、I _B/W:電流源 Inj 1:第一注入訊號 Inj 2:第二注入訊號 Inv 1:第一反相器 Inv 2:第二反相器 n1:第一節點 n2:第二節點 n3:第三節點 n4:第四節點 n5:第五節點 n6:第六節點 n7:第七節點 P1:第一階段 P2:第二階段 P3:第三階段 P4:第四階段 R1:第一電阻器 R2:第二電阻器 R3:第三電阻器 R4:第四電阻器 R5:第五電阻器 SQ1:第一序列 SQ2:第二序列 SQ3:第三序列 SQ4:第四序列 SQ _INJ:注入序列 SW1:第一開關 SW2:第二開關 SW3:第三開關 SW4:第四開關 SW5:第五開關 SW6:第六開關 SW7:第七開關 SW8:第八開關 SW9:第九開關 TR1:第一電晶體 TR2:第二電晶體 TR3:第三電晶體 TR4:第四電晶體 ts-PLL:鎖定時間 V1:第一擺動電壓 V2:第二擺動電壓 VCM:參考電壓 VPT:溫度比例電壓/電壓 VSH:取樣電壓 XO、XTAL f _XO:振盪訊號 XTAL:晶體

藉由參照附圖詳細闡述本發明概念的實例性實施例，本發明概念的以上及其他目的及特徵將變得顯而易見。 圖1是示出根據本發明概念實例性實施例的振盪器的方塊圖。 圖2A至圖2D是示出對圖1所示振盪器進行驅動的方法的圖。 圖3是示出包括於圖1所示振盪器中的晶體振盪電路的圖。 圖4是示出包括於圖1所示振盪器中的注入電路的圖。 圖5是示出根據實例性實施例的壓控振盪器的圖。 圖6A及圖6B是示出根據本發明概念實例性實施例的抖動電路的圖。 圖7A及圖7B是示出根據本發明概念實例性實施例的PLL電路的圖。 圖8是示出包括於圖7A及圖7B所示PLL電路中的取樣電路的圖。 圖9是示出根據本發明概念實例性實施例的電子裝置的圖。 圖10是示出圖9所示電子裝置的操作的圖。 圖11是示出根據本發明概念實例性實施例的電子系統的圖。

100:振盪器

120:晶體振盪電路

140:注入電路

160:抖動電路

180:鎖相迴路(PLL)電路

Con 1:第一控制訊號

Con 2:第二控制訊號

FR:固有訊號

Inj 1:第一注入訊號

Inj 2:第二注入訊號

XO:振盪訊號

XTAL:晶體

Claims (20)

1. 一種振盪器，包括： 晶體振盪電路，被配置成產生具有自然頻率的振盪訊號； 注入電路，被配置成將第一注入訊號及第二注入訊號注入至所述晶體振盪電路中； 抖動電路，被配置成將用於產生所述第一注入訊號的第一控制訊號發射至所述注入電路；以及 鎖相迴路（PLL）電路，被配置成將所述第一注入訊號的相位鎖定至所述自然頻率，以將用於產生所述第二注入訊號的第二控制訊號發射至所述注入電路。
2. 如請求項1所述的振盪器，其中 當注入所述第一注入訊號時，所述振盪訊號具有第一擺動電壓，且 當注入所述第二注入訊號時，所述振盪訊號具有較所述第一擺動電壓大的第二擺動電壓。
3. 如請求項1所述的振盪器，其中 所述注入電路被配置成基於所述第一控制訊號注入所述第一注入訊號，且 所述注入電路被配置成在注入所述第一注入訊號之後基於所述第二控制訊號注入所述第二注入訊號。
4. 如請求項1所述的振盪器，其中所述注入電路包括： 壓控振盪器，被配置成基於所述第一控制訊號產生所述第一注入訊號，基於所述第二控制訊號產生所述第二注入訊號；以及 開關單元，連接至所述晶體振盪電路，以根據開關操作將所述第一注入訊號及所述第二注入訊號注入至所述晶體振盪電路中。
5. 如請求項4所述的振盪器，其中所述抖動電路包括： 分頻器，被配置成對所述壓控振盪器的固有頻率進行分頻，以產生具有特定頻率寬度的抖動訊號； 交流（AC）耦合電路，被配置成對所述抖動訊號進行交流耦合； 第一開關，連接至所述交流耦合電路，以根據開關操作傳遞所述抖動訊號； 直流（DC）耦合電路，連接至所述第一開關，以對與所述壓控振盪器的絕對溫度成比例的溫度比例電壓進行直流耦合，且將所述抖動訊號偏置至所述溫度比例電壓；以及 第二開關，連接至所述交流耦合電路及所述直流耦合電路，以根據開關操作傳遞被偏置至所述溫度比例電壓的所述抖動訊號。
6. 如請求項5所述的振盪器，其中所述抖動電路更包括： 增益調整單元，連接至所述壓控振盪器及所述鎖相迴路電路，以基於所述第一注入訊號對所述鎖相迴路電路的迴路增益進行控制。
7. 如請求項4所述的振盪器，其中所述壓控振盪器包括環形壓控振盪器，所述環形壓控振盪器包括多個延遲胞元。
8. 如請求項1所述的振盪器，其中所述鎖相迴路電路被配置成對所述振盪訊號進行取樣以獲得取樣電壓，將所述取樣電壓與參考電壓進行比較，且對所述第二控制訊號進行調整，直至所述取樣電壓達到所述參考電壓。
9. 如請求項8所述的振盪器，其中所述鎖相迴路電路包括： 第一開關，連接至所述注入電路，以根據開關操作傳遞所述第一注入訊號； 取樣電路，連接至所述第一開關及所述晶體振盪電路，所述取樣電路被配置成基於所述第一注入訊號對所述振盪訊號進行取樣以獲得所述取樣電壓； 參考電壓提供電路，被配置成提供所述參考電壓； 跨導胞元，被配置成將所述取樣電壓與所述參考電壓進行比較，以根據比較結果產生所述第二控制訊號；以及 第二開關，被配置成根據開關操作傳遞所述第二控制訊號。
10. 如請求項9所述的振盪器，其中所述取樣電路包括： 取樣及保持電路，包括第三開關及電容器，所述第三開關被配置成根據所述第一注入訊號實行開關操作；以及 虛設電路，連接至所述取樣及保持電路以具有差分結構。
11. 如請求項9所述的振盪器，其中當所述取樣電壓達到所述參考電壓時，所述第一注入訊號的所述相位被鎖定至所述自然頻率。
12. 一種電子裝置，包括： 振盪器，被配置成藉由經由第一階段、第二階段、第三階段及第四階段注入第一注入訊號及第二注入訊號來產生具有自然頻率的振盪訊號；以及 有限狀態機（FSM），被配置成在所述第一階段至所述第四階段中控制所述振盪器， 其中所述振盪器包括 晶體振盪電路，被配置成產生所述振盪訊號， 注入電路，被配置成在所述第一階段及所述第四階段中的每一者中將所述第一注入訊號及所述第二注入訊號注入至所述晶體振盪電路中， 抖動電路，被配置成在所述第一階段及所述第二階段中將用於產生所述第一注入訊號的第一控制訊號發射至所述注入電路，以及 鎖相迴路（PLL）電路，被配置成在所述第三階段中將所述第一注入訊號的相位鎖定至所述自然頻率，以將用於產生所述第二注入訊號的第二控制訊號發射至所述注入電路。
13. 如請求項12所述的電子裝置，其中 在所述第二階段及所述第三階段中，所述振盪訊號具有第一擺動電壓，且 在所述第四階段之後，所述振盪訊號具有較所述第一擺動電壓大的第二擺動電壓。
14. 如請求項12所述的電子裝置，其中所述注入電路包括： 壓控振盪器，被配置成基於所述第一控制訊號產生所述第一注入訊號，且基於所述第二控制訊號產生所述第二注入訊號；以及 開關單元，連接至所述晶體振盪電路，所述開關單元被配置成根據所述有限狀態機在所述第一階段及所述第四階段中將所述第一注入訊號及所述第二注入訊號注入至所述晶體振盪電路中。
15. 如請求項14所述的電子裝置，其中所述抖動電路包括： 分頻器，被配置成對所述壓控振盪器的固有頻率進行分頻以產生抖動訊號； 交流（AC）耦合電路，被配置成對所述抖動訊號進行交流耦合； 第一開關，連接至所述交流耦合電路且被配置成根據所述有限狀態機在所述第一階段中傳遞所述抖動訊號； 直流（DC）耦合電路，連接至所述第一開關，以對與所述壓控振盪器的絕對溫度成比例的溫度比例電壓進行直流耦合，且將所述抖動訊號偏置至所述溫度比例電壓；以及 第二開關，連接至所述交流耦合電路及所述直流耦合電路且被配置成根據所述有限狀態機在所述第一階段及所述第二階段中傳遞被偏置至所述溫度比例電壓的所述抖動訊號。
16. 如請求項15所述的電子裝置，其中在所述第二階段中，所述第一控制訊號的電壓等於所述溫度比例電壓。
17. 如請求項12所述的電子裝置，其中所述鎖相迴路電路包括： 第一開關，連接至所述注入電路且被配置成根據所述有限狀態機在所述第三階段中傳遞所述第一注入訊號； 取樣電路，連接至所述第一開關及所述晶體振盪電路，且被配置成基於所述第一注入訊號對所述振盪訊號進行取樣以獲得取樣電壓； 參考電壓提供電路，被配置成提供參考電壓； 跨導胞元，被配置成將所述取樣電壓與所述參考電壓進行比較，以根據比較結果產生所述第二控制訊號；以及 第二開關，被配置成被控制成根據所述有限狀態機在所述第三階段中傳遞所述第二控制訊號。
18. 如請求項17所述的電子裝置，其中當在所述第三階段中所述取樣電壓達到所述參考電壓時，所述第一注入訊號的所述相位被鎖定至所述自然頻率。
19. 一種電子系統，包括： 振盪器，被配置成藉由經由第一階段、第二階段、第三階段及第四階段注入第一注入訊號及第二注入訊號來產生具有自然頻率的振盪訊號； 積體電路（IC）晶片，被配置成將所述振盪訊號轉換成至少一個時脈訊號；以及 至少一個外部裝置，被配置成接收所述至少一個時脈訊號中的一者， 其中所述振盪器包括 晶體振盪電路，被配置成產生所述振盪訊號， 注入電路，被配置成在所述第一階段及所述第四階段中的每一者中將所述第一注入訊號及所述第二注入訊號注入至所述晶體振盪電路中， 抖動電路，被配置成在所述第一階段及所述第二階段中將用於產生所述第一注入訊號的第一控制訊號發射至所述注入電路，以及 鎖相迴路（PLL）電路，被配置成在所述第三階段中將所述第一注入訊號的相位鎖定至所述自然頻率，以將用於產生所述第二注入訊號的第二控制訊號發射至所述注入電路。
20. 如請求項19所述的電子系統，其中 在所述第二階段及所述第三階段中，所述振盪訊號具有第一擺動電壓，且 在所述第四階段之後，所述振盪訊號具有較所述第一擺動電壓大的第二擺動電壓。