JPH0756716B2 - デジタル位相制御装置 - Google Patents
デジタル位相制御装置Info
- Publication number
- JPH0756716B2 JPH0756716B2 JP60102428A JP10242885A JPH0756716B2 JP H0756716 B2 JPH0756716 B2 JP H0756716B2 JP 60102428 A JP60102428 A JP 60102428A JP 10242885 A JP10242885 A JP 10242885A JP H0756716 B2 JPH0756716 B2 JP H0756716B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- phase comparison
- capstan
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Multiple Motors (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 （１）発明の目的 産業上の利用分野 本発明は２系統のモータの位相を位相ロックするための
デジタル位相制御装置に関し、例えば磁気録画再生装置
（VTR）のつなぎ録り録画動作の同期合わせモード（ス
タンバイモード）の各相サーボ系に用いる。
デジタル位相制御装置に関し、例えば磁気録画再生装置
（VTR）のつなぎ録り録画動作の同期合わせモード（ス
タンバイモード）の各相サーボ系に用いる。
従来の技術 第４図は従来のVTRのつなぎ録り録画モード時のデジタ
ル位相制御の動作タイミングを示す。つなぎ撮り録画モ
ードはすでに録画済の磁気テープ上の映像信号と新たに
録画しようとする映像信号との同期を合わせるためのス
タンバイモード（ショートプレイともいう）と、位相同
期後の録画モードとに分れ、これにより、つなぎ録りさ
れた映像信号の再生時における同期乱れによる再生画像
のノイズを除去するものである。スタンバイモード時、
映像信号から同期分離して得られる外部垂直同期信号
（VSY1）の入力タイミングにVTRの磁気テープにすでに
録画されている再生コントロール信号（CTL）の入力タ
イミングを同期させるために、外部垂直同期信号（VSY
1）に回転ヘッド位置を制御するシリンダサーボ系と、
磁気テープ走行を制御するキャプスタンサーボ系とを同
期運転させる必要がある。シリンダサーボ系は、外部垂
直同期信号（VSY1）の立下りエッジタイミングで同期プ
リセットされたシリンダ位相比較信号（CYL P/C）が回
転ヘッド位置を示すヘッドスイッチング信号（HSW）の
立下りエッジタイミングの基準位相からの偏差値を示
し、外部垂直同期信号（VSY1）とヘッドスイッチング信
号（HSW）との位相ロック時にシリンダ位相比較信号（C
YL P/C）は位相ロック出力（偏差値零出力）Ncyを出力
する。シリンダ位相比較信号（CYL P/C）はデジタル位
相計数値をDA変換した表示で示す。また、ヘッドスイッ
チング信号（HSW）は実効比を50％とする。これによ
り、位相ロック時、ヘッドスイッチング信号（HSW）の
立上りエッジはVTRの仕様で定められているように、外
部垂直同期信号（VSY1）とτ(REC)＝6Hの位相差でロッ
クされる。キャプスタンサーボ系では、先ずシリンダ位
相比較信号（CYL P/C）のプリセットタイミング、つま
り、外部垂直同期信号（VSY1）の入力タイミングに同期
した立上りエッジをもつフレーム同期垂直同期信号（VS
Y2）によってトラッキング信号（TRMM）を作成し、この
トラッキング信号（TRMM）の立上りエッジタイミングで
キャプスタン位相比較信号（CAP P/C）をプリセット値
とする。キャプスタン位相比較信号は、デジタル位相計
数値をDA変換した表示で示す。
ル位相制御の動作タイミングを示す。つなぎ撮り録画モ
ードはすでに録画済の磁気テープ上の映像信号と新たに
録画しようとする映像信号との同期を合わせるためのス
タンバイモード（ショートプレイともいう）と、位相同
期後の録画モードとに分れ、これにより、つなぎ録りさ
れた映像信号の再生時における同期乱れによる再生画像
のノイズを除去するものである。スタンバイモード時、
映像信号から同期分離して得られる外部垂直同期信号
（VSY1）の入力タイミングにVTRの磁気テープにすでに
録画されている再生コントロール信号（CTL）の入力タ
イミングを同期させるために、外部垂直同期信号（VSY
1）に回転ヘッド位置を制御するシリンダサーボ系と、
磁気テープ走行を制御するキャプスタンサーボ系とを同
期運転させる必要がある。シリンダサーボ系は、外部垂
直同期信号（VSY1）の立下りエッジタイミングで同期プ
リセットされたシリンダ位相比較信号（CYL P/C）が回
転ヘッド位置を示すヘッドスイッチング信号（HSW）の
立下りエッジタイミングの基準位相からの偏差値を示
し、外部垂直同期信号（VSY1）とヘッドスイッチング信
号（HSW）との位相ロック時にシリンダ位相比較信号（C
YL P/C）は位相ロック出力（偏差値零出力）Ncyを出力
する。シリンダ位相比較信号（CYL P/C）はデジタル位
相計数値をDA変換した表示で示す。また、ヘッドスイッ
チング信号（HSW）は実効比を50％とする。これによ
り、位相ロック時、ヘッドスイッチング信号（HSW）の
立上りエッジはVTRの仕様で定められているように、外
部垂直同期信号（VSY1）とτ(REC)＝6Hの位相差でロッ
クされる。キャプスタンサーボ系では、先ずシリンダ位
相比較信号（CYL P/C）のプリセットタイミング、つま
り、外部垂直同期信号（VSY1）の入力タイミングに同期
した立上りエッジをもつフレーム同期垂直同期信号（VS
Y2）によってトラッキング信号（TRMM）を作成し、この
トラッキング信号（TRMM）の立上りエッジタイミングで
キャプスタン位相比較信号（CAP P/C）をプリセット値
とする。キャプスタン位相比較信号は、デジタル位相計
数値をDA変換した表示で示す。
一方、磁気テープのコントロールトラックに記録されて
いるコントロール信号は増幅され、再生コントロールパ
ルス信号（CTL）としてシステムに入力される。この再
生コントロールパルス信号（CTL）の立上がりエッジで
デジタルモノマルチ信号（TDMM）をプリセットし、所定
計数時間（TDMM(NOR REC)後、キャプスタン位相比較計
数値をラッチし、これを偏差値として出力する。ここ
に、再生コントロールパルス信号（CTL）のタイミング
が外部垂直同期信号（VSY1）と位相同期するタイミング
でトラッキング信号（TRMM）の立下りエッジがキャプス
タン位相比較信号（CAP P/C）の位相ロック出力（偏差
値零出力）NCAを出力するように、計数時間（TDMM(NOR
REC)）を選択する。こうすれば結果的に外部垂直同期信
号（VSY1）にヘッドスイッチング信号（HSW）と再生コ
ントロール信号（CTL）が位相同期し、スタンバイモー
ド動作することになる。さらに、再生コントロールパル
ス信号（CTL）の信号入力によりキャプスタンFG信号を
分周処理し、PG信号（PG）を出力するPG処理回路をリセ
ットして計数零とし、計数値が１の時、タイミングを分
周出力（PG）として出力する構成とした場合、このPG信
号周期1/fPGがフレーム同期垂直同期信号周期1/f(SYNC)
に対して 1/fPG1/fV(SYNC) の関係成立するようにPG処理回路の分周比を設定すれ
ば、スタンバイモード時、再生コントロールパルス信号
（CTL）とPG信号（PG）とは０〜1/f(CAP PG)の位相差を
もって位相ロックすることになる。f(CAP PG)はキャプ
スタンFG信号の周波数を示す。録画モードでは、シリン
ダサーボ系はスタンバイモードと同じ動作をし、キャプ
スタンサーボ系ではキャプスタン位相比較信号（CAP P
/C）が1/fV(REC)＝1/fPGの周期をキャプスタン系デジタ
ル位相比較用位相弁別器で内部基準発生し、PG信号（P
G）によりプリセットされ、遅延時間TDMM(TSUG REC)を
発生するデジタルモノマルチ信号（TDMM）の立下りタイ
ミングでキャプスタン位相比較信号（CYL P/C）から基
準位相との偏差値をとり出す。
いるコントロール信号は増幅され、再生コントロールパ
ルス信号（CTL）としてシステムに入力される。この再
生コントロールパルス信号（CTL）の立上がりエッジで
デジタルモノマルチ信号（TDMM）をプリセットし、所定
計数時間（TDMM(NOR REC)後、キャプスタン位相比較計
数値をラッチし、これを偏差値として出力する。ここ
に、再生コントロールパルス信号（CTL）のタイミング
が外部垂直同期信号（VSY1）と位相同期するタイミング
でトラッキング信号（TRMM）の立下りエッジがキャプス
タン位相比較信号（CAP P/C）の位相ロック出力（偏差
値零出力）NCAを出力するように、計数時間（TDMM(NOR
REC)）を選択する。こうすれば結果的に外部垂直同期信
号（VSY1）にヘッドスイッチング信号（HSW）と再生コ
ントロール信号（CTL）が位相同期し、スタンバイモー
ド動作することになる。さらに、再生コントロールパル
ス信号（CTL）の信号入力によりキャプスタンFG信号を
分周処理し、PG信号（PG）を出力するPG処理回路をリセ
ットして計数零とし、計数値が１の時、タイミングを分
周出力（PG）として出力する構成とした場合、このPG信
号周期1/fPGがフレーム同期垂直同期信号周期1/f(SYNC)
に対して 1/fPG1/fV(SYNC) の関係成立するようにPG処理回路の分周比を設定すれ
ば、スタンバイモード時、再生コントロールパルス信号
（CTL）とPG信号（PG）とは０〜1/f(CAP PG)の位相差を
もって位相ロックすることになる。f(CAP PG)はキャプ
スタンFG信号の周波数を示す。録画モードでは、シリン
ダサーボ系はスタンバイモードと同じ動作をし、キャプ
スタンサーボ系ではキャプスタン位相比較信号（CAP P
/C）が1/fV(REC)＝1/fPGの周期をキャプスタン系デジタ
ル位相比較用位相弁別器で内部基準発生し、PG信号（P
G）によりプリセットされ、遅延時間TDMM(TSUG REC)を
発生するデジタルモノマルチ信号（TDMM）の立下りタイ
ミングでキャプスタン位相比較信号（CYL P/C）から基
準位相との偏差値をとり出す。
上述のようなスタンバイモードから録画モードへの移行
により、つなぎ録り録画のつなぎ目の誤差を０〜1/f
(CAP PG)、さらには遅延時間TDMM(TSUG REC)を調整する
ことにより±1/2f(CAP PG)に押えこむことができ、つな
ぎ目の画像ノイズを除去できる。
により、つなぎ録り録画のつなぎ目の誤差を０〜1/f
(CAP PG)、さらには遅延時間TDMM(TSUG REC)を調整する
ことにより±1/2f(CAP PG)に押えこむことができ、つな
ぎ目の画像ノイズを除去できる。
第５図に従来例の機能ブロック図を示す。シリンダ位相
比較用位相弁別器28、キャプスタン位相比較用位相弁別
器29、基準信号入力（RCK）から各種基準クロックを発
生させるための基準信号発生回路30、複数の動作モード
入力からモード制御出力を発生させるモード制御回路3
1、コントロールパルス信号（CTL）から分周波形処理し
て立上りエッジタイミングを発生させるCTL処理回路3
2、キャプスタンFG信号（CAP FG）から分周波形処理し
てPG信号を発生させるPG処理回路33、CTL処理回路出力3
4、あるいはPG信号を動作モードにより選択遅延するデ
ジタルモノマルチ35から形成される。シリン位相比較用
位相弁別器28中のラッチ発生回路36には（HSW）が入力
され、プリセットデータ発生回路37にはヘッドスイッチ
ング信号（VSY1）とシリンダ位相比較カウンタ38のディ
ジタル出力からDA変換したアナログ信号のNF 値ゲート
出力が入力される。キャプスタン位相比較用位相弁別器
29中のラッチ発生回路39にはデジタルモノマルチ35の出
力（TDMM）が入力され、プリセットデータ発生回路40に
はフレーム同期垂直同期信号（VSY2）を外部可変トラッ
キングモノマルチ41で遅延させたトラッキング信号（TR
MM）とキャプスタン位相比較カウンタ42のデジタル出力
からDA変換したアナログ信号のNFA値ゲート出力が入力
される（ナショナルテクニカルレポート28巻３号、p561
〜576、1982年）。
比較用位相弁別器28、キャプスタン位相比較用位相弁別
器29、基準信号入力（RCK）から各種基準クロックを発
生させるための基準信号発生回路30、複数の動作モード
入力からモード制御出力を発生させるモード制御回路3
1、コントロールパルス信号（CTL）から分周波形処理し
て立上りエッジタイミングを発生させるCTL処理回路3
2、キャプスタンFG信号（CAP FG）から分周波形処理し
てPG信号を発生させるPG処理回路33、CTL処理回路出力3
4、あるいはPG信号を動作モードにより選択遅延するデ
ジタルモノマルチ35から形成される。シリン位相比較用
位相弁別器28中のラッチ発生回路36には（HSW）が入力
され、プリセットデータ発生回路37にはヘッドスイッチ
ング信号（VSY1）とシリンダ位相比較カウンタ38のディ
ジタル出力からDA変換したアナログ信号のNF 値ゲート
出力が入力される。キャプスタン位相比較用位相弁別器
29中のラッチ発生回路39にはデジタルモノマルチ35の出
力（TDMM）が入力され、プリセットデータ発生回路40に
はフレーム同期垂直同期信号（VSY2）を外部可変トラッ
キングモノマルチ41で遅延させたトラッキング信号（TR
MM）とキャプスタン位相比較カウンタ42のデジタル出力
からDA変換したアナログ信号のNFA値ゲート出力が入力
される（ナショナルテクニカルレポート28巻３号、p561
〜576、1982年）。
この構成では、キャプスタン位相比較用台形波を基準周
期1/fV(SYNC)のほぼ中心に位置させ、かつ被比較信号で
あるコントロールパルス信号（CTL）およびPG信号を、
基準周期1/fV(SYNC)の開始タイミングであるフレーム同
期垂直同期信号（VSY2）の立上りタイミングに位相ロッ
クさせるために、デジタルモノマルチ機能を内蔵させて
いる。
期1/fV(SYNC)のほぼ中心に位置させ、かつ被比較信号で
あるコントロールパルス信号（CTL）およびPG信号を、
基準周期1/fV(SYNC)の開始タイミングであるフレーム同
期垂直同期信号（VSY2）の立上りタイミングに位相ロッ
クさせるために、デジタルモノマルチ機能を内蔵させて
いる。
発明が解決しようとする問題点 しかし、これらの動作および機能ブロックでは、キャプ
スタン位相比較系のラッチ発生回路39に入力される被比
較信号は、CTL処理回路出力34あるいはPG信号を、基準
信号クロックパルスの１周期を単位遅延量として整数倍
の遅延量を発生させるディジタルモノマルチ35の出力信
号（TDMM）により作成している。そのため、遅延量を微
調整することによるきめの細かい制御が可能となる反
面、ハードウエアの複雑化をきたし、コストの上昇、機
能検査の複雑化をもたらすという問題があった。
スタン位相比較系のラッチ発生回路39に入力される被比
較信号は、CTL処理回路出力34あるいはPG信号を、基準
信号クロックパルスの１周期を単位遅延量として整数倍
の遅延量を発生させるディジタルモノマルチ35の出力信
号（TDMM）により作成している。そのため、遅延量を微
調整することによるきめの細かい制御が可能となる反
面、ハードウエアの複雑化をきたし、コストの上昇、機
能検査の複雑化をもたらすという問題があった。
本発明は上記問題点を解決するもので、機能仕様を低下
させることなくハードウエアの簡略化を計り、つなぎ録
り録画動作モードが実現できるデジタル位相制御装置を
提供することを目的とする。
させることなくハードウエアの簡略化を計り、つなぎ録
り録画動作モードが実現できるデジタル位相制御装置を
提供することを目的とする。
（２）発明の構成 問題点を解決するための手段 これらの問題点を解決するため、本発明は、磁気記録再
生装置に用いられるデジタル位相制御装置であって、２
つの互いに同期した入力信号の周期の基準周期に対する
偏差を２進数の出力として得る一対のデジタル位相弁別
器を備え、前記一対のデジタル位相弁別器はシリンダ位
相比較用位相弁別器とキャプスタン位相比較用位相弁別
器であり、前記磁気記録再生装置のつなぎ撮り録画モー
ドでは、前記シリンダ位相比較用位相弁別器の偏差値が
零となる動作時に計数通過する所定値のタイミングで前
記キャプスタン位相比較用位相弁別器をプリセットし、
かつ前記キャプスタン位相比較用位相弁別器の位相ロッ
ク値のタイミングが外部垂直同期信号の立下りタイミン
グに一致するように前記プリセット値を選択するデジタ
ル位相制御装置とした。
生装置に用いられるデジタル位相制御装置であって、２
つの互いに同期した入力信号の周期の基準周期に対する
偏差を２進数の出力として得る一対のデジタル位相弁別
器を備え、前記一対のデジタル位相弁別器はシリンダ位
相比較用位相弁別器とキャプスタン位相比較用位相弁別
器であり、前記磁気記録再生装置のつなぎ撮り録画モー
ドでは、前記シリンダ位相比較用位相弁別器の偏差値が
零となる動作時に計数通過する所定値のタイミングで前
記キャプスタン位相比較用位相弁別器をプリセットし、
かつ前記キャプスタン位相比較用位相弁別器の位相ロッ
ク値のタイミングが外部垂直同期信号の立下りタイミン
グに一致するように前記プリセット値を選択するデジタ
ル位相制御装置とした。
作 用 本発明においては、キャプスタン位相比較用位相弁別器
に発生する波形の位置決めを、シリンダ位相比較用位相
弁別器の偏差値によってタイミングをとっている。従っ
て、従来は動作タイミングをとるために必要であったデ
ジタルモノマルチ機能を不要とする。
に発生する波形の位置決めを、シリンダ位相比較用位相
弁別器の偏差値によってタイミングをとっている。従っ
て、従来は動作タイミングをとるために必要であったデ
ジタルモノマルチ機能を不要とする。
実施例 第１図は本発明の一実施例によるつなぎ録り録画モード
の動作タイミングチャートで、第２図はこれを実現する
機能ブロック図を示す。第３図はシリンダ位相比較信号
（CYL P/C）およびキャプスタン位相比較信号（CAP P
/C）を説明するデジタル位相比較回路の基本原理を示
す。第１図に示す動作タイミングにおける記号は、原則
的には従来の動作タイミングチャート第４図の説明で示
したのと同様の機能を示している。
の動作タイミングチャートで、第２図はこれを実現する
機能ブロック図を示す。第３図はシリンダ位相比較信号
（CYL P/C）およびキャプスタン位相比較信号（CAP P
/C）を説明するデジタル位相比較回路の基本原理を示
す。第１図に示す動作タイミングにおける記号は、原則
的には従来の動作タイミングチャート第４図の説明で示
したのと同様の機能を示している。
第２図中、一方のデジタル位相弁別器であるシリンダ位
相比較用位相弁別器１はシリンダ位相比較カウンタ２、
プリセットデータ発生回路３、ゲート＆ラッチ回路４、
ラッチ発生回路５、プリセット発生回路６、NLYゲート
７、NHYゲート８、NFYゲート９、フレーム同期垂直同期
信号（VSY2）発生回路10から成る。シリンダ位相比較カ
ウンタ２は第３図のａに示すｍビットのバイナリカウン
タで、下位ｎビット出力11がゲート＆ラッチ回路４へ入
力される。外部垂直同期信号（VSY1）が基準信号入力と
してプリセット発生回路６へ入力され、外部垂直同期信
号（VSY1）の立下りエッジタイミングでプリセット制御
信号が出力線12より出力され、NPYのデータをプリセッ
トデータ発生回路３が発生し、これをシリンダ位相比較
カウンタ２にプリセットする。基準信号入力（RCK）を
もとに、基準信号発生回路13から出力線に出力される周
波数fRYの基準クロックパルス14によりシリンダ位相比
較カウンタ２はカウントアップする。次に、NF′Ｙのタ
イミングで、フレーム同期で同期1/fV(SYNC)後の（VSY
1）入力となるプリセット値NPYを選択すれば、シリンダ
位相比較カウンタ２は 1/fV(SYNC)＝（NF′Ｙ−NPY）/fRY の基準周期でくり返し動作する。シリンダ位相比較カウ
ンタ２の下位ｎビットは第３図中ののこぎり波に示す計
数値零から計数値（2n−１）までの動作をする。下位ｎ
ビットのくり返し動作の計数零、中心値｛2(n-1)｝、最
大値（2n−１）に相当する比較カウンタ値をそれぞれNL
Y、NCY、NHYから選択し、この計数値を検出するNLYゲー
ト７、NHYゲート８を設け、その出力をゲート＆ラッチ
回路４に入力することにより、比較カウンタ値NPY〜N
F′Ｙに至る動作を第３図中の波形ｃに示す台形波とし
て出力端子15より出力する構成としている。
相比較用位相弁別器１はシリンダ位相比較カウンタ２、
プリセットデータ発生回路３、ゲート＆ラッチ回路４、
ラッチ発生回路５、プリセット発生回路６、NLYゲート
７、NHYゲート８、NFYゲート９、フレーム同期垂直同期
信号（VSY2）発生回路10から成る。シリンダ位相比較カ
ウンタ２は第３図のａに示すｍビットのバイナリカウン
タで、下位ｎビット出力11がゲート＆ラッチ回路４へ入
力される。外部垂直同期信号（VSY1）が基準信号入力と
してプリセット発生回路６へ入力され、外部垂直同期信
号（VSY1）の立下りエッジタイミングでプリセット制御
信号が出力線12より出力され、NPYのデータをプリセッ
トデータ発生回路３が発生し、これをシリンダ位相比較
カウンタ２にプリセットする。基準信号入力（RCK）を
もとに、基準信号発生回路13から出力線に出力される周
波数fRYの基準クロックパルス14によりシリンダ位相比
較カウンタ２はカウントアップする。次に、NF′Ｙのタ
イミングで、フレーム同期で同期1/fV(SYNC)後の（VSY
1）入力となるプリセット値NPYを選択すれば、シリンダ
位相比較カウンタ２は 1/fV(SYNC)＝（NF′Ｙ−NPY）/fRY の基準周期でくり返し動作する。シリンダ位相比較カウ
ンタ２の下位ｎビットは第３図中ののこぎり波に示す計
数値零から計数値（2n−１）までの動作をする。下位ｎ
ビットのくり返し動作の計数零、中心値｛2(n-1)｝、最
大値（2n−１）に相当する比較カウンタ値をそれぞれNL
Y、NCY、NHYから選択し、この計数値を検出するNLYゲー
ト７、NHYゲート８を設け、その出力をゲート＆ラッチ
回路４に入力することにより、比較カウンタ値NPY〜N
F′Ｙに至る動作を第３図中の波形ｃに示す台形波とし
て出力端子15より出力する構成としている。
但し、第３図中の波形a,b,c、第１図の（CYL P/C）、
（CAP P/C）は、理解しやすいようにデジタル計数値を
DA変換して、アナログ的に表現している。被比較信号で
あるヘッドスイッチング信号（HSW）がラッチ発生回路
５に入力され、この立下りエッジのタイミング出力16
で、シリンダ位相比較カウンタ２の計数値ａに相当する
ゲート＆ラッチ回路４の出力計数値ｃを端子15よりシリ
ンダ位相比較信号として出力する。第３図に示すよう
に、NPY〜NLYまでの進み位相についてはＬ出力を、NHY
〜NF′Ｙまでの遅れ位相についてはＨ出力を、NLY〜NHY
までの期間はラッチされたカウンタ値の相当する計数値
を出力し、この期間を台形波期間とする。さらに、フレ
ーム同期垂直同期信号（VSY2）は、シリンダ位相比較カ
ウンタ２の動作を外部モニタする信号である。カウンタ
出力17をフレーム同期垂直同期信号（VSY2）形成回路で
処理すると、第１図に示す信号となり、シリンダ位相比
較カウンタ２がプリセットNPYされた期間から、基準周
期1/fV(SYNC)の約60％の期間Ｈとなる信号である。フレ
ーム同期垂直同期信号（VSY2）は外部可変トラッキング
信号（TRMM）としてトラッキングモノマルチ回路18を介
して、キャプスタン位相比較用位相弁別器19のプリセッ
ト発生回路20へ入力される。以上がシリンダサーボ系の
動作である。21はモード制御回路で、複数の動作モード
からモード制御出力を発生させる。
（CAP P/C）は、理解しやすいようにデジタル計数値を
DA変換して、アナログ的に表現している。被比較信号で
あるヘッドスイッチング信号（HSW）がラッチ発生回路
５に入力され、この立下りエッジのタイミング出力16
で、シリンダ位相比較カウンタ２の計数値ａに相当する
ゲート＆ラッチ回路４の出力計数値ｃを端子15よりシリ
ンダ位相比較信号として出力する。第３図に示すよう
に、NPY〜NLYまでの進み位相についてはＬ出力を、NHY
〜NF′Ｙまでの遅れ位相についてはＨ出力を、NLY〜NHY
までの期間はラッチされたカウンタ値の相当する計数値
を出力し、この期間を台形波期間とする。さらに、フレ
ーム同期垂直同期信号（VSY2）は、シリンダ位相比較カ
ウンタ２の動作を外部モニタする信号である。カウンタ
出力17をフレーム同期垂直同期信号（VSY2）形成回路で
処理すると、第１図に示す信号となり、シリンダ位相比
較カウンタ２がプリセットNPYされた期間から、基準周
期1/fV(SYNC)の約60％の期間Ｈとなる信号である。フレ
ーム同期垂直同期信号（VSY2）は外部可変トラッキング
信号（TRMM）としてトラッキングモノマルチ回路18を介
して、キャプスタン位相比較用位相弁別器19のプリセッ
ト発生回路20へ入力される。以上がシリンダサーボ系の
動作である。21はモード制御回路で、複数の動作モード
からモード制御出力を発生させる。
次にキャプスタンサーボ系について述べると、つなぎ録
り録画モードのスタンバイモードのキャプスタン位相比
較用位相弁別器19の動作は、前述のシリンダ位相比較用
位相弁別器１の動作と基本的に同じである。キャプスタ
ン位相比較用位相弁別器は第２のデジタル位相弁別器と
して作用する。キャプスタン位相比較カウンタ22の基準
信号としてプリセット発生回路23に入力される信号は、
前記のシリンダ位相比較用弁別器１のNHYゲート８の出
力であり、被比較信号としてラッチ発生回路24に入力さ
れる信号は、コントロールパルス信号（CTL）の立上り
エッジ検出するCTL処理回路25の出力である点が異な
る。上述の動作タイミングを第１図に示す。ここで従来
例と異なり、本発明ではキャプスタン位相比較カウンタ
22のプリセットタイミングを従来のようにトラッキング
信号（TRMM）から形成せず、シリンダ位相比較系のNHY
ゲート８から形成している。この時、キャプスタン位相
比較カウンタ22の位相ロック値NCAのタイミングが外部
垂直同期信号（VSY1）の立下りタイミングのところへく
るようにプリセット値NPAを選択すれば、従来のように
コントロールパルス信号（CTL）をデジタルモノマルチ
機能で遅延させることなく、コントロールパルス信号
（CTL）そのもので偏差値をラッチすることが可能とな
る。従って、デジタルモノマルチ機能を用いる必要がな
い。
り録画モードのスタンバイモードのキャプスタン位相比
較用位相弁別器19の動作は、前述のシリンダ位相比較用
位相弁別器１の動作と基本的に同じである。キャプスタ
ン位相比較用位相弁別器は第２のデジタル位相弁別器と
して作用する。キャプスタン位相比較カウンタ22の基準
信号としてプリセット発生回路23に入力される信号は、
前記のシリンダ位相比較用弁別器１のNHYゲート８の出
力であり、被比較信号としてラッチ発生回路24に入力さ
れる信号は、コントロールパルス信号（CTL）の立上り
エッジ検出するCTL処理回路25の出力である点が異な
る。上述の動作タイミングを第１図に示す。ここで従来
例と異なり、本発明ではキャプスタン位相比較カウンタ
22のプリセットタイミングを従来のようにトラッキング
信号（TRMM）から形成せず、シリンダ位相比較系のNHY
ゲート８から形成している。この時、キャプスタン位相
比較カウンタ22の位相ロック値NCAのタイミングが外部
垂直同期信号（VSY1）の立下りタイミングのところへく
るようにプリセット値NPAを選択すれば、従来のように
コントロールパルス信号（CTL）をデジタルモノマルチ
機能で遅延させることなく、コントロールパルス信号
（CTL）そのもので偏差値をラッチすることが可能とな
る。従って、デジタルモノマルチ機能を用いる必要がな
い。
なお、スタンバイモード時のコントロールパルス信号
（CTL）とPG信号（PG）との関係は従来例と同じである
ため、コントロールパルス信号（CTL）とPG信号（PG）
とは０〜1/f(CAP FG)の位相差をもって位相ロックする
ことになる。録画モード時のキャプスタン位相比較回路
の動作は比較カウンタ22が基準周期1/fV(REC)（≡1/
fPG）を内部発生することになる。ここで、fPGはキャプ
スタンFG信号をPG処理回路26で分周処理し、1/fPG1/f
V(SYNC)を満足するPG信号周波数である。この場合、カ
ウンタ22は、計数NFAまでカウントアップし、この計数
値NFA信号をプリセット発生回路20に入力し、シリンダ
位相比較カウンタの所定計数値信号（NHY）、トラッキ
ング信号（TRMM）の両信号を無視する構成とし、NFAの
タイミングでカウンタ22をNPAにプリセットし、 1/fV(REC)＝（NFA−NPA）/fRA となるNPAを選択すれば、内部基準周期1/fV(REC)が得ら
れる。これにより、スタンバイモードから録画モードへ
の移行により、つなぎ録画のつなぎ目の誤差を０〜1/f
(CAP FG)に押えることができる。27はゲート＆ラッチ回
路を示す。
（CTL）とPG信号（PG）との関係は従来例と同じである
ため、コントロールパルス信号（CTL）とPG信号（PG）
とは０〜1/f(CAP FG)の位相差をもって位相ロックする
ことになる。録画モード時のキャプスタン位相比較回路
の動作は比較カウンタ22が基準周期1/fV(REC)（≡1/
fPG）を内部発生することになる。ここで、fPGはキャプ
スタンFG信号をPG処理回路26で分周処理し、1/fPG1/f
V(SYNC)を満足するPG信号周波数である。この場合、カ
ウンタ22は、計数NFAまでカウントアップし、この計数
値NFA信号をプリセット発生回路20に入力し、シリンダ
位相比較カウンタの所定計数値信号（NHY）、トラッキ
ング信号（TRMM）の両信号を無視する構成とし、NFAの
タイミングでカウンタ22をNPAにプリセットし、 1/fV(REC)＝（NFA−NPA）/fRA となるNPAを選択すれば、内部基準周期1/fV(REC)が得ら
れる。これにより、スタンバイモードから録画モードへ
の移行により、つなぎ録画のつなぎ目の誤差を０〜1/f
(CAP FG)に押えることができる。27はゲート＆ラッチ回
路を示す。
なお、シリンダ位相比較カウンタ２とキャプスタン位相
比較カウンタ22とを同時運転するための起点タイミング
として、本実施例ではシリンダ位相比較用位相弁別器１
の計数値信号NHYを用いたが、同シリンダ位相系が位相
ロック時、計数通過し得る値であればNLY〜NF′Ｙの範
囲で同様の効果を得ることができる。
比較カウンタ22とを同時運転するための起点タイミング
として、本実施例ではシリンダ位相比較用位相弁別器１
の計数値信号NHYを用いたが、同シリンダ位相系が位相
ロック時、計数通過し得る値であればNLY〜NF′Ｙの範
囲で同様の効果を得ることができる。
（３）発明の効果 本発明によれば、つなぎ撮り録画モードにおいて、シリ
ンダ位相比較用位相弁別器の偏差値が零となる動作時に
計数通過する所定値のタイミングでキャプスタン位相比
較用位相弁別器をプリセットし、かつ、キャプスタン位
相比較用位相弁別器の位相ロック値のタイミングが外部
垂直同期信号の立下りタイミングに一致するようにプリ
セット値を選択するようにしているので、デジタルモノ
マルチ機能を用いることなしにきめの細かい制御が可能
となる。また、デジタルモノマルチ機能を必要としない
ので、システムを簡略化することができ、使用ゲート数
の削減、消費電力の削減、LSI化した時のチップサイズ
の小型化、機能検査の簡略化を計ることができる。これ
に加え、コストの低減をも計ることができる。
ンダ位相比較用位相弁別器の偏差値が零となる動作時に
計数通過する所定値のタイミングでキャプスタン位相比
較用位相弁別器をプリセットし、かつ、キャプスタン位
相比較用位相弁別器の位相ロック値のタイミングが外部
垂直同期信号の立下りタイミングに一致するようにプリ
セット値を選択するようにしているので、デジタルモノ
マルチ機能を用いることなしにきめの細かい制御が可能
となる。また、デジタルモノマルチ機能を必要としない
ので、システムを簡略化することができ、使用ゲート数
の削減、消費電力の削減、LSI化した時のチップサイズ
の小型化、機能検査の簡略化を計ることができる。これ
に加え、コストの低減をも計ることができる。
第１図は本発明のつなぎ録り録画モードの動作タイミン
グチャート、第２図は本発明における機能ブロック図、
第３図はデジタル位相比較回路の基本原理を示すグラ
フ、第４図は従来例の動作タイミングチャート、第５図
は同機能ブロック図である。 １……シリンダ位相比較用位相弁別器 19……キャプスタン位相比較用位相弁別器
グチャート、第２図は本発明における機能ブロック図、
第３図はデジタル位相比較回路の基本原理を示すグラ
フ、第４図は従来例の動作タイミングチャート、第５図
は同機能ブロック図である。 １……シリンダ位相比較用位相弁別器 19……キャプスタン位相比較用位相弁別器
Claims (1)
- 【請求項１】磁気記録再生装置に用いられるデジタル位
相制御装置であって、２つの互いに同期した入力信号の
周期の基準周期に対する偏差を２進数の出力として得る
一対のデジタル位相弁別器を備え、前記一対のデジタル
位相弁別器はシリンダ位相比較用位相弁別器とキャプス
タン位相比較用位相弁別器であり、前記磁気記録再生装
置のつなぎ撮り録画モードでは、前記シリンダ位相比較
用位相弁別器の偏差値が零となる動作時に計数通過する
所定値のタイミングで前記キャプスタン位相比較用位相
弁別器をプリセットし、かつ前記キャプスタン位相比較
用位相弁別器の位相ロック値のタイミングが外部垂直同
期信号の立下りタイミングに一致するように前記プリセ
ット値を選択するデジタル位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102428A JPH0756716B2 (ja) | 1985-05-13 | 1985-05-13 | デジタル位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102428A JPH0756716B2 (ja) | 1985-05-13 | 1985-05-13 | デジタル位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61259310A JPS61259310A (ja) | 1986-11-17 |
| JPH0756716B2 true JPH0756716B2 (ja) | 1995-06-14 |
Family
ID=14327187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102428A Expired - Lifetime JPH0756716B2 (ja) | 1985-05-13 | 1985-05-13 | デジタル位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756716B2 (ja) |
-
1985
- 1985-05-13 JP JP60102428A patent/JPH0756716B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61259310A (ja) | 1986-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002624B1 (ko) | 메모리를 이용한 비디오 테이프 레코더의 저속 재생장치 | |
| JPH0666938B2 (ja) | ビデオテ−プレコ−ダの特殊再生装置 | |
| US4459612A (en) | Vertical synchronizing signal detecting circuit | |
| JP2523601B2 (ja) | ビデオフオ−マツト信号処理方式 | |
| JP3847908B2 (ja) | 信号処理装置及びクロック発生装置 | |
| JPH0738267B2 (ja) | ディスク装置スピンドルモータ制御方式 | |
| JPH0756716B2 (ja) | デジタル位相制御装置 | |
| US4525752A (en) | Apparatus for recording and reproducing a digital signal | |
| US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| US4774594A (en) | Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals | |
| US4760468A (en) | Color video signal recording and reproducing apparatus | |
| JPH0752540B2 (ja) | デイジタル位相制御装置 | |
| JPS6214900B2 (ja) | ||
| JPH0437309Y2 (ja) | ||
| JPH0247653Y2 (ja) | ||
| JPS63864A (ja) | クロツク再生回路 | |
| JPH0320113B2 (ja) | ||
| JP2708176B2 (ja) | 映像信号再生装置 | |
| JPS6020188Y2 (ja) | キヤプスタンサ−ボ回路 | |
| JPS6040987Y2 (ja) | キヤプスタンサ−ボ回路 | |
| JPH0610905B2 (ja) | デジタル位相制御装置 | |
| CA1174329A (en) | Synchronizing signal detecting circuit | |
| JPH03259685A (ja) | 時間軸補正装置 | |
| JPH01155567A (ja) | デジタル記録再生装置 | |
| JPH0762927B2 (ja) | コントロール信号発生装置とその信号分離装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |