JPS61259310A - デジタル位相制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の目的 産業上の利用分野 本発明は２系統のモータの位相を位相ロックするための
デジタル位相制御方式に関し１例えば磁気録画再生装置
（ＶＴＲ）のつなぎ録り録画動作の同期合わせモード（
スタンバイモード）の位相サーボ系に用いる。

従来の技術 第４図は従来のＶＴＲのつなぎ録り録画モード時のデジ
タル位相制御の動作タイミングを示す。

つなぎ録り録画モードはすでに録画済の磁気テープ上の
映像信号と新たに録画しようとする映像信号との同期を
合わせるためのスタンバイモード（シ厘−トプレイとも
いう）と、位相同期後の録画モードとに分れ、これによ
り、つなぎ録すされた映像信号の再生時における同期部
れによる再生画像のノイズを除去するものである。スタ
ンバイモード時、映像信号から同期分離して得られる外
部垂直同期信号（ＶＳＹＩ）の入力タイミングにＶＴＲ
の磁気テープにすでに録画されている再生コントロール
信号ＣＴＬ）の入力タイミングを同期させるために、外
部垂直同期信号（ＶＳＹＩ）に回転ヘッド位置を制御す
るシリンダサーボ系と、磁気テープ走行を制御するキャ
プスタンサーボ系とを同期運転させる必要がある。シリ
ンダサーボ系は、外部垂直同期信号（ＶＳＹＩ）の立下
りエツジタイミングで同期プリセットされたシリンダ位
相比較信号（ＣＹＬ　　Ｐ／Ｃ）が回転ヘッド位置を示
すヘッドスイッチング信号（ＨＳＷ）の立下りエツジタ
イミングの基準位相からの偏差値を示し、外部垂直同期
信号（ＶＳＹＩ）とヘッドスイッチング信号（ＨＳＷ）
との位相ロック時にシリンダ位相比較信号（ＣＹＳ　　
Ｐ／Ｃ）は位相ロック出力（偏差値零出力）Ｎｃｙを出
力する。シリンダ位相比較信号（ＣＹＬ　　Ｐ／Ｃ）は
デジタル位相計数値をＤＡ変換した表示で示す。

また、ヘッドスイッチング信号（ＨＳ　Ｗ）は実効比を
５０％とする。これにより、位相ロック時、へ−７ドス
イツチング信号（ＨＳＷ）の立上りエツジはＶＴＲの仕
様で定められているように、外部垂直同期信号（ＶＳＹ
Ｉ）とτ＜ｇｈｏ＝　６　Ｈの位相差でロックされる。

キャプスタンサーボ系では、先ずシリンダ位相比較信号
（ＣＹＬ　　Ｐ／Ｃ）のプリセットタイミング、つまり
、外部垂直同期信号（ＶＳＹｌ）の入力タイミングに同
期した立上りエツジをもつフレーム同期垂直同期信号（
ＶＳＹ２）によってトラッキング信号（ＴＲＭＭ）を作
成し、このトラッキング信号（ＴＲＭＭ）の立上りエツ
ジタイミングでキャプスタン位相比較信号（ＣＡＰ　　
Ｐ／Ｃ）をプリセット値とする。キャプスタン位相比較
信号は、デジタル位相計数値をＤＡ変換した表示で示す
。

一方、磁気テープのコントロールラックに記録されてい
るコントロール信号は増幅され、再生コントロールパル
ス信号（ＣＴＬ）としてシステムに入力される。この再
生コントロールパルス信号（ＣＴ　Ｌ）の立上がりエツ
ジでデジタルモノマルチ信号（Ｔ　Ｄ　ＭＭ）をプリセ
−／　トし、所定計数時間（Ｔ　Ｄ　Ｍ　Ｍｏｔｏｒ　
ＩＬｃ）　）後、ギヤプスタン位相比較計数値をラッチ
し、これを偏差値として出力する。ここに、再生コント
ロールパルス信号（ＣＴＬ）のタイミングが外部垂直同
期信号ｃｖｓｙ１）と位相同期するタイミングでトラッ
キング信号（ＴＲＭＭ）の立下りエツジがキャプスタン
位相比較信号（ＣＡＰ　　Ｐ／Ｃ）の位相ロック出力（
偏差値零出力）Ｎｃを出力するように、計数時間（Ｔ　
Ｄ　Ｍ　Ｍ（ＩＪＯＦ！　旺Ｃ）　）を選択する。こう
すれば結果的に外部垂直同期信号（ＶＳＹＩ）にヘッド
スイッチング信号（ＨＳＷ）と再生コントロール信号（
ＣＴＬ）が位相同期し、スタンバイモード動作すること
になる。さらに、再生コントロールパルス信号（ＣＴＬ
）の信号入力によりキャプスタンＦＧ信号を分周処理し
、ＰＧ＠号（ｐｃ）を出力するＰＧ処理回路をリセット
して計数刃とし、計数値が１の時、タイミングを分周出
力（ＰＧ）として出力する構成とした場合、このＰＧ信
号周期１　／　ｆＰ＃がフレーム同期垂直同期信号周期
１／ｆ（貸ＩＪｃ）に対して ’　／　ｆｒｂ　　２　　１　／　ｆｖ（ｓｖＮりの関
係が成立するようにＰＧ処理回路の分周比を設定すれば
、スタンバイモード時、再生コントロールパルス信号（
ＣＴＬ）とＰＧ倍信号ＰＧ）とは０−１　／　ｆｒｃＡ
Ｆｒｅ＋の位相差をもって位相ロックすることになる。

　ｆ（（Ａｒｒｅ＋はキャプスタンＦＧ信号の周波数を
示す、録画モードでは、シリンダサーボ系はスタンバイ
モードと同じ動作をし、キャプスタンサーボ系ではキャ
プスタン位相比較信号（ＣＡＰ　　Ｐ／Ｃ）が１　／　
ｆｙ（Ｈｃ）＝　１　／　ｆｒｅの周期をキャプスタン
系デジタル位相比較用位相弁別器で内部基準発生し、Ｐ
Ｇ倍信号ＰＧ）によりブリゞットされ一遅延時間ＴｐＨ
ＨＣＴ’、吟１’Ｅｃ）を発生するデジタルモノマルチ
信号（ＴＤＭＭ）の立下りタイミングでキャプスタン位
相比較信号（ＣＹＬ　　Ｐ／Ｃ）から基準位相との偏差
値をとり出す。

上述のようなスタンバイモードから録画モードへの移行
により、つなぎ録り録画のつなぎ目の誤差を０　”　ｌ
　／　ｆ（（ＡＰＰｑ）、さらには遅延時間ＴＣＩ曲Ｃ
Ｔ≦ｌＪＩａｇ田を調整することにより±１　／　２　
ｆ（ＣＡＰＰ＆）に押えこむことができ、つなぎ目の画
像ノイズを除去できる。

第５図に従来例の機能ブロック図を示す。シリンダ位相
比較用位相弁別器２８、キャプスタン位相比較用位相弁
別器２３、基準信号入力（ＲＣＫ）から各種基準クロッ
クを発生させるための基準信号発生回路３０、複数の動
作モード入力からモード制御出力を発生させるモード制
御回路３１、コントロールパルス信号（ＣＴＬ）から分
周波形処理して立上りエツジタイミングを発生させるＣ
ＴＬ処理回路３２．キャプスタンＦＧ信号（ＣＡＰ　　
　ＦＧ）から分周波形処理してＰＧ信号を発生させるＰ
Ｇ処理回路３３、ＣＴＬ処理回路出力３４、あるいはＰ
Ｇ信号を動作モードにより選択遅延するデジタルモノマ
ルチ３５から形成される。シリンダ位相比較用位相弁別
器２８中のラッチ発生回路３Ｂには（Ｈ５Ｗ）が入力さ
れ、プリセットデータ発生回路３７にはヘッドスイッチ
ング信号（ＶＳＹＩ）とシリンダ位相比較カウンタ３８
のディジタル出力からＤＡ変換したアナログ信号のＮＦ
　　値ゲート出力が入力される。キャプスタン位相比較
用位相弁別器２９中のラッチ発生回路３８にはデジタル
モノマルチ３５の出力（ＴＤＭＭ）が入力され、プリセ
ットデータ発生回路４０にはフレーム同期垂直同期信号
（ＶＳＹ２）を外部可変トラッキングモノマルチ４１で
遅延させたトラッキング信号（ＴＲＭＭ）とキャプスタ
ン位相比較カウンタ４２のデジタル出力からＤＡ変換し
たアナログ信号のＮＦＡ　値ゲート出力が入力される（
ナショナルテクニカルレポート２８巻３号、ｐ５６１〜
５７６．１８８２年）。

この構成では、キャプスタン位相比較用台形波を基準周
期１　／　、ｆｒ（’＝ＹＮＬ）のほぼ中心に位置させ
、かつ被比較信号であるコントロールパルス信号（ＣＴ
　Ｌ）およびＰＧ信号を、基準周期１　／　ｆｖ（ｓｒ
ＩＪｔ）の開始タイミングであるフレーム周期垂直同期
信号（ＶＳＹ２）の立上りタイミングに位相ロックさせ
るために、デジタルモノマルチ機能を内蔵させている。

発明が解決しようとする問題点 しかし、これらの動作および機能ブロックでは、キャプ
スタン位相比較系のラッチ発生回路３９に入力される被
比較信号は、ＣＴＬ処理回路出力３４あるいはＰＧ信号
を、基準信号クロックパルスの１周期を単位遅延量とし
て整数倍の遅延量を発生させるディジタルモノマルチ３
５の出力信号（ＴＤＭＭ）により作成している。そのた
め、遅延量を微調整することによるきめの細かい制御が
可能となる反面、ハードウェアの複雑化をきたし、コス
トの上昇、機能検査の複雑化をもたらすという問題があ
った。

本発明は上記問題点を解決するもので、機能仕様を低下
させることなくハードウェアの簡略化を計り、つなぎ録
り録画動作モードが実現できるデジタル位相制御方式を
提供することを目的とする。

（２）発明の構成 問題点を解決するための手段 これらの問題点を解決するため、本発明は、２つの互い
に同期した入力信号の周期の基準周期に対する偏差を２
進数の出力として得る一対のデジタル位相弁別器を備え
、第１の入力信号に対するデジタル位相弁別器の偏差値
が零となる動作時に、計数通過する所定値のタイミング
で、第２の入力信号に対するデジタル位相弁別器を初期
値にプリセットする手段を用いた。

作　　用 本発明においては、第２の入力信号に対するデジタル位
相弁別器の発生する波形の位置決めを、第１の入力信号
に対するデジタル位相弁別器の偏差値によってタイミン
グをとっている。従って、従来は動作タイミングをとる
ために必要であったデジタルモノマルチ機能を不要とす
る。

実施例 第１図は本発明の一実施例によるつなぎ録り録画モード
の動作タイミングチャートで、第２図はこれを実現する
機能ブロック図を示す、第３図はシリンダ位相比較信号
（ＣＹＬ　　Ｐ／Ｃ）およびキャブスクン位相比較信号
（ＣＡＰ　　Ｐ／Ｃ）を説明するデジタル位相比較回路
の基本原理を示す、第１図に示す動作タイミングにおけ
る記号は、原則的には従来の動作タイミングチャート第
４図の説明で示したと同様の機能を示している。

第２図中、一方のデジタル位相弁別器であるシリンダ位
相比較用位相弁別器１はシリンダ位相比較カウンタ２、
プリセットデータ発生回路３、ゲート及ラッチ回路４、
ラッチ発生回路５、プリセット発生回路６、ＮＬＹゲー
）７．ＮＨＹ　ゲート８、Ｎ　ＦＹ　　ゲート９、フレ
ーム同期垂直同期信号（ＶＳＹ２）発生回路１０から成
る。シリンダ位相比較カウンタ２は第３図のａに示すｍ
ビットのバイナリカウンタで、下位ｎビット出力１１が
ゲート及ラッチ回路４へ入力される。外部垂直同期信号
（ＶＳＹＩ）が基準信号入力としてプリセット発生回路
６へ入力され、外部垂直同期信号（ＶＳＹｌ）の立下り
エツジタイミングでプリセット制御信号が出力線１２よ
り出力され、ＮＰＹ　　のデータをプリセットデータ発
生回路３が発生し、これをシリンダ位相比較カウンタ２
にプリセットする。

基準信号入力（ＲＣＫ）をもとに、基準信号発生回路１
３から出力線に出力される周波数ｆＲイの基準クロック
パルス１４によりシリンダ位相比較カウンタ２はカウン
トアツプする。次に、Ｎ　Ｆ’Ｙのタイミングで、フレ
ーム同期で同期１　／　ｆｒ（ｓＹ〜リ　後の（ｖｓｙ
ｉ）入力となるプリセット値Ｎ　ＰＹ　を選択すれば、
シリンダ位相比較カウンタ２は１　　／　　ｆｖ＜５Ｙ
ｙｔ＞　　　＝　　　（ＮＦ’Ｙ　　　−ＮＰＹ　　　
）　　　／　　ｆａ工の基準周期でくり返し動作する。

シリンダ位相比較カウンタ２の下位１ビツトは第３図中
ののこぎり波に示す計数値零から計数値（２”−１）ま
での動作をする。下位ｎビットのくり返し動作の計数零
、中心値（２３“−Ｉ））、最大値（２’−１）に相当
する比較カウンタ値をそれぞれＮＬＹ　、　ＮＣＹ　、
　ＮＨＹ　から選択し、この計数値を検出するＮＬＹゲ
ート７、ＮＨＹゲート８を設け、その出力をゲート及ラ
ッチ回路４に入力することにより、比較カウンタ値ＮＰ
Ｙ　−ＮＦ’Ｙ　に至る動作を第３図中の波形Ｃに示す
台形波として出力端子１５より出力する構成としている
。

但し、第３図中の波形ａ、ｂ、ｃ、第１図の（ＣＹ　Ｌ
　　Ｐ／Ｃ）、（ＣＡＰ　　Ｐ／Ｃ）は、理解しやすい
ようにデジタル計数値をＤＡ変換して、アナログ的に表
現している。被比較信号であるヘッドスイッチング信号
（Ｈ３Ｗ）がラッチ発生回路５に入力され、この立下り
エツジのタイミング出力１８で、シリンダ位相比較カウ
ンタ２の計数値ａに相当するゲート及ラッチ回路４の出
力計数値Ｃを端子１５よりシリンダ位相比較信号として
出力する。第３図に示すように、ＮＰＹ　−ＮＬＹまで
の進み位相についてはＬ出力を、ＮＨＹ　ＮＮＦ′Ｙ　
までの遅れ位相についてはＨ出力を、ＮＬＹ〜ＮＨＹ　
　までの期間はラッチされたカウンタ値の相当する計数
値を出力し、この期間を台形波期間とする。さらに、フ
レーム同期垂直同期信号（ＶＳＹ２）は、シリンダ位相
比較カウンタ２の動作を外部モニタする信号である。カ
ウンタ出力１７をフレーム同期垂直同期信号（ＶＳＹ２
）形成回路で処理すると、第１図に示す信号となり、シ
リンダ位相比較カウンタ２がブリセラ）ＮＰＹ　　され
た期間から、基準周期１　／　ｆ＋ｒ（ｓＹｕｃ＞の約
６０％の期間Ｈとなる信号である。フレーム同期垂直同
期信号（ＶＳＹ２）は外部可変トラッキング信号（ＴＲ
ＭＭ）としてトラッキング七ノマルチ回路１８を介して
、キャプスタン位相比較用位相弁別器１８のプリセット
発生回路２０へ入力される０以上がシリンダサーボ系の
動作である。２１はモード制御回路で、複数の動作モー
ドからモード制御出力を発生させる。

次にキャプスタンサーボ系について述べると、つなぎ録
り録画モードのスタンバイモードのキャプスタン位相比
較用位相弁別器１９の動作は、前述のシリンダ位相比較
用位相弁別器１の動作と基本的に同じである。キャプス
タン位相比較用位相弁別器は第２のデジタル位相弁別器
として作用する。ギヤブスタン位相比較カウンタ２２の
基準信号としてプリセット発生回路２３に入力される信
号は、前記のシリンダ位相比較用弁別器ｌのＮＨイゲー
ト８の出力であり、被比較信号としてラッチ発生回路２
４に入力される信号は、コントロールパルス信号（ＣＴ
Ｌ）の立上りエツジ検出するＣＴＬ処理回路２５の出力
である点が異なる。上述の動作タイミングを第１図に示
す、ここで従来例と異なり、本発明ではキャプスタン位
相比較カウンタ２２のプリセットタイミングを従来のよ
うにトラッキング信号（ＴＲＭＭ）から形成せず、シリ
ンダ位相比較系のＮＨＹ　ゲート８から形成している。

この時、キャプスタン位相比較カウンタ２２の位相ロッ
ク値ＮＣ＾　のタイミングが外部垂直同期信号（ＶＳＹ
Ｉ）の立下りタイミングのところへくるようにプリセッ
ト値ＮＰ＾　を選択すれば、従来のようにコントロール
パルス信号（ＣＴＬ）をデジタルモノマルチ機能で遅延
させることなく、コントロールパルス信号（ＣＴＬ）そ
のもので偏差値をラッチすることが可能となる。従って
、デジタルモノマルチ機能を用いる必要がない。

なお、スタンバイモー１時のコントロールパルス信号（
ＣＴＬ）とＰＧ倍信号ＰＧ）との関係は従来例と同じで
あるため、コントロールパルス信号（ＣＴＬ）とＰＧ倍
信号Ｐ　Ｇ）とは０−１　／　ｆ（ｔＡｐｖ＊）の位相
差をもって位相ロックすることになる。録画モード時の
キャプスタン位相比較回路の動作は比較カウンタ２２が
基準周期１　／　ｆｒ（ＲＢ乙ン　（＝ｌ／ｆ賄）を内
部発生することになる。ここで、ｆＰｑはキャプスタン
ＦＧ信号をＰＧ処理回路２６で分周処理し、１　／　ｆ
−≧　１　／　ｆｖｔｓｗｔ）を満足するＰＧ信号周波
数である。この場合、カウンタ２２は、計数ＮＦＡ　ま
でカウントアツプし、この計数値Ｎ　ＦＡ倍信号プリセ
ット発生回路２０に入力し、シリンダ位相比較カウンタ
の所定計数値信号（ＮＨＹ）、トラッキング信号（Ｔ　
ＲＭＭ）の両信号を無視する構成とし、ＮＦＡ　のタイ
ミングでカウンタ２２をＮＰＡ　　にプリセットし、 １／　ｆｒ（＊ｔｃ）＝　（ＮＦＡ　　−ＮＰＡ　　）
　／ｆｘ７＋となるＮＰ　　を選択すれば、内部基準周
期”　ｂ（ＩＩＥＯが得られる。これにより、スタンバ
イモードから録画モードへの移行により、つなぎ録画の
つなぎ目の誤差をθ〜１　／　ｆ＜ｔｓｐｖｂ＞に押え
ることができる。２７はゲート＆ラッチ回路を示す。

なお、シリンダ位相比較カウンタ２とキャプスタン位相
比較カウンタ２２とを同期運転するための起点タイミン
グとして、本実施例ではシリンダ位相比較用位相弁別器
ｌの計数値信号ＮＨＹ　　を用いたが、同シリンダ位相
系が位相ロック時、計数通過し得る値であればＮ　ＬＹ
　”　Ｎ　Ｆ’ｙの範囲で同様の効果を得ることができ
る。

（３）発明の効果 本発明によれば゛、つなぎ録り録画モードにおいて、第
１の入力信号に対するデジタル位相弁別器の偏差値が零
となる動作時に、計数通過する所定値のタイミングで第
２の入力信号に対するデジタル位相弁別器を初期値にプ
リセットするようにしているので、デジタルモノマルチ
機能を用いることなしにきめの細かい制御が可能となる
。また、デジタルモノマルチ機能を必要としないので、
システムを簡略化することができ、使用ゲート数の削減
、消費電力の削減、ＬＳＩ化した時のチップサイズの小
型化、機能検査の簡略化を計ることができる。これに加
え、コストの低減をも計ることができる。

【図面の簡単な説明】

第１図は本発明のつなぎ録り録画モードの動作タイミン
グチャート、第２図は本発明における機能ブロック図、
第３図はデジタル位相比較回路の基本原理を示すグラフ
、第４図は従来例の動作タイミングチャート、第５図は
同機能ブロック図である。

Claims (2)

【特許請求の範囲】
1. （１）２つの互いに同期した入力信号の周期の基準周期
   に対する偏差を２進数の出力として得る一対のデジタル
   位相弁別器を備え、第１の入力信号に対するデジタル位
   相弁別器の偏差値が零となる動作時に、計数通過する所
   定値のタイミングで、第２の入力信号に対するデジタル
   位相弁別器を初期値にプリセットすることを特徴とする
   デジタル位相制御方式。
2. （２）第１の入力信号に対するデジタル位相弁別器とし
   て、シリンダ位相比較用位相弁別器を用い、第２の入力
   信号に対するデジタル位相弁別器として、キャプスタン
   位相比較用位相弁別器を用いた特許請求の範囲第１項記
   載のデジタル位相制御方式。