JPH0738267B2 - ディスク装置スピンドルモータ制御方式 - Google Patents
ディスク装置スピンドルモータ制御方式Info
- Publication number
- JPH0738267B2 JPH0738267B2 JP62335963A JP33596387A JPH0738267B2 JP H0738267 B2 JPH0738267 B2 JP H0738267B2 JP 62335963 A JP62335963 A JP 62335963A JP 33596387 A JP33596387 A JP 33596387A JP H0738267 B2 JPH0738267 B2 JP H0738267B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- spindle motor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
Landscapes
- Rotational Drive Of Disk (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディスク装置スピンドルモータ制御方式に関
し、特に複数のディスク装置が接続されているときにこ
れらのディスク装置において、各ディスク装置のインデ
ックスをサーボヘッドが通過する時刻が同じになる同期
運転するように制御するディスク装置スピンドルモータ
制御方式に関する。
し、特に複数のディスク装置が接続されているときにこ
れらのディスク装置において、各ディスク装置のインデ
ックスをサーボヘッドが通過する時刻が同じになる同期
運転するように制御するディスク装置スピンドルモータ
制御方式に関する。
従来、この種のスピンドルモータ制御方式は、水晶発振
器の出力信号をカウントし、そのカウント値を回転数の
上限，下限を検出するデコーダにてデコードしてスピン
ドルモータの回転数を制御する方式であり、またセクタ
ーカウンタの中央で発生するパルスと外部コントローラ
から入力される同期信号の位相関係によりスピンドルモ
ータを加速または減速することによる位相制御を行うこ
とによりインデックスパネルと外部コントローラ同期信
号を一致させることになっていた（特公昭59−218673
号）。
器の出力信号をカウントし、そのカウント値を回転数の
上限，下限を検出するデコーダにてデコードしてスピン
ドルモータの回転数を制御する方式であり、またセクタ
ーカウンタの中央で発生するパルスと外部コントローラ
から入力される同期信号の位相関係によりスピンドルモ
ータを加速または減速することによる位相制御を行うこ
とによりインデックスパネルと外部コントローラ同期信
号を一致させることになっていた（特公昭59−218673
号）。
状態した従来のディスク装置スピンドルモータ制御方式
は、回転数の上限，下限を範囲内にて速度制御を行い、
それから同期制御を行うとなっているので、スピンドル
モータの負荷の違いにより回転数が異なり、またその変
動の態様も異なり複数のスピンドルモータの回転速度と
位相を長時間一致させることは困難という欠点がある。
は、回転数の上限，下限を範囲内にて速度制御を行い、
それから同期制御を行うとなっているので、スピンドル
モータの負荷の違いにより回転数が異なり、またその変
動の態様も異なり複数のスピンドルモータの回転速度と
位相を長時間一致させることは困難という欠点がある。
本発明のディスク装置スピンドルモータ制御方式は、デ
ィスクを駆動する駆動用スピンドルモータと、この駆動
用スピンドルモータを制御するマルチスピンドル同期制
御回路とを備えたディスク装置において、一定周波数信
号を発生する周波数発生回路と、この周波数発生回路か
ら出力された信号21，22，…，2N倍に分周する分周回路
と、その2N倍に分周された分周信号を１回転１発の信号
に分周する分周回路と、この１回転１発の信号とディス
ク装置から出力されるドライブインデックス信号との時
間間隔を検出しその時間間隔に対応した所定のセレクト
信号と、前記１回転１発の信号とドライブインデックス
信号とにより得られる位相制御信号とに出力する時間間
隔検出回路と、そのセレクト信号に対応して21，22，
…，2K倍（Ｋ＜Ｎ）に分周された分周信号の中から１つ
だけ選択し出力するデータセレクト回路と、位相制御信
号により前記周波数発生回路の出力信号をある所定の数
だけ非アクティブにするクロックウィンドウ回路と、こ
のクロックウィンドウ回路の出力を分周する分周回路と
を含む。
ィスクを駆動する駆動用スピンドルモータと、この駆動
用スピンドルモータを制御するマルチスピンドル同期制
御回路とを備えたディスク装置において、一定周波数信
号を発生する周波数発生回路と、この周波数発生回路か
ら出力された信号21，22，…，2N倍に分周する分周回路
と、その2N倍に分周された分周信号を１回転１発の信号
に分周する分周回路と、この１回転１発の信号とディス
ク装置から出力されるドライブインデックス信号との時
間間隔を検出しその時間間隔に対応した所定のセレクト
信号と、前記１回転１発の信号とドライブインデックス
信号とにより得られる位相制御信号とに出力する時間間
隔検出回路と、そのセレクト信号に対応して21，22，
…，2K倍（Ｋ＜Ｎ）に分周された分周信号の中から１つ
だけ選択し出力するデータセレクト回路と、位相制御信
号により前記周波数発生回路の出力信号をある所定の数
だけ非アクティブにするクロックウィンドウ回路と、こ
のクロックウィンドウ回路の出力を分周する分周回路と
を含む。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例は複数のディスク装置＃０〜＃Ｍと、こ
れらディスク装置を制御するマルチスピンドル同期回転
制御回路10を有するディスク装置スピンドルモータ制御
方式で、各ディスク装置のスピンドル１に取付けられた
複数枚のディスク２がスピンドルモータ３の駆動により
回転するように構成されている。このスピンドルモータ
３の回転は、スピンドルモータ駆動用パワーアンプ４に
より制御され、その回転状態は回転検出器５により検出
する。この回転検出器５は、スピンドルモータ３の回転
に同期した複数のパルス列を出力する。またスピンドル
モータ駆動用パワーアンプ４はスピンドルモータ回転数
制御用PLL（Phase Lock Loop）回路６により制御され
る。
発明の一実施例は複数のディスク装置＃０〜＃Ｍと、こ
れらディスク装置を制御するマルチスピンドル同期回転
制御回路10を有するディスク装置スピンドルモータ制御
方式で、各ディスク装置のスピンドル１に取付けられた
複数枚のディスク２がスピンドルモータ３の駆動により
回転するように構成されている。このスピンドルモータ
３の回転は、スピンドルモータ駆動用パワーアンプ４に
より制御され、その回転状態は回転検出器５により検出
する。この回転検出器５は、スピンドルモータ３の回転
に同期した複数のパルス列を出力する。またスピンドル
モータ駆動用パワーアンプ４はスピンドルモータ回転数
制御用PLL（Phase Lock Loop）回路６により制御され
る。
ディスク２のサーボ面には図示省略したサーボパターン
が書込まれており、サーボヘッド７によりそれを読取
り、その読取られたサーボパターンの信号はサーボ回路
8,パターン検出回路９等を有する回転信号出力回路に入
力されてドライブインデックス信号として出力する。こ
のインデックス信号（＃0 DRIVE INDEX）はマルチスピ
ンドル同期回転制御回路10に入力する。同様に他のディ
スク装置＃2,＃3,…，＃４から出力されるインデックス
信号もマルチスピンドル同期回転制御回路10に入力す
る。
が書込まれており、サーボヘッド７によりそれを読取
り、その読取られたサーボパターンの信号はサーボ回路
8,パターン検出回路９等を有する回転信号出力回路に入
力されてドライブインデックス信号として出力する。こ
のインデックス信号（＃0 DRIVE INDEX）はマルチスピ
ンドル同期回転制御回路10に入力する。同様に他のディ
スク装置＃2,＃3,…，＃４から出力されるインデックス
信号もマルチスピンドル同期回転制御回路10に入力す
る。
第２図は本実施例におけるマルチスピンドル同期回転制
御回路を示す。第２図において、このマルチスピンドル
同期回転制御回路10は一定周波数信号を発生する水晶発
振器からなる周波数発生回路11と、この周波数発生回路
から出力された信号を21，22，…，2N倍と分周する分周
回路12と、その2N倍分周された信号を１回転１発の信号
に分周する分周回路14と、この１回転１発の信号とディ
スク装置から出力されるインデックス信号との時間間隔
を検出しその時間間隔に対応した所定のセレクト信号と
位相制御信号を出力する時間間隔検出回路15と、そのセ
レクト信号に対応して21，22，…，2K（Ｋ＜Ｎ）倍分周
された分周信号の中から１つだけ選択し出力するデータ
セレクト回路13と、位相制御信号により周波数発生回路
11の出力信号をある所定の数だけ非アクティブするクロ
ックウィンドウ回路16と、このクロックウィンドウ回路
16の出力を分周する分周回路17とを含む。
御回路を示す。第２図において、このマルチスピンドル
同期回転制御回路10は一定周波数信号を発生する水晶発
振器からなる周波数発生回路11と、この周波数発生回路
から出力された信号を21，22，…，2N倍と分周する分周
回路12と、その2N倍分周された信号を１回転１発の信号
に分周する分周回路14と、この１回転１発の信号とディ
スク装置から出力されるインデックス信号との時間間隔
を検出しその時間間隔に対応した所定のセレクト信号と
位相制御信号を出力する時間間隔検出回路15と、そのセ
レクト信号に対応して21，22，…，2K（Ｋ＜Ｎ）倍分周
された分周信号の中から１つだけ選択し出力するデータ
セレクト回路13と、位相制御信号により周波数発生回路
11の出力信号をある所定の数だけ非アクティブするクロ
ックウィンドウ回路16と、このクロックウィンドウ回路
16の出力を分周する分周回路17とを含む。
水晶発振器11の出力信号（MASTER IT CLOCKと呼び、一
般的に入ってその周波数はスピンドルモータの回転周波
数の５桁以上高い。）は分周回路12とクロークウィンド
回路16（１）,16（２），…16（Ｍ）に入力する。分周
回路12は水晶発振器11の出力信号を分周して21T，22T，
…2KT CLOCKの信号を出力する。その出力信号21T，2
2T，…2KT CLOCK（Ｋ＜Ｎ）でデータセレクト回路13
（１）,13（２），…,13（Ｍ）のデータ端子に入力す
る。また分周回路14は分周回路12の出力信号の１つ2NT
CLOCKを分周して１回転１発のパルス（マスタインデッ
クス信号）を出力する。マスターインデックス信号は時
間間隔検出回路15（１）,15（２），…,15（Ｍ）に入力
する。
般的に入ってその周波数はスピンドルモータの回転周波
数の５桁以上高い。）は分周回路12とクロークウィンド
回路16（１）,16（２），…16（Ｍ）に入力する。分周
回路12は水晶発振器11の出力信号を分周して21T，22T，
…2KT CLOCKの信号を出力する。その出力信号21T，2
2T，…2KT CLOCK（Ｋ＜Ｎ）でデータセレクト回路13
（１）,13（２），…,13（Ｍ）のデータ端子に入力す
る。また分周回路14は分周回路12の出力信号の１つ2NT
CLOCKを分周して１回転１発のパルス（マスタインデッ
クス信号）を出力する。マスターインデックス信号は時
間間隔検出回路15（１）,15（２），…,15（Ｍ）に入力
する。
時間間隔検出回路15はマスタインデックス信号とディス
ク装置のドライブインデックス信号との時間間隔ΔＴを
検出し、所望の時間間隔０〜t0の範囲にあるか否かを判
別し、その範囲に入っていなければ位相制御信号18を出
力する。それと同時に時間間隔ΔＴに対応した所定のセ
レクト信号19を出力する。
ク装置のドライブインデックス信号との時間間隔ΔＴを
検出し、所望の時間間隔０〜t0の範囲にあるか否かを判
別し、その範囲に入っていなければ位相制御信号18を出
力する。それと同時に時間間隔ΔＴに対応した所定のセ
レクト信号19を出力する。
第３図（ａ），（ｂ）は本発明の一実施例における時間
間隔検出回路15およびそのタイムチャートを示す。第３
図（ａ），（ｂ）において、この時間間隔検出回路15は
マスタインデックス信号をフリップフロップ（以下、FF
と言う）20のデータ端子に入力し、ディスク装置のドラ
イブインデックス信号をFF20のクロック端子とANDゲー
ト21の一方の入力端子に入力する。FF20の出力信号を
ANDゲート21の他方の入力端子に入力する。このように
すれば、マスタインデックス信号がアクティブ（“1"）
の時にドライブインデックス信号が立上らなければAND
ゲート21はドライブインデックス信号を位相制御信号18
として出力する。位相制御信号18はクロックウィンドウ
回路16と時間間隔検出回路15内のFF22のクロック端子に
入力する。FF22の出力はFF23のデータ端子とクリア端
子に入力する。マスタインデックス信号はFF23のクロッ
ク端子に入力する。FF23の出力はFF22のクリア端子に
入力する。このようにすれば位相制御信号18の立上りか
らマスタインデックス信号の立上りまでアクティブな信
号、つまりΔＴ検出信号24が得られる。そしてマイクロ
プロセッサ25はΔＴ検出信号24を入力としてその入力信
号の長さに対応した信号、セレクト信号19を出力する。
例えばディスク回転１周期の時間T0を８等分して０＜Δ
Ｔ≦T0/8であればセレクト信号19−1,T0/8＜ΔＴ≦T0/4
であればセレクト信号19−2,T0/4＜ΔＴ≦T0/2であれば
セレクト信号19−3,T0/2＜ΔＴ＜T0であればセレクト19
−４をそれぞれ出力して第２図に示すデータセレクト回
路13のセレクト端子に入力する。データセレクト回路13
は、セレクト信号19に対応して2T〜2KT CLOCKのいずれ
か１つのクロックを出力るす。例えばセレクト信号19−
１の時は2T CLOCK,19−２の時は4T CLOCK,19−３の時は
8T CLOCKという順序で、ΔＴ検出信号24の時間長が長い
時はより分周された低周波のクロックを、短かい時はあ
まり分周されない高周波のクロックを選択する。データ
セレクト回路13の出力信号はクロックウィンド回路16に
入力する。クロックウィンド回路16は他の入力信号，位
相制御信号，マスタインデックス信号と共に動作し出力
信号（MASTER 1T CLOCK）をデータセレクト回路13の出
力信号のパルス幅に対応した数だけマスクする。
間隔検出回路15およびそのタイムチャートを示す。第３
図（ａ），（ｂ）において、この時間間隔検出回路15は
マスタインデックス信号をフリップフロップ（以下、FF
と言う）20のデータ端子に入力し、ディスク装置のドラ
イブインデックス信号をFF20のクロック端子とANDゲー
ト21の一方の入力端子に入力する。FF20の出力信号を
ANDゲート21の他方の入力端子に入力する。このように
すれば、マスタインデックス信号がアクティブ（“1"）
の時にドライブインデックス信号が立上らなければAND
ゲート21はドライブインデックス信号を位相制御信号18
として出力する。位相制御信号18はクロックウィンドウ
回路16と時間間隔検出回路15内のFF22のクロック端子に
入力する。FF22の出力はFF23のデータ端子とクリア端
子に入力する。マスタインデックス信号はFF23のクロッ
ク端子に入力する。FF23の出力はFF22のクリア端子に
入力する。このようにすれば位相制御信号18の立上りか
らマスタインデックス信号の立上りまでアクティブな信
号、つまりΔＴ検出信号24が得られる。そしてマイクロ
プロセッサ25はΔＴ検出信号24を入力としてその入力信
号の長さに対応した信号、セレクト信号19を出力する。
例えばディスク回転１周期の時間T0を８等分して０＜Δ
Ｔ≦T0/8であればセレクト信号19−1,T0/8＜ΔＴ≦T0/4
であればセレクト信号19−2,T0/4＜ΔＴ≦T0/2であれば
セレクト信号19−3,T0/2＜ΔＴ＜T0であればセレクト19
−４をそれぞれ出力して第２図に示すデータセレクト回
路13のセレクト端子に入力する。データセレクト回路13
は、セレクト信号19に対応して2T〜2KT CLOCKのいずれ
か１つのクロックを出力るす。例えばセレクト信号19−
１の時は2T CLOCK,19−２の時は4T CLOCK,19−３の時は
8T CLOCKという順序で、ΔＴ検出信号24の時間長が長い
時はより分周された低周波のクロックを、短かい時はあ
まり分周されない高周波のクロックを選択する。データ
セレクト回路13の出力信号はクロックウィンド回路16に
入力する。クロックウィンド回路16は他の入力信号，位
相制御信号，マスタインデックス信号と共に動作し出力
信号（MASTER 1T CLOCK）をデータセレクト回路13の出
力信号のパルス幅に対応した数だけマスクする。
第４図（ａ），（ｂ）は本発明の一実施例におけるクロ
ックウィンド回路16およびそのタイムチャートを示す。
第４図において、このクロックウィンド回路16は位相制
御信号がFF26のクロック端子に、マスタインデックス信
号がFF27のクロック端子に、データセレクト回路13の出
力信号がFF28とFF29のクロック端子にクロックとしてそ
れぞれ入力する。FF26のＱ出力はFF27のデータ端子と、
FF27,FF28そしてFF29のクリア端子に入力する。またFF2
9の出力はFF26のクリア端子に入力する。そしてFF28
の出力とデータセレクト回路13の出力信号とのANDを
求めることにより、データセレクト回路13の出力信号の
パルス幅に対応した数だけパルスが欠けたパルス列（GA
TED 1T CLOCK）が得られる。この欠けたパルス列（GATE
D 1T CLOCK）を分周回路17でディスク装置のスピンドル
モータの一回転に１発のパルスが生じるように1/2Nに分
周してスピンドルモータ回転制御用PLL回路６の基準ク
ロックパルスとして入力する。この基準クロックパルス
の欠けたパルスの数に対応する時間だけをその欠けた所
で分周回路17から出力される信号の位相が後れ、更に欠
けたパルスの数が多ければ多いほど分周回路の出力信号
の位相が後れが大きくなる。PLL回路の分周の動作によ
り被制御部、つまりディスク装置のスピンドルモータの
回転位相は遅れる。つまりスピンドルモータ回転制御用
PLL回路の基準クロックパルスの位相を前述の手段で制
御することによりスピンドルモータの回転位相を制御す
ることができる。
ックウィンド回路16およびそのタイムチャートを示す。
第４図において、このクロックウィンド回路16は位相制
御信号がFF26のクロック端子に、マスタインデックス信
号がFF27のクロック端子に、データセレクト回路13の出
力信号がFF28とFF29のクロック端子にクロックとしてそ
れぞれ入力する。FF26のＱ出力はFF27のデータ端子と、
FF27,FF28そしてFF29のクリア端子に入力する。またFF2
9の出力はFF26のクリア端子に入力する。そしてFF28
の出力とデータセレクト回路13の出力信号とのANDを
求めることにより、データセレクト回路13の出力信号の
パルス幅に対応した数だけパルスが欠けたパルス列（GA
TED 1T CLOCK）が得られる。この欠けたパルス列（GATE
D 1T CLOCK）を分周回路17でディスク装置のスピンドル
モータの一回転に１発のパルスが生じるように1/2Nに分
周してスピンドルモータ回転制御用PLL回路６の基準ク
ロックパルスとして入力する。この基準クロックパルス
の欠けたパルスの数に対応する時間だけをその欠けた所
で分周回路17から出力される信号の位相が後れ、更に欠
けたパルスの数が多ければ多いほど分周回路の出力信号
の位相が後れが大きくなる。PLL回路の分周の動作によ
り被制御部、つまりディスク装置のスピンドルモータの
回転位相は遅れる。つまりスピンドルモータ回転制御用
PLL回路の基準クロックパルスの位相を前述の手段で制
御することによりスピンドルモータの回転位相を制御す
ることができる。
したがって、スピンドルモータの回転位相を制御するこ
とにより、インデックスパルスと外部コントローラから
入力される同期信号とを一致させることができる。
とにより、インデックスパルスと外部コントローラから
入力される同期信号とを一致させることができる。
以上説明したように本発明は、マスタインデックス信号
とドライブインデックス信号の時間間隔を検出し、その
時間間隔に対応してインヒビットするパルスの数を変え
て、スピンドルモータ回転制御用PLL回路の基準クロッ
クパルスの位相遅れの大きさを変えることにより、複数
のディスク装置のドライブインデックスの位相合わせの
精度を下げることなく、位相合わせの時間を短縮した同
時運転ができる効果がある。
とドライブインデックス信号の時間間隔を検出し、その
時間間隔に対応してインヒビットするパルスの数を変え
て、スピンドルモータ回転制御用PLL回路の基準クロッ
クパルスの位相遅れの大きさを変えることにより、複数
のディスク装置のドライブインデックスの位相合わせの
精度を下げることなく、位相合わせの時間を短縮した同
時運転ができる効果がある。
第１図は本発明の一実施例であるディスク装置のスピン
ドル制御方式を示す構成図、第２図は本発明の一実施例
におけるマルチスピンドル同期制御回路を示すブロック
図、第３図（ａ），（ｂ）は本発明の一実施例における
時間間隔検出回路およびそのタイムチャートを示す図、
第４図（ａ），（ｂ）は本発明の一実施例におけるクロ
ックウィンド回路およびそのタイムチャートを示す図で
ある。 １……スピンドル、２……ディスク、３……スピンドル
モータ、４……スピンドルモータ駆動パワーアンプ、５
……回転検出器、６……スピンドルモータ回転制御用PL
L回路、７……サーボヘッド、８……サーボ回路、９…
…パターン検出回路、10……マルチスピンドル同期制御
回路、11……水晶発振器、12,14,17……分周回路、13…
…データセレクト回路、15……時間間隔検出回路、16…
…クロックウィンド回路、18……位相制御信号、19……
セレクト信号、20,22,23,26,27,28,29……フリップフロ
ップ、21,30……AND回路、25……マイクロプロセッサ、
31……ゲート信号、32……パルス列（GATED 1T CLOC
K）、33……出力信号（MASTER 1T CLOCK）。
ドル制御方式を示す構成図、第２図は本発明の一実施例
におけるマルチスピンドル同期制御回路を示すブロック
図、第３図（ａ），（ｂ）は本発明の一実施例における
時間間隔検出回路およびそのタイムチャートを示す図、
第４図（ａ），（ｂ）は本発明の一実施例におけるクロ
ックウィンド回路およびそのタイムチャートを示す図で
ある。 １……スピンドル、２……ディスク、３……スピンドル
モータ、４……スピンドルモータ駆動パワーアンプ、５
……回転検出器、６……スピンドルモータ回転制御用PL
L回路、７……サーボヘッド、８……サーボ回路、９…
…パターン検出回路、10……マルチスピンドル同期制御
回路、11……水晶発振器、12,14,17……分周回路、13…
…データセレクト回路、15……時間間隔検出回路、16…
…クロックウィンド回路、18……位相制御信号、19……
セレクト信号、20,22,23,26,27,28,29……フリップフロ
ップ、21,30……AND回路、25……マイクロプロセッサ、
31……ゲート信号、32……パルス列（GATED 1T CLOC
K）、33……出力信号（MASTER 1T CLOCK）。
Claims (1)
- 【請求項１】ディスクを駆動する駆動用スピンドルモー
タと、この駆動用スピンドルモータを制御するマルチス
ピンドル同期制御回路とを備えたディスク装置におい
て、一定周波数信号を発生する周波数発生回路と、この
周波数発生回路から出力された信号を21，22，…，2N倍
に分周する分周回路と、その2N倍に分周された分周信号
を１回転１発の信号に分周する分周回路と、この１回転
１発の信号とディスク装置から出力されるドライブイン
デックス信号との時間間隔を検出しその時間間隔に対応
した所定のセレクト信号と、前記１回転１発の信号とド
ライブインデックス信号とにより得られる位相制御信号
とに出力する時間間隔検出回路と、そのセレクト信号に
対応して21，22，…，2K倍（Ｋ＜Ｎ）に分周された分周
信号の中から１つだけ選択し出力するデータセレクト回
路と、位相制御信号により前記周波数発生回路の出力信
号をある所定の数だけ非アクティブにするクロックウィ
ンドウ回路と、このクロックウィンドウ回路の出力を分
周する分周回路とを含むことを特徴とするディスク装置
スピンドルモータ制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62335963A JPH0738267B2 (ja) | 1987-12-28 | 1987-12-28 | ディスク装置スピンドルモータ制御方式 |
| US07/292,602 US4890045A (en) | 1987-12-28 | 1988-12-28 | Spindle motor control system for magnetic disk apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62335963A JPH0738267B2 (ja) | 1987-12-28 | 1987-12-28 | ディスク装置スピンドルモータ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01179274A JPH01179274A (ja) | 1989-07-17 |
| JPH0738267B2 true JPH0738267B2 (ja) | 1995-04-26 |
Family
ID=18294283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62335963A Expired - Lifetime JPH0738267B2 (ja) | 1987-12-28 | 1987-12-28 | ディスク装置スピンドルモータ制御方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4890045A (ja) |
| JP (1) | JPH0738267B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237466A (en) * | 1989-11-02 | 1993-08-17 | International Business Machines Corporation | Method and apparatus for programmably controlling spindle synchronization and phase among disk drives in a storage subsystem |
| US5132955A (en) * | 1990-01-02 | 1992-07-21 | Sonics Associates, Incorporated | Method and apparatus for synchronizing multiple cd players |
| JPH04335255A (ja) * | 1991-05-13 | 1992-11-24 | Mitsubishi Electric Corp | ディスク同期制御装置および同期制御方法 |
| JPH0520771A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | アレイ形デイスク装置 |
| US5249254A (en) * | 1991-10-31 | 1993-09-28 | Seagate Technology, Inc. | Hard disc drive for use in a multiple drive data storage system and method of operation |
| JPH0814927B2 (ja) * | 1991-11-01 | 1996-02-14 | 富士通株式会社 | 回転同期制御方式 |
| US5555140A (en) * | 1991-11-13 | 1996-09-10 | Nec Corporation | Synchronized spindle control in disk drives with at least two data per rotation of disk |
| GB2270790A (en) * | 1992-09-18 | 1994-03-23 | Ibm | Disk drive synchronisation |
| JPH06195853A (ja) * | 1992-12-22 | 1994-07-15 | Teac Corp | モータ駆動装置 |
| US5491593A (en) * | 1993-09-10 | 1996-02-13 | International Business Machines Corporation | Disk drive spindle synchronization apparatus and method |
| KR100329151B1 (ko) * | 1995-04-27 | 2002-11-29 | 삼성전자 주식회사 | 디스크구동기록장치의스핀들모터구동제어회로 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893178A (en) * | 1973-12-19 | 1975-07-01 | Information Storage Systems | Synchronization of multiple disc drives |
| US4357707A (en) * | 1979-04-11 | 1982-11-02 | Pertec Computer Corporation | Digital phase lock loop for flexible disk data recovery system |
| US4471390A (en) * | 1982-06-25 | 1984-09-11 | Dennison Manufacturing Company | Flexible diskette data duplication |
| US4618897A (en) * | 1985-02-11 | 1986-10-21 | Ixi Laboratories, Inc. | System for synchronizing plural data storage devices to a common master |
-
1987
- 1987-12-28 JP JP62335963A patent/JPH0738267B2/ja not_active Expired - Lifetime
-
1988
- 1988-12-28 US US07/292,602 patent/US4890045A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01179274A (ja) | 1989-07-17 |
| US4890045A (en) | 1989-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0100546A2 (en) | Variable speed playback controller for a video tape recorder | |
| JPH0738267B2 (ja) | ディスク装置スピンドルモータ制御方式 | |
| JPH0378490A (ja) | スピンドルモータのｐｗｍ制御方式 | |
| US4918544A (en) | Multi-spindle synchronization control system for magnetic disk apparatus | |
| JP2523601B2 (ja) | ビデオフオ−マツト信号処理方式 | |
| JPH0570982B2 (ja) | ||
| JPH0760559B2 (ja) | 磁気ディスク装置 | |
| JPH06253568A (ja) | 基準信号発生装置 | |
| JPS6020361A (ja) | フロツピデイスク装置 | |
| JPH0412542B2 (ja) | ||
| JPH0760558B2 (ja) | 磁気ディスク装置 | |
| JPH039180Y2 (ja) | ||
| JPH0150986B2 (ja) | ||
| JPH0343839Y2 (ja) | ||
| JP2536689B2 (ja) | ドラムサ―ボ回路 | |
| JPS61170946A (ja) | 回転シリンダ用サ−ボ装置 | |
| JPS6020188Y2 (ja) | キヤプスタンサ−ボ回路 | |
| JP2699727B2 (ja) | 磁気ディスク装置のスピンドル同期制御方式 | |
| KR890003490B1 (ko) | 디지탈 오디오 테이프용 데크구동 모터의 속도 제어회로 | |
| JPS6040987Y2 (ja) | キヤプスタンサ−ボ回路 | |
| JPH0510740B2 (ja) | ||
| JPS63251961A (ja) | デイスクプレ−ヤの回転制御装置 | |
| JPS6134765A (ja) | 同期信号発生装置 | |
| JPH0320113B2 (ja) | ||
| JPH0576833B2 (ja) |