JPH039180Y2 - - Google Patents
Info
- Publication number
- JPH039180Y2 JPH039180Y2 JP6162088U JP6162088U JPH039180Y2 JP H039180 Y2 JPH039180 Y2 JP H039180Y2 JP 6162088 U JP6162088 U JP 6162088U JP 6162088 U JP6162088 U JP 6162088U JP H039180 Y2 JPH039180 Y2 JP H039180Y2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- timing
- command signal
- switching control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【考案の詳細な説明】
本考案はクロツク切替制御回路に関し、特に、
デイスク等に含まれているサーボデータあるいは
リードデータに同期した可変周波数発振器(以
下、VFOとする)のクロツクから互いに逆位相
の2つのタイミングクロツクを得、該2つのタイ
ミングクロツクの一方を選択して送出するクロツ
ク発生回路におけるクロツク切替制御回路に関す
る。
デイスク等に含まれているサーボデータあるいは
リードデータに同期した可変周波数発振器(以
下、VFOとする)のクロツクから互いに逆位相
の2つのタイミングクロツクを得、該2つのタイ
ミングクロツクの一方を選択して送出するクロツ
ク発生回路におけるクロツク切替制御回路に関す
る。
一般に、磁気デイスク装置においては、コント
ローラのクロツク、たとえば読出し用のタイミン
グクロツクは、デイスク自身に含まれているサー
ボデータあるいはリードデータに同期した位相ロ
ツク発振器(以下、PLOとする)またはVFOを
用いて作り出され、これにより、デイスクの回転
数が変動してもデータの読出しが正確に行われる
ようになつている。
ローラのクロツク、たとえば読出し用のタイミン
グクロツクは、デイスク自身に含まれているサー
ボデータあるいはリードデータに同期した位相ロ
ツク発振器(以下、PLOとする)またはVFOを
用いて作り出され、これにより、デイスクの回転
数が変動してもデータの読出しが正確に行われる
ようになつている。
従来、VFOクロツクのみを用いて読出し用の
タイミングクロツクを作り出す場合、このVFO
クロツクを位相ロツクループ(PLL)等を用い
て2倍の周波数のクロツクに変換し、この2倍周
波数クロツクを1/2分周して得られる互いに逆位
相の2つのクロツクを読出し用のタイミングクロ
ツクとしている。この2つのタイミングクロツク
のいずれか一方を選択する場合、デイスクに予め
書込まれた一定間隔のプリアンブルデータを読出
してオール“0”となるように選択する。すなわ
ち、逆に、プリアンブルデータの読出し結果がオ
ール“1”の場合には、タイミングクロツクは他
方のタイミングクロツクに切替えられる。しかし
ながら、この従来回路においては、この切替制御
が非同期で行われているために、切替えれるタイ
ミングクロツクの最後のパルスあるいは切替えら
れたタイミングクロツクの最初のパルスに「わ
れ」が生じることがあり、この「われ」はタイミ
ングクロツクの周波数を一時的に高め、これによ
り、コントローラ内の最高動作周波数が定められ
ている部品が誤動作して、この結果、コントロー
ラが誤動作して磁気デイスク装置の信頼性が低い
という問題点があつた。
タイミングクロツクを作り出す場合、このVFO
クロツクを位相ロツクループ(PLL)等を用い
て2倍の周波数のクロツクに変換し、この2倍周
波数クロツクを1/2分周して得られる互いに逆位
相の2つのクロツクを読出し用のタイミングクロ
ツクとしている。この2つのタイミングクロツク
のいずれか一方を選択する場合、デイスクに予め
書込まれた一定間隔のプリアンブルデータを読出
してオール“0”となるように選択する。すなわ
ち、逆に、プリアンブルデータの読出し結果がオ
ール“1”の場合には、タイミングクロツクは他
方のタイミングクロツクに切替えられる。しかし
ながら、この従来回路においては、この切替制御
が非同期で行われているために、切替えれるタイ
ミングクロツクの最後のパルスあるいは切替えら
れたタイミングクロツクの最初のパルスに「わ
れ」が生じることがあり、この「われ」はタイミ
ングクロツクの周波数を一時的に高め、これによ
り、コントローラ内の最高動作周波数が定められ
ている部品が誤動作して、この結果、コントロー
ラが誤動作して磁気デイスク装置の信頼性が低い
という問題点があつた。
本回路の目的は、互いに逆位相の2つのタイミ
ングクロツクを一方から他方へ切替える際には、
VFOクロツクから得られた2倍周波数クロツク
に同期させて切替えるという構想にもとづき、切
替えられたタイミングクロツクから「われ」を含
むパルスを排除し、従つて、タイミングクロツク
の周波数を所定以下に保持し、この結果、コント
ローラの誤動作を防止して磁気デイスク装置の信
頼性を向上せしめ、前述の従来回路における問題
点を解決することにある。
ングクロツクを一方から他方へ切替える際には、
VFOクロツクから得られた2倍周波数クロツク
に同期させて切替えるという構想にもとづき、切
替えられたタイミングクロツクから「われ」を含
むパルスを排除し、従つて、タイミングクロツク
の周波数を所定以下に保持し、この結果、コント
ローラの誤動作を防止して磁気デイスク装置の信
頼性を向上せしめ、前述の従来回路における問題
点を解決することにある。
以下、図面により本考案を説明する。
第1図は従来のクロツク切替制御回路のブロツ
ク回路図である。第1図においては、2倍周波数
クロツク「a」をJKフリツプフロツプ1によつ
て1/2分周し、これにより、互いに逆位相のタイ
ミングクロツク「b」および「c」を得ている。
これらのタイミングクロツク「b」および「c」
はいずれか一方のみが選択される。たとえば選択
切替指令信号「d」が低レベルの場合にJKフリ
ツプフロツプ3がセツト状態となつてタイミング
クロツク「b」が選択され、逆に、選択切替指令
信号「d」が高レベルの場合にJKフリツプフロ
ツプ3がリセツト状態となつてタイミングクロツ
ク「c」が選択される。このようにして、ナンド
ゲート4および5、および反転入力オアゲート6
を介してタイミングクロツク「e」が得られる。
なお、選択切替指令信号「d」のレベルはタイミ
ングクロツク「e」によつてデイスク上のプリア
ンブルデータを読出した結果がオール“0”の場
合に保持され、他方、オール“1”の場合に切替
えられるように制御されている。
ク回路図である。第1図においては、2倍周波数
クロツク「a」をJKフリツプフロツプ1によつ
て1/2分周し、これにより、互いに逆位相のタイ
ミングクロツク「b」および「c」を得ている。
これらのタイミングクロツク「b」および「c」
はいずれか一方のみが選択される。たとえば選択
切替指令信号「d」が低レベルの場合にJKフリ
ツプフロツプ3がセツト状態となつてタイミング
クロツク「b」が選択され、逆に、選択切替指令
信号「d」が高レベルの場合にJKフリツプフロ
ツプ3がリセツト状態となつてタイミングクロツ
ク「c」が選択される。このようにして、ナンド
ゲート4および5、および反転入力オアゲート6
を介してタイミングクロツク「e」が得られる。
なお、選択切替指令信号「d」のレベルはタイミ
ングクロツク「e」によつてデイスク上のプリア
ンブルデータを読出した結果がオール“0”の場
合に保持され、他方、オール“1”の場合に切替
えられるように制御されている。
第4図a〜第4図eは第1図の装置内に現われ
る信号のタイミング波形図である。第4図a〜第
4図eを参照して第1図の装置の動作をさらに詳
細に説明する。第4図aに示す2倍周波数クロツ
ク「a」を1/2分周すると、第4図bに示すタイ
ミングクロツク「b」および第4図cに示すタイ
ミングクロツク「c」がJKフリツプフロツプ1
の出力に得られる。ここにおいて、第4図bに示
すように、始めに、選択切替指令信号「d」が低
レベルの場合を想定する。この場合、JKフリツ
プフロツプ3はセツト状態にあり、従つて、ナン
ドゲート5は閉成され、ナンドゲート4がタイミ
ングクロツク「b」を通過させる。この結果、ゲ
ート6の出力信号「e」は、第4図eの左半分に
示すように、第4図bと同一の波形となる。次
に、選択切替指令信号「d」が、第4図dの矢印
Tに示すように、低レベルから高レベルに変化し
た場合を想定する。この場合、JKフリツプフロ
ツプ3はセツト状態からリセツト状態に変化し、
従つて、ナンドゲート4が閉成され、ナンドゲー
ト5がタイミングクロツク「c」を通過させる。
この結果、ゲート6の出力信号「e」は、第4図
eの右半分に示すように、第4図cと同一の波形
となる。このようにして得られるクロツク「e」
は、第4図eの矢印Xに示すように、タイミング
クロツク「c」の最初のパルスの幅が正常なパル
ス幅より小さくなつたり、あるいは、図示してい
ないがタイミングクロツク「b」の最後のパルス
の幅が正常なパルス幅より小さくなるという「わ
れ」現象が発生することがある。
る信号のタイミング波形図である。第4図a〜第
4図eを参照して第1図の装置の動作をさらに詳
細に説明する。第4図aに示す2倍周波数クロツ
ク「a」を1/2分周すると、第4図bに示すタイ
ミングクロツク「b」および第4図cに示すタイ
ミングクロツク「c」がJKフリツプフロツプ1
の出力に得られる。ここにおいて、第4図bに示
すように、始めに、選択切替指令信号「d」が低
レベルの場合を想定する。この場合、JKフリツ
プフロツプ3はセツト状態にあり、従つて、ナン
ドゲート5は閉成され、ナンドゲート4がタイミ
ングクロツク「b」を通過させる。この結果、ゲ
ート6の出力信号「e」は、第4図eの左半分に
示すように、第4図bと同一の波形となる。次
に、選択切替指令信号「d」が、第4図dの矢印
Tに示すように、低レベルから高レベルに変化し
た場合を想定する。この場合、JKフリツプフロ
ツプ3はセツト状態からリセツト状態に変化し、
従つて、ナンドゲート4が閉成され、ナンドゲー
ト5がタイミングクロツク「c」を通過させる。
この結果、ゲート6の出力信号「e」は、第4図
eの右半分に示すように、第4図cと同一の波形
となる。このようにして得られるクロツク「e」
は、第4図eの矢印Xに示すように、タイミング
クロツク「c」の最初のパルスの幅が正常なパル
ス幅より小さくなつたり、あるいは、図示してい
ないがタイミングクロツク「b」の最後のパルス
の幅が正常なパルス幅より小さくなるという「わ
れ」現象が発生することがある。
第2図は本考案の一実施例としてのクロツク切
替制御回路のブロツク回路図であつて、「われ」
発生を防止している。第2図において、第1図に
おける構成要素と同一な要素には同一の参照番号
を付してある。すなわち、第2図においては、第
1図の装置に対して反転器7およびJKフリツプ
フロツプ8が付加されている。このフリツプフロ
ツプ8は信号「e」を2倍周波数クロツク「a」
に同期させるためのものである。これにより、フ
リツプフロツプ8の出力信号「f」は、第4図f
に示すように、信号「e」に含まれていた「わ
れ」を含んでいない。このように、出力信号を2
倍周波数クロツクに同期させると、タイミングク
ロツク「b」および「c」のいずれか一方から他
方へ切替えても「われ」は発生しない。
替制御回路のブロツク回路図であつて、「われ」
発生を防止している。第2図において、第1図に
おける構成要素と同一な要素には同一の参照番号
を付してある。すなわち、第2図においては、第
1図の装置に対して反転器7およびJKフリツプ
フロツプ8が付加されている。このフリツプフロ
ツプ8は信号「e」を2倍周波数クロツク「a」
に同期させるためのものである。これにより、フ
リツプフロツプ8の出力信号「f」は、第4図f
に示すように、信号「e」に含まれていた「わ
れ」を含んでいない。このように、出力信号を2
倍周波数クロツクに同期させると、タイミングク
ロツク「b」および「c」のいずれか一方から他
方へ切替えても「われ」は発生しない。
第3図は本考案の他の実施例としてのクロツク
切替制御回路のブロツク回路図であつて、やはり
「われ」発生を防止している。第3図においても、
第1図における構成要素と同一な要素には同一の
参照番号を付してある。すなわち、第3図におい
ては、第1図の装置に対してJKフリツプフロツ
プ9が付加されている。このフリツプフロツプ9
は選択切替指令信号「d」を2倍周波数クロツク
「a」に同期させるためのものである。これによ
り、第4図dに示す選択切替指令信号「d」はシ
フトされて、第4図gに示す信号「g」となる。
従つて、信号「g」および逆位相の信号「g′」に
よつてナンドゲート4および5が制御されると、
ゲート6の出力信号「h」は、第4図hに示すよ
うに第2図の装置における出力信号「f」と同じ
になる。このように、選択切替指令信号「d」を
2倍周波数クロツクに同期させると、タイミング
クロツク「b」および「c」のいずれか一方から
他方へ切替えても「われ」は発生しない。また
「われ」の排除に伴ない、切替え時におけるタイ
ミングクロツクの周波数低下は、通常の回路構成
においては最低動作周波数は小さいので、この低
下による誤動作は少ない。
切替制御回路のブロツク回路図であつて、やはり
「われ」発生を防止している。第3図においても、
第1図における構成要素と同一な要素には同一の
参照番号を付してある。すなわち、第3図におい
ては、第1図の装置に対してJKフリツプフロツ
プ9が付加されている。このフリツプフロツプ9
は選択切替指令信号「d」を2倍周波数クロツク
「a」に同期させるためのものである。これによ
り、第4図dに示す選択切替指令信号「d」はシ
フトされて、第4図gに示す信号「g」となる。
従つて、信号「g」および逆位相の信号「g′」に
よつてナンドゲート4および5が制御されると、
ゲート6の出力信号「h」は、第4図hに示すよ
うに第2図の装置における出力信号「f」と同じ
になる。このように、選択切替指令信号「d」を
2倍周波数クロツクに同期させると、タイミング
クロツク「b」および「c」のいずれか一方から
他方へ切替えても「われ」は発生しない。また
「われ」の排除に伴ない、切替え時におけるタイ
ミングクロツクの周波数低下は、通常の回路構成
においては最低動作周波数は小さいので、この低
下による誤動作は少ない。
以上説明したように、本考案によれば、タイミ
ングクロツクの切替えの際に「われ」の発生を防
止することができ、従つて、タイミングクロツク
の周波数を所定値以下に保持することができ、こ
の結果、コントローラの誤動作を防止することが
でき、さらに磁気デイスク装置の信頼性を向上さ
せることができ、前述の従来回路における問題点
の解決に役立つものである。
ングクロツクの切替えの際に「われ」の発生を防
止することができ、従つて、タイミングクロツク
の周波数を所定値以下に保持することができ、こ
の結果、コントローラの誤動作を防止することが
でき、さらに磁気デイスク装置の信頼性を向上さ
せることができ、前述の従来回路における問題点
の解決に役立つものである。
第1図は従来のクロツク切替制御回路のブロツ
ク回路図、第2図は本考案の一実施例としてのク
ロツク切替制御回路のブロツク回路図、第3図は
本考案の他の実施例としてのクロツク切替制御回
路のブロツク回路図、第4図a〜第4図hは第1
図、第2図および第3図の回路内に現われる信号
のタイミング波形図である。 1,3,8,9……JKフリツプフロツプ、4,
5……ナンドゲート、6……反転入力オアゲー
ト。
ク回路図、第2図は本考案の一実施例としてのク
ロツク切替制御回路のブロツク回路図、第3図は
本考案の他の実施例としてのクロツク切替制御回
路のブロツク回路図、第4図a〜第4図hは第1
図、第2図および第3図の回路内に現われる信号
のタイミング波形図である。 1,3,8,9……JKフリツプフロツプ、4,
5……ナンドゲート、6……反転入力オアゲー
ト。
Claims (1)
- 【実用新案登録請求の範囲】 サーボデータあるいはリードデータに同期した
クロツクの2倍の周波数のクロツクが入力され、
この2倍の周波数のクロツクを1/2分周して互い
に逆位相の2つのタイミングクロツクを作成出力
する分周回路1と、 デイスク上に予じめ書込まれた一定間隔のプリ
アンブルデータ読出し時の読出し結果が、予じめ
決められた結果となるように切替選択指令信号が
入力され、当該指令信号をラツチするラツチ回路
3と、 前記ラツチ回路3の出力信号により前記分周回
路1から出力されるクロツク信号のいずれか一方
を選択出力するためのゲート回路4〜6と、 前記ゲート回路4〜6に入力される前記ラツチ
回路3の出力または前記ゲート回路4〜6の出力
を前記2倍の周波数のクロツクに同期して出力さ
せるための同期回路8,9と、を設けたことを特
徴とするクロツク切替制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6162088U JPH039180Y2 (ja) | 1988-05-12 | 1988-05-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6162088U JPH039180Y2 (ja) | 1988-05-12 | 1988-05-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6418466U JPS6418466U (ja) | 1989-01-30 |
JPH039180Y2 true JPH039180Y2 (ja) | 1991-03-07 |
Family
ID=31287278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6162088U Expired JPH039180Y2 (ja) | 1988-05-12 | 1988-05-12 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH039180Y2 (ja) |
-
1988
- 1988-05-12 JP JP6162088U patent/JPH039180Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6418466U (ja) | 1989-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4795985A (en) | Digital phase lock loop | |
US5442324A (en) | Digital-controlled oscillator | |
JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
US4390910A (en) | Phase-lock oscillator | |
US4890045A (en) | Spindle motor control system for magnetic disk apparatus | |
EP0240232A2 (en) | Digital phase lock loop | |
JPH039180Y2 (ja) | ||
US4131920A (en) | Closed-clock writing system for a rotating magnetic memory | |
JPH05327488A (ja) | 位相同期回路における同期外れ検出回路 | |
JPH03205920A (ja) | 位相同期回路、記憶装置および磁気ディスク記憶装置 | |
JPS5816776B2 (ja) | 位相同期方式 | |
JPS6353628B2 (ja) | ||
JPH035946Y2 (ja) | ||
JPH0461073A (ja) | デイスク装置 | |
JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
JP2556542B2 (ja) | 同期回路 | |
KR890003490B1 (ko) | 디지탈 오디오 테이프용 데크구동 모터의 속도 제어회로 | |
KR880001743Y1 (ko) | Foc의 인덱스 신호 보상회로. | |
US3363182A (en) | Single oscillator clock circuit | |
JP2674032B2 (ja) | クロック抽出回路 | |
JPS6020361A (ja) | フロツピデイスク装置 | |
JPH0385012A (ja) | パルス発生回路 | |
JPH0479610A (ja) | 基準信号発生回路 | |
JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
JPS5923655B2 (ja) | 位相同期回路 |