JPH035946Y2 - - Google Patents
Info
- Publication number
- JPH035946Y2 JPH035946Y2 JP1982000467U JP46782U JPH035946Y2 JP H035946 Y2 JPH035946 Y2 JP H035946Y2 JP 1982000467 U JP1982000467 U JP 1982000467U JP 46782 U JP46782 U JP 46782U JP H035946 Y2 JPH035946 Y2 JP H035946Y2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- output
- clock
- command signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Complex Calculations (AREA)
Description
【考案の詳細な説明】
本考案は、非同期で入力されるコマンド（指
令）信号から指令の解読・制御に必要なタイミン
グパルスを発生させる回路に関する。
令）信号から指令の解読・制御に必要なタイミン
グパルスを発生させる回路に関する。
第１図は、この種の従来のタイミングパルス発
生回路を示す回路図である。
生回路を示す回路図である。
従来の回路は図に示すようにコマンド信号
ACTをインバータINV、積分回路∫dtおよび微分
回路ｄ／dtで操作した後、この操作した信号をその まま出力するか、またはさらにロジツク回路を通
した後に出力するかして、タイミングパルスを作
成している。
ACTをインバータINV、積分回路∫dtおよび微分
回路ｄ／dtで操作した後、この操作した信号をその まま出力するか、またはさらにロジツク回路を通
した後に出力するかして、タイミングパルスを作
成している。
第３図は第１図のT1，T2，T3より出力される
タイミングパルスを示したものである。
タイミングパルスを示したものである。
T1，T2，T3には、コマンド信号の前縁また後
縁に発生させたタイミングが示されている。
縁に発生させたタイミングが示されている。
この回路は、上記のようにタイミングパルスが
コマンド信号の前縁または後縁付近に限られてお
り、またタイミングパルスの種類も少ない。その
ため複雑なきめの細かいタイミングパルスの発生
が要求されるものには使用は困難であつた。ま
た、この回路構成でコマンド信号幅の中央にタイ
ミングパルスを発生させようとすると回路が複雑
になる問題があつた。
コマンド信号の前縁または後縁付近に限られてお
り、またタイミングパルスの種類も少ない。その
ため複雑なきめの細かいタイミングパルスの発生
が要求されるものには使用は困難であつた。ま
た、この回路構成でコマンド信号幅の中央にタイ
ミングパルスを発生させようとすると回路が複雑
になる問題があつた。
さらに微分、積分回路は通常、抵抗Ｒとコデン
サＣの時定数を用いているので温度変化によりタ
イミングパルス幅と位相が変化するため変化分を
見込んだマージンのある設計が必要となる欠点あ
つた。
サＣの時定数を用いているので温度変化によりタ
イミングパルス幅と位相が変化するため変化分を
見込んだマージンのある設計が必要となる欠点あ
つた。
本考案の目的は、コマンド入力ACTから多種
類のタイミングパルスを発生させて、複雑なコマ
ンド制御を可能にしたタイミングパルス発生回路
を提供することにある。
類のタイミングパルスを発生させて、複雑なコマ
ンド制御を可能にしたタイミングパルス発生回路
を提供することにある。
前記目的を達成するために本考案よるタイミン
グパルス発生回路は非同期で入力されるコマンド
信号から指令の解読・制御等に必要なタイミング
パルスを発生させる回路において、前記コマンド
信号をセツトまたはリセツト入力とし、前記コマ
ンド信号とは位相が独立した関係にあるクロツク
により前記コマンド入力を読込む第１のフリツプ
フロツプと、前記第１のフリツプフロツプのＱ，
Ｑ出力をセツトまたはリセツト入力とし、前記ク
ロツクにより前記第１のフリツプフロツプのＱ，
Ｑ出力を読込む第２のフリツプフロツプと、前記
第１のフリツプフロツプ出力と前記クロツクの論
理積をクロツクとして入力するカウンタと、前記
第１のフリツプフロツプ出力と前記クロツクの論
理積の出力、第１および第２のフリツプフロツプ
出力ならびにカウンタ出力を入力とするロジツク
ゲートとから構成され、前記コマンド信号が存在
している期間中、コマンド信号の中央部付近、前
縁および後縁付近に、前記クロツクの幅と位相の
精度で任意の幅と位相のタイミングパルスを発生
させるように構成してある。
グパルス発生回路は非同期で入力されるコマンド
信号から指令の解読・制御等に必要なタイミング
パルスを発生させる回路において、前記コマンド
信号をセツトまたはリセツト入力とし、前記コマ
ンド信号とは位相が独立した関係にあるクロツク
により前記コマンド入力を読込む第１のフリツプ
フロツプと、前記第１のフリツプフロツプのＱ，
Ｑ出力をセツトまたはリセツト入力とし、前記ク
ロツクにより前記第１のフリツプフロツプのＱ，
Ｑ出力を読込む第２のフリツプフロツプと、前記
第１のフリツプフロツプ出力と前記クロツクの論
理積をクロツクとして入力するカウンタと、前記
第１のフリツプフロツプ出力と前記クロツクの論
理積の出力、第１および第２のフリツプフロツプ
出力ならびにカウンタ出力を入力とするロジツク
ゲートとから構成され、前記コマンド信号が存在
している期間中、コマンド信号の中央部付近、前
縁および後縁付近に、前記クロツクの幅と位相の
精度で任意の幅と位相のタイミングパルスを発生
させるように構成してある。
前記構成によれば多種類のタイミングパルスを
簡単な回路構成で得ることができ、本考案の目的
を完全に達成することができる。
簡単な回路構成で得ることができ、本考案の目的
を完全に達成することができる。
以下、図面を参照して本考案をさらに詳しく説
明する。
明する。
第２図は本考案によるタイミングパルス発生回
路の一実施例を示す回路図、第４図はそのタイミ
ングチヤートである。
路の一実施例を示す回路図、第４図はそのタイミ
ングチヤートである。
第１図において、１，２はJKフリツプフロツ
プ（Ｆ／Ｆ）、３はインバータ、４はAND素子、
５はカウンタ、６はロジツクゲート部（AND、
NAND等）をそれぞれ示しており、コマンド信
号ACTはクロツクCLの立上りに同期してＦ／Ｆ
１，２へシフトされる（第４図Ａ，Ｃ出力）。
Ｆ／Ｆ１のＡ出力とクロツクCLはANDゲート４
に導びかれ、その出力からは同期クロツクＥが発
生する。
プ（Ｆ／Ｆ）、３はインバータ、４はAND素子、
５はカウンタ、６はロジツクゲート部（AND、
NAND等）をそれぞれ示しており、コマンド信
号ACTはクロツクCLの立上りに同期してＦ／Ｆ
１，２へシフトされる（第４図Ａ，Ｃ出力）。
Ｆ／Ｆ１のＡ出力とクロツクCLはANDゲート４
に導びかれ、その出力からは同期クロツクＥが発
生する。
ANDゲート４のＥ出力はカウンタ５に入力さ
れ、カウンタ５は第４図に示すようなQ1，Q2，
Q3，Q4のカウント出力を発生する。
れ、カウンタ５は第４図に示すようなQ1，Q2，
Q3，Q4のカウント出力を発生する。
カウンタ５の出力Q1〜Q4、Ｆ／Ｆ１の出力Ａ、
Ｂ、Ｆ／Ｆ２の出力Ｃ、ＤおよびANDゲート４
の出力Ｅは、それぞれロジツクゲート部６に入力
され、タイミングパルスT1，T2〜Tnを発生す
る。
Ｂ、Ｆ／Ｆ２の出力Ｃ、ＤおよびANDゲート４
の出力Ｅは、それぞれロジツクゲート部６に入力
され、タイミングパルスT1，T2〜Tnを発生す
る。
ロジツクゲート部では上記のような信号が入力
するためACTパルスの幅にほぼ等しい有効時間
内に、最小、クロツクCLの幅と位相の精度で任
意の幅と位相のタイミングパルスを発生させるこ
とができる。
するためACTパルスの幅にほぼ等しい有効時間
内に、最小、クロツクCLの幅と位相の精度で任
意の幅と位相のタイミングパルスを発生させるこ
とができる。
第４図のT4，T5には一例としてACTの真中で
発生したタイミングパルスが、T1，T2，T3には
ACTの前縁、後縁付近で発生したタイミングパ
ルスが示されている。
発生したタイミングパルスが、T1，T2，T3には
ACTの前縁、後縁付近で発生したタイミングパ
ルスが示されている。
ここでロジツクゲートの構成の一例を示すと、
タイミングパルスＴ１は第４図のタイミングチヤ
ートから明らかなように例えばフリツプフロツプ
１の出力であるＡとフリツプフロツプ２の反転出
力の論理積で得ることができる。また、タイミン
グパルスＴ３はフリツプフロツプ２の反転出力と
Ｑ３とＱ４のノア出力で得ることができる。 本
考案回路は非同期コマンド入力信号から、任意の
幅と位相のパルスをコマンド入力時間内に簡単な
ロジツク回路を用いて種々発生させることができ
る。また抵抗Ｒ、コンデンサＣを用いていないた
め温度変化に対しても安定な動作が行なえる。
タイミングパルスＴ１は第４図のタイミングチヤ
ートから明らかなように例えばフリツプフロツプ
１の出力であるＡとフリツプフロツプ２の反転出
力の論理積で得ることができる。また、タイミン
グパルスＴ３はフリツプフロツプ２の反転出力と
Ｑ３とＱ４のノア出力で得ることができる。 本
考案回路は非同期コマンド入力信号から、任意の
幅と位相のパルスをコマンド入力時間内に簡単な
ロジツク回路を用いて種々発生させることができ
る。また抵抗Ｒ、コンデンサＣを用いていないた
め温度変化に対しても安定な動作が行なえる。
以上詳しく説明したように、本考案によれば特
に複雑な回路構成にすることもなく、非同期に入
力されるコマンド信号から、種々のタイミングパ
ルスを任意時期にかつ安定に供給することができ
る。
に複雑な回路構成にすることもなく、非同期に入
力されるコマンド信号から、種々のタイミングパ
ルスを任意時期にかつ安定に供給することができ
る。
本考案回路は地上から人工衛星等に送信される
非同期のコマンド信号から、指令の解読、機器へ
の制御・分配を行なう必要のある回路などに用い
られる。
非同期のコマンド信号から、指令の解読、機器へ
の制御・分配を行なう必要のある回路などに用い
られる。
第１図は従来のタイミングパルス発生回路の回
路図、第２図は本考案によるタイミングパルス発
生回路の一実施例を示す回路図、第３図は従来の
タイミングパルス発生回路の動作を説明するため
の波形図、第４図は本考案によるタイミングパル
ス発生回路の動作を説明するための波形図であ
る。 １，２……JKフリツプフロツプ、３……イン
バータ、４……アンド回路、５……カウンタ、６
……ロジツクゲート。
路図、第２図は本考案によるタイミングパルス発
生回路の一実施例を示す回路図、第３図は従来の
タイミングパルス発生回路の動作を説明するため
の波形図、第４図は本考案によるタイミングパル
ス発生回路の動作を説明するための波形図であ
る。 １，２……JKフリツプフロツプ、３……イン
バータ、４……アンド回路、５……カウンタ、６
……ロジツクゲート。
Claims (1)
- 非同期で入力されるコマンド信号から指令の解
読・制御等に必要なタイミングパルスを発生させ
る回路において、前記コマンド信号をセツトまた
はリセツト入力とし、前記コマンド信号とは位相
が独立した関係にあるクロツクにより前記コマン
ド入力を読込む第１のフリツプフロツプと、前記
第１のフリツプフロツプのＱ，出力をセツトま
たはリセツト入力とし、前記クロツクにより前記
第１のフリツプフロツプのＱ，出力を読込む第
２のフリツプフロツプと、前記第１のフリツプフ
ロツプ出力と前記クロツクの論理積をクロツクと
して入力するカウンタと、前記第１のフリツプフ
ロツプ出力と前記クロツクの論理積の出力、第１
および第２のフリツプフロツプ出力ならびにカウ
ンタ出力を入力とするロジツクゲートとから構成
され、前記コマンド信号が存在している期間中、
コマンド信号の中央部付近、前縁および後縁付近
に、前記クロツクの幅と位相の精度で任意の幅と
位相のタイミングパルスを発生させるように構成
したことを特徴とする非同期入力コマンド信号に
よるタイミングパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP46782U JPS58105626U (ja) | 1982-01-06 | 1982-01-06 | 非同期入力コマンド信号によるタイミングパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP46782U JPS58105626U (ja) | 1982-01-06 | 1982-01-06 | 非同期入力コマンド信号によるタイミングパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105626U JPS58105626U (ja) | 1983-07-18 |
| JPH035946Y2 true JPH035946Y2 (ja) | 1991-02-15 |
Family
ID=30013541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP46782U Granted JPS58105626U (ja) | 1982-01-06 | 1982-01-06 | 非同期入力コマンド信号によるタイミングパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105626U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995550A (ja) * | 1973-01-12 | 1974-09-10 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722255Y2 (ja) * | 1977-12-13 | 1982-05-14 | ||
| JPS56132630U (ja) * | 1980-02-29 | 1981-10-07 |
-
1982
- 1982-01-06 JP JP46782U patent/JPS58105626U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995550A (ja) * | 1973-01-12 | 1974-09-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58105626U (ja) | 1983-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1294759A (en) | Variable frequency oscillator control systems | |
| US5552732A (en) | High speed divide by 1.5 clock generator | |
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| JPH035946Y2 (ja) | ||
| JPS6316711A (ja) | タイミング装置 | |
| JPS6113312B2 (ja) | ||
| JPS6128426Y2 (ja) | ||
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| JPS6329301Y2 (ja) | ||
| SU1735952A1 (ru) | Преобразователь угла поворота вала в код | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH039180Y2 (ja) | ||
| JPS6228823A (ja) | 信号切換回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPH0385012A (ja) | パルス発生回路 | |
| JPH0219650B2 (ja) | ||
| JPS6398213A (ja) | パワ−オンリセツト回路 | |
| JPH0466131B2 (ja) | ||
| JPH0677228B2 (ja) | クロック信号発生回路 | |
| JPH0351331B2 (ja) | ||
| JPS6364086B2 (ja) | ||
| JPH0137886B2 (ja) | ||
| JPH01229518A (ja) | マスタスライス方式による半導体集積回路 | |
| JPH03121727U (ja) |