JPS6113312B2 - - Google Patents
Info
- Publication number
- JPS6113312B2 JPS6113312B2 JP54069636A JP6963679A JPS6113312B2 JP S6113312 B2 JPS6113312 B2 JP S6113312B2 JP 54069636 A JP54069636 A JP 54069636A JP 6963679 A JP6963679 A JP 6963679A JP S6113312 B2 JPS6113312 B2 JP S6113312B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- clock
- output
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 53
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000008929 regeneration Effects 0.000 claims description 8
- 238000011069 regeneration method Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Description
【発明の詳細な説明】
この発明はメモリー信号発生器に関し、更に詳
しくはメモリーサイクルに対し時間的に一定の関
係にあるリードライト信号、チツプイネイブル信
号、アドレス信号等のコントロール信号で動作す
るRAM（Random Access Memory）等のメモリ
ー素子のコントロール信号発生器に関するもので
ある。
しくはメモリーサイクルに対し時間的に一定の関
係にあるリードライト信号、チツプイネイブル信
号、アドレス信号等のコントロール信号で動作す
るRAM（Random Access Memory）等のメモリ
ー素子のコントロール信号発生器に関するもので
ある。
従来のメモリーコントロール信号は一般に基本
クロツクの適当なタイミングを用いて作つてい
た。しかし基本クロツクはシステム全体のタイミ
ングとしてメモリーコントロール信号の発生以外
にも多く用いられるのが一般で、ノイズの混入す
る可能性も高い。従つて基本クロツクのタイミン
グを用いてメモリーコントロール信号を発生して
いたのでは、メモリーサイクルに対し、各種のコ
ントロール信号の時間関係及び時間巾が一定でな
くなり、メモリー内容を破壊する場合が生じると
いう欠点があつた。
クロツクの適当なタイミングを用いて作つてい
た。しかし基本クロツクはシステム全体のタイミ
ングとしてメモリーコントロール信号の発生以外
にも多く用いられるのが一般で、ノイズの混入す
る可能性も高い。従つて基本クロツクのタイミン
グを用いてメモリーコントロール信号を発生して
いたのでは、メモリーサイクルに対し、各種のコ
ントロール信号の時間関係及び時間巾が一定でな
くなり、メモリー内容を破壊する場合が生じると
いう欠点があつた。
以下これらを従来回路を用いて説明する。
第１図は従来のメモリー信号発生器の一般的構
成を示すブロツク図であり、図において、１は端
子Ａに入力される基本クロツクを１／ｎに分周し
てメモリーサイクルを作るための分周回路、２は
メモリーサイクルの種々のタイミングを得るため
のシフトレジスタ、３はシフトレジスタ２のタイ
ミングを用いて各種メモリーコントロール信号を
発生するためのメモリーコントロール信号発生回
路である。
成を示すブロツク図であり、図において、１は端
子Ａに入力される基本クロツクを１／ｎに分周し
てメモリーサイクルを作るための分周回路、２は
メモリーサイクルの種々のタイミングを得るため
のシフトレジスタ、３はシフトレジスタ２のタイ
ミングを用いて各種メモリーコントロール信号を
発生するためのメモリーコントロール信号発生回
路である。
次にこのメモリー信号発生器の動作を第４図を
用いて説明する。第４図において基本クロツク
CKが正常な場合、分周回路１の出力信号はTm
のようになり、これより一定時間巾のメモリーサ
イクルが作られ、これに対して一定のメモリーコ
ントロール信号MCI及びMC２がメモリーコント
ロール信号発生回路３によつて発生される。この
メモリーコントロール信号MC１，MC２のタイ
ミング巾は、メモリーの規格によりメモリー周期
に対し或る範囲で規定されており、この範囲内に
なるように例えばクロツクCKの立上り又は立下
りのタイミングを用いて第４図ｃ，ｄのように
MC１，MC２は作られる。しかし、何らかの原
因で基本クロツクにノイズが混入した場合、例え
ば基本クロツクがCKのような波形になつた場合
には、分周回路１の出力信号はTm′のようにな
り、メモリーサイクルもノイズが混入した部分に
対しては短かくなる。又シフトレジスタ２のタイ
ミングを用いてメモリーコントロール信号発生回
路３により発生されるメモリーコントロール信号
もMC１′及びMC２′のようにメモリーサイクル
に対して時間関係及び時間巾が一定でなくなる。
一般のメモリーはメモリーサイクルに対してメモ
リーコントロール信号の時間関係及び時間巾が規
定されており、規定の範囲を越えた場合、メモリ
ー内容が破壊される場合が生じる。
用いて説明する。第４図において基本クロツク
CKが正常な場合、分周回路１の出力信号はTm
のようになり、これより一定時間巾のメモリーサ
イクルが作られ、これに対して一定のメモリーコ
ントロール信号MCI及びMC２がメモリーコント
ロール信号発生回路３によつて発生される。この
メモリーコントロール信号MC１，MC２のタイ
ミング巾は、メモリーの規格によりメモリー周期
に対し或る範囲で規定されており、この範囲内に
なるように例えばクロツクCKの立上り又は立下
りのタイミングを用いて第４図ｃ，ｄのように
MC１，MC２は作られる。しかし、何らかの原
因で基本クロツクにノイズが混入した場合、例え
ば基本クロツクがCKのような波形になつた場合
には、分周回路１の出力信号はTm′のようにな
り、メモリーサイクルもノイズが混入した部分に
対しては短かくなる。又シフトレジスタ２のタイ
ミングを用いてメモリーコントロール信号発生回
路３により発生されるメモリーコントロール信号
もMC１′及びMC２′のようにメモリーサイクル
に対して時間関係及び時間巾が一定でなくなる。
一般のメモリーはメモリーサイクルに対してメモ
リーコントロール信号の時間関係及び時間巾が規
定されており、規定の範囲を越えた場合、メモリ
ー内容が破壊される場合が生じる。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、基本クロツクに何
らかの原因でノイズが混入した場合でも、メモリ
ーサイクルに対し時間的に一定のコントロール信
号を発生させ、メモリー内容が破壊されることの
ない様にしたメモリー信号発生器を提供するもの
である。
去するためになされたもので、基本クロツクに何
らかの原因でノイズが混入した場合でも、メモリ
ーサイクルに対し時間的に一定のコントロール信
号を発生させ、メモリー内容が破壊されることの
ない様にしたメモリー信号発生器を提供するもの
である。
以下この発明の一実施例を図について説明す
る。
る。
第２図は本発明によるメモリー信号発生器の構
成を示すブロツク図で、図において１，２，３，
Ａは第１図と同じものを示す。４は分周回路１の
出力により一定時間巾のゲートパルスを発生し、
クロツク再生回路５への分周回路１の出力をゲー
トするゲート信号発生回路である。クロツク再生
回路５はゲートされた分周回路出力に同期した再
生クロツクを発生する回路で、１具体例を第３図
に示す。第３図において、６はANDゲート、７
はダイオード、８は抵抗、９はコンデンサであ
り、本回路は上記６〜９により正帰還回路が構成
され、端子Ｂに印加されるパルスに同期した信号
を発振する外部同期発振回路となる。なおその発
振周波数は抵抗８およびコンデンサ９により決ま
り、その発振周波数を必要再生クロツク周波数に
合わせておくことにより、端子Ｂにゲート回路４
によりゲートされた分周回路１の出力を入力する
と、端子Ｃにゲートされた分周出力に同期した再
生クロツクが得られる。なおゲート信号発生回路
は例えば第６図に示す如く単安定マルチバイブレ
ータ４１、インバータ４２，４３及びANDゲー
ト４４により構成され、分周回路１の出力が入力
されメモリー信号を発生するに必要な一定時間分
の分周回路１の出力をゲートして出力する。
成を示すブロツク図で、図において１，２，３，
Ａは第１図と同じものを示す。４は分周回路１の
出力により一定時間巾のゲートパルスを発生し、
クロツク再生回路５への分周回路１の出力をゲー
トするゲート信号発生回路である。クロツク再生
回路５はゲートされた分周回路出力に同期した再
生クロツクを発生する回路で、１具体例を第３図
に示す。第３図において、６はANDゲート、７
はダイオード、８は抵抗、９はコンデンサであ
り、本回路は上記６〜９により正帰還回路が構成
され、端子Ｂに印加されるパルスに同期した信号
を発振する外部同期発振回路となる。なおその発
振周波数は抵抗８およびコンデンサ９により決ま
り、その発振周波数を必要再生クロツク周波数に
合わせておくことにより、端子Ｂにゲート回路４
によりゲートされた分周回路１の出力を入力する
と、端子Ｃにゲートされた分周出力に同期した再
生クロツクが得られる。なおゲート信号発生回路
は例えば第６図に示す如く単安定マルチバイブレ
ータ４１、インバータ４２，４３及びANDゲー
ト４４により構成され、分周回路１の出力が入力
されメモリー信号を発生するに必要な一定時間分
の分周回路１の出力をゲートして出力する。
次に第５図を用いて本発明によるメモリー信号
発生器の動作について説明する。第２図の端子Ａ
に入力される基本クロツクが第５図ａのCKのよ
うに正常な場合は、分周回路１の出力Tmはゲー
ト信号TGではゲートされず、信号ＴnGとしてク
ロツク再生回路５に入力され、再生クロツクCKo
が発生され、シフトレジスタ２のタイミングを用
いてメモリーコントロール信号発生回路３により
MC1及びMC2のようなメモリーコントロール信号
が発生される。次に基本クロツクに何らかの原因
でノイズが混入し、CK′のようになつた場合、分
周回路１の出力、すなわち第６図に示すゲート信
号発生器４の単安定マルチバイプレータ４１の入
力はTm′のようになり、その出力であるゲート信
号は、一定時間ｔだけオンし、その後オフとな
り、Tm′の立上りで再びオンとなるＴG′のように
なる。この結果、クロツク再生回路５の入力は
Tm′がゲート信号発生器４によりＴG′でゲートさ
れたＴnG′のような波形となる。この場合、クロ
ツク再生回路５の出力である再生クロツクは
CKo′のようになる。この再生クロツクからシフ
トレジスタ２及びメモリーコントロール信号発生
回路３により作られるメモリーコントロール信号
はMC１′及びMC２′のようになる。図からわか
る様に、この場合にもメモリーコントロール信号
MC１′及びMC２′のメモリーサイクルに対する
時間関係及び時間巾は一定である。
発生器の動作について説明する。第２図の端子Ａ
に入力される基本クロツクが第５図ａのCKのよ
うに正常な場合は、分周回路１の出力Tmはゲー
ト信号TGではゲートされず、信号ＴnGとしてク
ロツク再生回路５に入力され、再生クロツクCKo
が発生され、シフトレジスタ２のタイミングを用
いてメモリーコントロール信号発生回路３により
MC1及びMC2のようなメモリーコントロール信号
が発生される。次に基本クロツクに何らかの原因
でノイズが混入し、CK′のようになつた場合、分
周回路１の出力、すなわち第６図に示すゲート信
号発生器４の単安定マルチバイプレータ４１の入
力はTm′のようになり、その出力であるゲート信
号は、一定時間ｔだけオンし、その後オフとな
り、Tm′の立上りで再びオンとなるＴG′のように
なる。この結果、クロツク再生回路５の入力は
Tm′がゲート信号発生器４によりＴG′でゲートさ
れたＴnG′のような波形となる。この場合、クロ
ツク再生回路５の出力である再生クロツクは
CKo′のようになる。この再生クロツクからシフ
トレジスタ２及びメモリーコントロール信号発生
回路３により作られるメモリーコントロール信号
はMC１′及びMC２′のようになる。図からわか
る様に、この場合にもメモリーコントロール信号
MC１′及びMC２′のメモリーサイクルに対する
時間関係及び時間巾は一定である。
この様に本発明によるメモリー信号発生器では
基本クロツクにノイズが混入した場合にも、メモ
リー内容を破壊することは無い。本発明によるメ
モリー信号発生器の場合、再生クロツクにノイズ
が混入すればメモリーコントロール信号が乱れる
ことになるが、クロツク再生回路は基本クロツク
と異なり、専用の回路であり、ノイズの混入はほ
とんど無く、万が一あつた場合にもこれを無くす
ることは容易である。
基本クロツクにノイズが混入した場合にも、メモ
リー内容を破壊することは無い。本発明によるメ
モリー信号発生器の場合、再生クロツクにノイズ
が混入すればメモリーコントロール信号が乱れる
ことになるが、クロツク再生回路は基本クロツク
と異なり、専用の回路であり、ノイズの混入はほ
とんど無く、万が一あつた場合にもこれを無くす
ることは容易である。
以上のように、本発明によるメモリー信号発生
器によれば、分周信号をゲート信号発生回路でゲ
ートしてクロツク再生回路に加えることにより、
メモリーサイクルに対するメモリーコントロール
信号の時間巾及び時間関係が一定になるようにし
たので、メモリー内容がノイズにより破壊される
ことはなく、安定な信頼性の高いメモリー装置シ
ステムを構成することが可能となり、その効果は
大である。
器によれば、分周信号をゲート信号発生回路でゲ
ートしてクロツク再生回路に加えることにより、
メモリーサイクルに対するメモリーコントロール
信号の時間巾及び時間関係が一定になるようにし
たので、メモリー内容がノイズにより破壊される
ことはなく、安定な信頼性の高いメモリー装置シ
ステムを構成することが可能となり、その効果は
大である。
第１図は従来のメモリー信号発生器の構成を示
すブロツク図、第２図は本発明の一実施例による
メモリー信号発生器の構成を示すブロツク図、第
３図は本発明によるメモリー信号発生器のクロツ
ク再生回路の具体例を示す図、第４図ａ〜ｈは第
１図の回路の動作説明のための波形図、第５図は
ａ〜ｎは第２図の回路の動作説明のための波形
図、第６図は第２図のゲート信号発生回路の具体
例を示す図である。 １…分周回路、２…シフトレジスタ、３…メモ
リーコントロール信号発生回路、４…ゲート信号
発生回路、５…クロツク再生回路、なお、図中同
一符号はそれぞれ同一又は相当部分を示す。
すブロツク図、第２図は本発明の一実施例による
メモリー信号発生器の構成を示すブロツク図、第
３図は本発明によるメモリー信号発生器のクロツ
ク再生回路の具体例を示す図、第４図ａ〜ｈは第
１図の回路の動作説明のための波形図、第５図は
ａ〜ｎは第２図の回路の動作説明のための波形
図、第６図は第２図のゲート信号発生回路の具体
例を示す図である。 １…分周回路、２…シフトレジスタ、３…メモ
リーコントロール信号発生回路、４…ゲート信号
発生回路、５…クロツク再生回路、なお、図中同
一符号はそれぞれ同一又は相当部分を示す。
Claims (1)
- １ 基本クロツクを１／ｎに分周する分周回路
と、この分周回路の出力により一定時間巾のゲー
トパルスを発生するゲート信号発生回路と、ゲー
トパルスによりゲートされた上記分周回路の出力
に同期した再生クロツクを発生するクロツク再生
回路と、上記再生クロツクからメモリーサイクル
の所定タイミングを得るためのシフトレジスタ
と、上記タイミングを用いて互いに異なるタイミ
ング及び時間巾を有する複数のメモリーコントロ
ール信号発生回路とを備えたことを特徴とするメ
モリー信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6963679A JPS55163675A (en) | 1979-06-01 | 1979-06-01 | Memory signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6963679A JPS55163675A (en) | 1979-06-01 | 1979-06-01 | Memory signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55163675A JPS55163675A (en) | 1980-12-19 |
| JPS6113312B2 true JPS6113312B2 (ja) | 1986-04-12 |
Family
ID=13408540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6963679A Granted JPS55163675A (en) | 1979-06-01 | 1979-06-01 | Memory signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55163675A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105320A (ja) * | 1988-10-14 | 1990-04-17 | Miyota Seimitsu Kk | ジンバルとコアシールドを一体化した磁気ヘッド |
| JPH03124309U (ja) * | 1990-03-30 | 1991-12-17 | ||
| JPH0439804U (ja) * | 1990-07-31 | 1992-04-03 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599470A (ja) * | 1982-07-09 | 1984-01-18 | トリノ工業株式会社 | 太陽熱利用に依る屋外設置の冷蔵庫の冷房，冷凍装置 |
-
1979
- 1979-06-01 JP JP6963679A patent/JPS55163675A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105320A (ja) * | 1988-10-14 | 1990-04-17 | Miyota Seimitsu Kk | ジンバルとコアシールドを一体化した磁気ヘッド |
| JPH03124309U (ja) * | 1990-03-30 | 1991-12-17 | ||
| JPH0439804U (ja) * | 1990-07-31 | 1992-04-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55163675A (en) | 1980-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3621403A (en) | Digital frequency modulated sweep generator | |
| GB1256164A (en) | Signal phasecompensation circuits | |
| JPS6113312B2 (ja) | ||
| JPS6261059U (ja) | ||
| JPH035946Y2 (ja) | ||
| JP2634425B2 (ja) | 音程変調回路 | |
| JPS6128426Y2 (ja) | ||
| SU819980A1 (ru) | Устройство синхронизации | |
| JPS5829636Y2 (ja) | 周期性信号の欠除補償装置 | |
| JPH0316738U (ja) | ||
| RU2137293C1 (ru) | Расширитель импульсов | |
| JP2550999B2 (ja) | 同期パルス発生回路 | |
| JPS58529U (ja) | フエイルセイフ形レイトマルチプライヤ回路 | |
| JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
| JPS589952B2 (ja) | ジドウリズムエンソウソウチ | |
| JPS6040149U (ja) | ビツト同期ｐｌｌ用位相比較器 | |
| JPH0677228B2 (ja) | クロック信号発生回路 | |
| JPH0385012A (ja) | パルス発生回路 | |
| JPS5257760A (en) | Phase lock loop circuit | |
| JPS62201844U (ja) | ||
| JPS5925927U (ja) | デユ−テイサイクル制御装置 | |
| JPS6085441U (ja) | 位相反転クロツク発生回路 | |
| JPH021922U (ja) | ||
| JPS59141396U (ja) | 自動リズム演奏装置 | |
| JPS5816932U (ja) | パルス遅延回路 |