JP2842285B2 - クロック信号発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル・データの再
生を行うための基準クロック信号の周波数を設定するた
めの光ディスク等のディスク媒体に記録された情報を基
にして基準クロック信号を再生するためのクロック信号
発生装置に係わり、詳細にはディスク媒体の各トラック
で周波数の異なる再生データに同期した基準クロック信
号を発生するためのクロック信号発生装置に関する。

【０００２】

【従来の技術】ディスク媒体にディジタルで記録する方
式として基本的なものとして、ＣＡＶ方式とＣＬＶ方式
が存在する。前者のＣＡＶ方式では、ディスクを一定角
速度で回転させ、ディスクのどのトラックでも一定の基
準クロック信号で記録を行うようにしている。これに対
して後者のＣＬＶ方式では、一定線速度となるように回
転制御を行って、この状態で一定の基準クロック信号で
記録を行うようにしている。したがって、前者のＣＡＶ
方式は高速アクセス性に優れており、後者のＣＬＶ方式
は記録密度が均一になる分だけ記録の高密度化を図るこ
とができるという利点がある。

【０００３】これに対して、ＣＷＬ−ＣＡＶ方式は、デ
ィスク上における１ビット当たりの波長が等しくなるよ
うに、それぞれのトラックの位置する半径に応じてディ
ジタルデータの基準クロック周波数を変化させる方式で
ある。このＣＷＬ−ＣＡＶ方式は、ＣＡＶ方式の高速ア
クセス性とＣＬＶ方式の記録密度とを同時に実現する優
れた方式である。ＣＷＬ−ＣＡＶ方式では、基準クロッ
ク周波数が変化するので、信号を再生するための再生基
準クロック信号発生回路としてＰＬＬ回路が使用される
のが通常である。

【０００４】図４は、例えば特開平２−１５８９６６号
公報に開示されているこのような再生基準クロック信号
発生用ＰＬＬ回路を示したものである。この回路の再生
等化器１１には、図示しない再生ヘッドからピックアッ
プされ、同じく図示しない再生アンプで増幅された再生
データ信号１２が入力されるようになっている。再生等
化器１１は、この再生データ信号１２のパルス特性を改
善し、その出力をＡＧＣ回路１３に供給する。ＡＧＣ回
路１３は振幅変動の低周波部分を除去する。この出力は
Ａ／Ｄ変換器１４とコンパレータ１５の双方に入力され
る。

【０００５】このうちＡ／Ｄ変換器１４は、アナログレ
ベルの入出力を量子化して量子化データとする。この量
子化データは判別器１６に入力され、元の記録用ディジ
タルデータに復元される。このディジタルデータは再生
信号処理部１７に入力される。再生信号処理部１７は現
実には複数の回路によって構成されている。そして、入
力されたディジタルデータを復号すると共に、誤り訂正
を行う等の再生信号処理を行う。再生信号処理部１７で
は、更に装置使用者に合った用途に供するために、その
使用者に適したフォーマットにこの信号を再構成し、図
示しない後段の回路部分に出力することになる。

【０００６】ところで、Ａ／Ｄ変換器１４、判別器１６
および再生信号処理部１７には、データに同期した基準
クロック信号１８がバッファ１９から供給されるように
なっている。この基準クロック信号１８の生成経路を次
に説明する。

【０００７】ＡＧＣ回路１３からコンパレータ１５に供
給された信号は、図示しない所定の基準レベルと比較さ
れて２値化された後、その出力信号がＰＬＬ回路部２１
内の位相比較器２２の一方の入力端子に入力される。Ｐ
ＬＬ回路部２１は、この位相比較器２２と、その比較結
果としての誤差信号を増幅する誤差増幅器２３と、誤差
増幅器の出力の低周波分を通過させるローパスフィルタ
２４と、このローパスフィルタ２４の出力電圧に基づい
た周波数で発信する電圧制御発振器（ＶＣＯ）２５と、
この発信出力を混合器２６を介して受け取り所定の帯域
成分を通過させる帯域通過フィルタ２７によって構成さ
れている。帯域通過フィルタ２７の出力は位相比較器２
２の他方の入力端子に供給されると共に、バッファ１９
に送出されるようになっている。

【０００８】混合器２６には周波数シンセサイザ２９か
ら出力される所定の周波数の信号３０が供給されるよう
になっている。この周波数シンセサイザ２９には、ディ
スクのトラックアドレス３１を解読するデコーダ３２か
らその解読結果３３が供給されており、これに応じた周
波数の信号３０が発生することになる。

【０００９】このような従来の再生基準クロック信号発
生用ＰＬＬ回路では、ＰＬＬ回路部２１内の帯域通過フ
ィルタ２７を通して電圧制御発振器２５と周波数シンセ
サイザ２９の和成分あるいは差成分が抽出され、位相比
較器２２で比較される。これにより、この和あるいは差
が再生信号の基準クロック周波数と等しくなるように制
御が行われる。

【００１０】ＣＷＬ−ＣＡＶ方式では、基準クロック周
波数が広範囲にわたって変化する。そこで、クロック周
波数の範囲すべてを電圧制御発振器２５の可変範囲で網
羅すると、わずかなノイズが発生しても基準クロック信
号の大きな変動を招くことになり、元の周波数に復帰す
るために時間を要したり、あるいは基準クロック周波数
が変動している間の記録再生装置の出力が大きく乱れて
しまうといった不具合を発生させる。

【００１１】そこで、この再生基準クロック発生用ＰＬ
Ｌ回路では、電圧制御発振器２５の可変範囲を制限する
と共に、周波数シンセサイザ２９の安定な周波数との和
または差をとって、この信号を再生する信号に同期させ
るという方法をとっている。すなわち、得られた和また
は差のとられた信号３４がバッファ１９を通して、Ａ／
Ｄ変換器１４、判別器１６および再生信号処理部１７に
基準クロック信号１８として分配されることになる。

【００１２】図５は、図４に示した周波数シンセサイザ
の構成を具体的に表わしたものである。周波数シンセサ
イザ２９は、水晶発振器等の安定した発振器から構成さ
れ基準となる周波数を発振する基準周波数発振器４１
と、これから出力される基準周波数を一方の入力端子に
入力する位相比較器４２と、この位相比較器４２による
基準周波数とプログラマブルカウンタ４４の出力との比
較結果を入力する誤差増幅器４５と、この誤差増幅器４
５の出力の低周波成分を通過させるローパスフィルタ４
６と、このローパスフィルタ４６の出力電圧に応じた周
波数を出力する電圧制御発振器４７とを備えており、電
圧制御発振器４７の発振出力としての所定の周波数の信
号３０はプログラマブルカウンタ４４に入力され、制御
データ入力４８に応じて分周されるようになっている。

【００１３】プログラマブルカウンタ４４の出力は位相
比較器４２で比較されて、この値に応じて周波数の制御
が行われる。すなわち、電圧制御発振器４７の発振出力
は、プログラマブルカウンタ４４の分周比を“Ｎ”とす
ると、基準周波数発振器４１の出力のＮ倍の周波数とな
るように制御される。

【００１４】ディスクの再生時の基準クロック周波数
は、再生トラックの位置に一意に対応している。そこで
従来ではこのプログラマブルカウンタ４４の分周値の制
御に、再生するトラックの位置情報を変換したものを制
御データ入力４８として使用していた。このようなもの
としては、トラックのアドレス番号やそれをデコードし
た値を挙げることができる。

【００１５】ところで、トラックのアドレス番号は、本
来、データのアクセスのためのヘッド位置の制御に使用
されるものであり、高い精度と信頼性が要求されてい
る。したがって、このトラックのアドレス番号には、同
期信号や誤り検出符号の一種であるＣＲＣＣ符号の付加
が行われており、更に多数決判定を行うために多重書き
込み等の処理が施されて記録が行われている。そこで、
このような制御データ入力４８を得るために、所定の変
換操作が必要である。

【００１６】図６は、図５に使用した制御データ入力を
得るための回路部分を表わしたものである。ディスクか
ら再生した該当するトラックのアドレスを含んだ再生信
号５１はコンパレータ５２に入力され、所定の基準レベ
ルと比較されて２値化される。コンパレータ５２の出力
は同期検出回路５３に入力され、同期検出のためのタイ
ミング基準マーカの検出が行われる。同期検出回路５３
の出力は誤り検出回路５４に入力され、前記したＣＲＣ
Ｃの検査が行われる。誤り検出回路５４の出力は、判別
器５５に入力され、ここでトラックのアドレス番号への
解読が行われる。解読されたアドレスは次のアドレスの
算出器５６に入力され、次にアクセスすべきトラックの
アドレスが算出される。算出されたアドレスはデコーダ
５７に入力されて解読されて図５に示すプログラマブル
カウンタ４４に供給するための制御データ入力４８が得
られることになる。

【００１７】

【発明が解決しようとする課題】このように従来の基準
クロック信号の再生のためのクロック信号発生装置で
は、高精度および高信頼性の検出系に使用されるトラッ
クの位置情報を兼用するようにしている。このため、必
要な情報を検出するために時間を要することになった。
また、ランダムなアクセスに際しては、トラックのアド
レス番号そのものではなく、アクセス先のトラックのア
ドレス番号を必要とする。したがって、連続再生を行う
場合でも次に再生する位置のトラックのアドレスを前も
って供給する必要がある。このように、アクセスの条件
に応じて、装置のシステムの制御を通じて該当するトラ
ックのアドレス番号を供給する必要があり、制御系が複
雑化し大規模化するといった問題があった。

【００１８】そこで本発明の目的は、ディスク媒体のト
ラックごとにデータ再生のための基準クロック信号の周
波数が異なるような場合でも、簡易な制御でこれらの基
準クロック信号を発生させることのできるクロック信号
発生装置を提供することにある。

【００１９】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）ディスクの回転制御を行うための回転制御サ
ーボ基準信号を入力し、ディスクのトラックの距離に関
係しない一定時間幅のゲートパルスを発生させるウィン
ドウ発生手段と、（ロ）トラックごとにディジタル・デ
ータの再生に使用する基準クロック信号に対応した周波
数の繰り返しパターンを記録したディジタル媒体の読み
取りによって得られた再生信号から繰り返しパターンを
ゲートパルスによって定まった一定時間カウントするカ
ウント手段と、（ハ）このカウント手段によって得られ
た計数値に対応した基準クロック信号を発生させる基準
クロック信号発生手段とをクロック信号発生装置に具備
させる。

【００２０】

【００２１】

【００２２】

【００２３】すなわち請求項１記載の発明では、トラッ
クごとにディジタル・データの再生に使用する基準クロ
ック信号に対応した周波数の繰り返しパターンを記録し
たディジタル媒体に対するデータの再生を行うときに、
再生の対象となるトラックの繰り返しパターンをゲート
パルスによって定まった一定時間カウントし、その結果
得られた計数値に対応させて基準クロック信号を発生さ
せることにし、これをそのトラックのディジタル・デー
タの再生に使用することで、複雑な制御を行うことなく
各トラックのディジタル・データの再生のための基準ク
ロック信号を得ることにしている。

【００２４】

【００２５】請求項２記載の発明では、請求項１記載の
発明における基準クロック信号発生手段は、カウント手
段によって得られた計数値を分周値設定用のデータに変
換するデコーダと、このデコーダの出力によって所定の
周波数を発生させる周波数シンセサイザと、前記した基
準クロック信号を出力するためのＰＬＬ回路と、周波数
シンセサイザの出力をこのＰＬＬ回路の電圧制御発振器
の出力と混合するミックス回路とを具備することを特徴
としている。

【００２６】このように周波数シンセサイザとＰＬＬ回
路の２段構成で基準クロック信号の作成を行い、周波数
シンセサイザ側に分周値設定用のデータを入力すること
で、基準クロック信号がトラックによって大きく変化す
るときであってもノイズ等に強い信頼性の高い基準クロ
ック信号を作成することができる。

【００２７】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２８】図１は本発明の一実施例におけるクロック
信号発生装置の構成の概要を表わしたものである。この
図には示していないディスクの読み取りによる再生信号
６１は、必要により等化されコンパレータ６２に入力さ
れると共に、ディスクに記録されたデータの再生に使用
するための基準クロック信号６３を作成するためのＰＬ
Ｌ回路６４にも入力されるようになっている。

【００２９】コンパレータ６２に入力された再生信号６
１は、所定の基準レベルと比較されて２値化される。カ
ウンタ６６は、再生信号６１がディスクの所定の領域に
記録された繰り返しパターンに対応する状態で予め定め
られた期間内の２値化出力６７の計数を行う。このよう
にカウンタ６６がカウント動作を行うタイミングを設定
するためにウィンドウ発生器６８が設けられている。ウ
ィンドウ発生器６８は、このためにディスクについての
回転制御サーボ基準信号６９が供給されるようになって
いる。

【００３０】図２は、本実施例で再生に使用されるディ
スクのトラックについてのデータ構成を示したものであ
る。光ディスク等のディスク７１が矢印７２方向に回転
するものとすると、代表的に１つだけ示したトラック７
３は、繰り返しパターン記録可能領域７４と、これに続
くトラックアドレス番号領域７５と、更にこれに続くデ
ィジタル・データ領域７６から構成されるようになって
いる。このトラック７３とディスク７１の中心との距離
をＬとする。

【００３１】ここで繰り返しパターン記録可能領域７４
には、そのトラック上のディジタル・データ領域７６に
格納されるディジタル・データの基準クロック信号に対
応した周波数の繰り返しパターンが記録されている。例
えば（１，７）ＲＬＬ（RunLength Limited）変調ディ
ジタル記録方式で記録を行うようにすれば、最低繰り返
し周波数となるクロックの１／１６の周波数の繰り返し
パターンを記録することができる。このような繰り返し
パターンは、ディスク７１の製造時に作成しておくよう
にしてもよいし、図１に示した回転制御サーボ基準信号
６９によって生成されたゲート信号によってディスク書
き込みのための装置で記録を行うようにしてもよい。

【００３２】図１に戻って説明を続ける。ウィンドウ発
生器６８は、回転制御サーボ基準信号６９を基にして、
ディスク中心から読み取りの行われるトラック７３の距
離に関係せず一定時間幅のゲートパルス７８を生成す
る。このゲートパルス７８はイネーブル信号としてカウ
ンタ６６に供給される。このようにして、コンパレータ
６２で２値化された後の２値化出力６７がゲートパルス
７８の印加された所定時間だけカウントされることにな
る。

【００３３】このカウント値を表わしたカウント値デー
タ７９はデコーダ８１に供給され、分周値設定用データ
８２に変換される。分周値設定用データ８２とは、図２
に示したディスク７１の中心から距離Ｌだけ離れた位置
に存在するトラック７３に対応したディジタル・データ
の基準クロック信号を発生させるための分周値を設定す
るデータである。本実施例では前記したＣＷＬ−ＣＡＶ
方式でディジタル・データの記録と再生を行うようにな
っている。

【００３４】ラッチ回路８３は、デコーダ８１から分周
値設定用データ８２の供給を受け、ラッチパルス発生器
８４からホールド用ラッチパルス８５が送られてくるタ
イミングでこれをラッチする。ラッチパルス発生器８４
はこのホールド用ラッチパルス８５を回転制御サーボ基
準信号６９を基にして作成している。ラッチ回路８３は
これ以降、図２に示したディジタル・データ領域７６を
再生している区間にわたって分周値設定用データ８２を
ラッチし、このラッチ出力８７を周波数シンセサイザ２
９に供給する。

【００３５】ここで周波数シンセサイザ２９は図５で示
した構成の回路であり、このプログラマブルカウンタ４
４にラッチ出力８７が従来の制御データ入力４８と同様
に入力され、分周数の設定に用いられることになる。

【００３６】図３は、図１に示したクロック信号発生装
置におけるプログラマブルカウンタの分周比設定のため
に用いられる各種信号を示したものである。こうち同図
（ａ）は回転制御サーボ基準信号６９の発生タイミング
を示している。回転制御サーボ基準信号６９の発生した
時点を基準として同図（ｃ）に示すゲートパルス７８が
ウィンドウ発生器６８からイネーブル信号としてカウン
タ６６に供給される。このゲートパルス７８が立ち下が
っている区間だけ、カウンタ６６は図３（ｂ）に示すパ
ルス状の２値化出力６７をカウントし、その結果をカウ
ント値データ７９としてデコーダ８１に供給する。デコ
ーダ８１の解読結果は、図３（ｄ）に示すホールド用ラ
ッチパルス８５によってラッチ回路８３にラッチされる
ことになる。図１に示した周波数シンセサイザ２９は、
ラッチ出力８７を基にして所定の周波数の信号３０をミ
ックス回路８８に供給することになる。

【００３７】ミックス回路８８は、図４に示した混合器
２６と同様であり、ＰＬＬ回路６４の電圧制御発振器２
５（図４参照）から得られる発信出力８９をこのミック
ス回路８８に入力させて、所定の周波数の信号３０と和
または差をとるようにしている。このようにして得られ
たミックス回路出力９１はＰＬＬ回路６４の帯域通過フ
ィルタ２７（図４参照）に供給され、和または差のとら
れた信号６３（図４の信号３４参照）が例えば図４と同
様の回路部分におけるバッファ１９を通して、Ａ／Ｄ変
換器１４、判別器１６および再生信号処理部１７に基準
クロック信号１８として分配されることになる。

【００３８】ところで、本実施例のクロック信号発生装
置は繰り返しパターンの部分を再生してから、周波数シ
ンセサイザ２９のプログラマブルカウンタ４４（図５参
照）の制御入力にラッチ回路８３の出力が加わるまでに
所定の遅延時間が生じる。しかしながら、この時間遅延
要素は、カウンタ６６、デコーダ８１およびラッチ回路
８３の各回路のゲート部分であり、これらによる遅延は
１００ｎＳの範囲である。

【００３９】したがって、任意のトラック７３における
ディジタル・データについての基準クロック信号１８を
発生させるＰＬＬ回路６４のための、プログラマブルカ
ウンタ４４の制御を、図２に示したディジタル・データ
領域７６の再生が開始する以前に終了させることができ
る。また、ラッチ回路８３でラッチ出力８７が保持され
るので、次のトラックで新たな周波数の基準クロック信
号１８が作成されるまで、その値が保持されることにな
る。

【００４０】

【発明の効果】以上説明したように請求項１記載の発明
によれば、トラックごとにディジタル・データの再生に
使用する基準クロック信号に対応した周波数の繰り返し
パターンを記録したディジタル媒体に対するデータの再
生を行うときに、再生の対象となるトラックの繰り返し
パターンを一定時間カウントし、その結果得られた計数
値に対応させて基準クロック信号を発生させることにし
ているので、これをそのトラックのディジタル・データ
の再生に使用することで、複雑な制御を行うことなく各
トラックのディジタル・データの再生のための基準クロ
ック信号を得ることができる。また、トラック番号等の
ない簡易なディスク・システムについても基準クロック
信号を発生させることができる。

【００４１】また請求項１記載の発明では、ウィンドウ
発生手段を使用してディスクの回転制御を行うための回
転制御サーボ基準信号から一定時間幅のゲートパルスを
発生させ、これを用いてカウント手段によって再生信号
から繰り返しパターンを一定時間カウントすることにし
た。このため、ディスクのトラックの距離に関係せずに
カウントを正確に行なうことができ、精度の高い基準ク
ロック信号を得ることができる。

【００４２】

【００４３】

【００４４】

【００４５】

【００４６】また、請求項２記載の発明によれば、周波
数シンセサイザとＰＬＬ回路の２段構成で基準クロック
信号の作成を行い、周波数シンセサイザ側に分周値設定
用のデータを入力することにしたので、基準クロック信
号がトラックによって大きく変化するときであってもノ
イズ等に強い信頼性の高い基準クロック信号を作成する
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるクロック信号発生装
置の構成の概要を表わしたブロック図である。

【図２】本実施例で再生に使用されるディスクのトラッ
クについてのデータ構成を示した説明図である。

【図３】図１に示したクロック信号発生装置におけるプ
ログラマブルカウンタの分周比設定のために用いられる
各種信号を示した波形図である。

【図４】クロック信号発生回路としての再生基準クロッ
ク発生用ＰＬＬ回路の概要を表わしたブロック図であ
る。

【図５】図４に示した周波数シンセサイザの構成を具体
的に表わしたブロック図である。

【図６】図５に使用した制御データ入力を得るための従
来提案された回路部分を表わしたブロック図である。

【符号の説明】

１８ 基準クロック信号 ６１ 再生信号 ６２ コンパレータ ６３ 和または差のとられた信号（基準クロック信号） ６４ ＰＬＬ回路 ６７ パルス状の２値化出力 ６６ カウンタ ６８ ウィンドウ発生器 ６９ 回転制御サーボ基準信号 ７１ ディスク ７３ （任意の）トラック ７４ 繰り返しパターン記録可能領域 ７６ ディジタル・データ領域 ８１ デコーダ ８３ ラッチ回路 ８４ ラッチパルス発生器 ８８ ミックス回路 ８９ （電圧制御発振器から得られる）発信出力

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−263667（ＪＰ，Ａ) 特開 平５−54543（ＪＰ，Ａ) 特開 平４−48472（ＪＰ，Ａ) 特開 平４−162267（ＪＰ，Ａ) 特開 平４−177669（ＪＰ，Ａ) 特開 昭63−37843（ＪＰ，Ａ) 特開 平３−256272（ＪＰ，Ａ) 特開 平５−314664（ＪＰ，Ａ) 特開 平５−250690（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 20/14 351 G11B 7/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ディスクの回転制御を行うための回転制
   御サーボ基準信号を入力し、ディスクのトラックの距離
   に関係しない一定時間幅のゲートパルスを発生させるウ
   ィンドウ発生手段と、 トラックごとに ディジタル・データの再生に使用する基
   準クロック信号に対応した周波数の繰り返しパターンを
   記録したディジタル媒体の読み取りによって得られた再
   生信号から前記繰り返しパターンを前記ゲートパルスに
   よって定まった一定時間カウントするカウント手段と、 このカウント手段によって得られた計数値に対応した基
   準クロック信号を発生させる基準クロック信号発生手段
   とを具備することを特徴とするクロック信号発生装置。
2. 【請求項２】 前記基準クロック信号発生手段は、前記
   カウント手段によって得られた計数値を分周値設定用の
   データに変換するデコーダと、このデコーダの出力によ
   って所定の周波数を発生させる周波数シンセサイザと、
   前記基準クロック信号を出力するためのＰＬＬ回路と、
   前記周波数シンセサイザの出力をこのＰＬＬ回路の電圧
   制御発振器の出力と混合するミックス回路とを具備する
   ことを特徴とする請求項１記載のクロック信号発生装
   置。