JPS59217215A - アドレス設定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はアドレス設定装置に関し、特に、一定時間ご
とに連続して送出される多数のフレームデータより構成
された２進データ列を、フレームデータに含まれたフレ
ームアドレスで指定されるメモリ領域に書込、読出して
復号するだめのアドレス設定装置に関する。

ＰＣＭ化された音Ｉ信号を記録再生するには、アナログ
１ム号を記録再生する場合に比べて広い帯域を必要とづ
る条件があり、このようなＰＧＭ記録再生を身近に実現
する方法として、家庭用ＶＴＲを利用することが提案さ
れている。この種のＰＣＭ記録再生装置は、入力された
アナログ信号に対して、これをリンプリングするととも
に、サンプリングされた各ステップでの信号をＡ／Ｄ変
換し、このディジタル化されたデータに対して、磁気テ
ープへの記録、再生にあたってその段階で生じる誤りを
救済するために誤り訂正符号を付加し、このように誤り
訂正符号が付加されたデータを一旦メモリに書込む処置
がとられている。

第１図ないし第３図は上述のようにＰＣＭ化された音響
信号をＶＴＲに録音する場合のは弓形式を示す図である
。前述のＶＴＲは映像信号ＶｉとＰＣＭ化された音響信
号ＡＵを時分割で同一のヘッドによって記録再生する機
能を備えて構成されている。第１図のタイムチャートに
おいて、ビデオ信号■１は垂直周波数信号（イ）（ＮＴ
ＳＣ−３０１−１２＞の極性により、タイムチャート（
ハ）のＶｌ領域および（ニ）のＶｉ領領域示′ｔｌ−一
うに分離されて、２つの回転ヘッドで記録再生される。

−力、Ｐ　ＣＭ化された音ｐ信Ｐｔ　Ａ　ｕはフィール
ド時間（＝１／６０ｓｅｃ）単位でＡ／Ｄ変換され、所
定の方式で誤り訂正符号、誤り検査符号が加えられる。

そして、１１図のＰ　ＣＭ期間を設定するグー１〜信号
（ロ）に示すゲー［・区間に時間軸が圧縮され、タイム
ブヤ−１−（ハ）および（ニ）の各Ｖｉ領領域先行する
タイミングに、Ａ　ｕ領域として各ヘッドによって記録
再生される。

上述のようなＰ　ＣＭ録音再生装置に８５いて、再生時
のＰＣＭ信号のみについて考察すると、ＰＣ〜１音響信
号ＡＵは、前述の信号（ロ）の低レベルとして設定され
るＰＣＭゲート区間に間欠的にデータが再生され、以後
誤り検出、誤り訂正が行なわれ、Ｄ／Ａ変換されてもど
の音響信号に再生される。

前述のＰＣＭ化された音響信号ＡＵのデータの内容を第
２図（ホ）および（へ）に示す。第２図（ホ）に示すよ
うに、音Ｗ信＠Ａｕの内容とじては、まず再生データを
復調するために必要なプリアンプルデータ（Ｐｒｅ）が
設定され、この期間に再生ＰＬＬ　（Ｐｈａｓｅ　　１
−ｏｃｋｅｄ　　ＬＯＯ＋１　）がロックされる。プリ
アンプルデータ（Ｐｒｅ）に続いて、１３２個のフレー
ムデータ（ＦｏないしＦ、　３．）の領域が順次連続し
て設けられている。これらの各フレームデータＦ、ない
しＦ＋　ｓ　＋の構成は、第２図（へ）に示すように、
まず３ビツトのフレーム同期信号ＳＹが設けられ、この
同期信号ＳＹに続いて、アドレス値が１３２個のフレー
ムデータに対応して順次０ないし１３１まで更新され得
るフレームアドレスデータＡｄｄ（Ｎ）（Ｎ−０ないし
１３１〉が設けられている。フレームアドレスデータＡ
ｄｄ（Ｎ）に続いて、８０ピツトからなる固定長データ
（Ｄａ　　（ｎ　、　Ｏ）ないＬＤａ（ｎ。

９）：ｎ−Ｑないし１３１）が設定され、さらにフレー
ム同期信号とデータを含めた１６ビツトの誤り検査符＠
ＣＲＣが付加されて構成されている。

なお、前述の固定長データは８ビツトの基本ワードデー
タが８個と、２種類の誤り訂正符号Ｐ、Ｑパリティ（各
８ビツト）から構成され、前記Ｐ。

Ｑパリティは他のフレームデータを含めた誤り訂正を行
なうことができる。

第３図は上述のようなＰＣＭゲート区間におけるＰＣＭ
データを、フレーム単位に１３２列で２次元的に表示し
たデータマツプである。各フレームごとに同期信＠ＳＹ
、フレームアドレスデータＡｄｄ、固定長データ［）ａ
および誤り検査符号ＣＲＣが設けられている。このデー
タマツプにおいて、Ｐ、Ｑパリティは、たとえば固定長
データ内のＤａ（ｎ、５）およヒｏａ　　（ｎ　、　Ｏ
）　（ｎ　＝Ｏないし１３１）が相当し、これは１ｏ数
フレームごとに離れた８個または９個のワードデータの
誤りを訂正することができる。

ところで、前述の構成からなる再生された１０Ｍデータ
を復号するには、まず再生データを第３図に示すように
メモリに書込んでデータを配列することが必要であり、
書込まれたデータから得られる各フレームの誤り検査符
号ＣＲＣのチェック結果によるエラーフラグマツプもま
た同様なマップになる。但し、誤り検査符号ＣＲＣのチ
ェック結果は、ＣＲＣ（ｎ　）が低レベルのとき誤りな
しを示し、この状態で対応するフレームアドレスデータ
Ａｄｄ（ｎ　）　、　Ｄａ　　（ｎ　、　Ｏ）ないし［
］ａ（ｎ。

９）は誤りがないことを示す。

前述の再生データを復号化するためのメモリ書込におい
て、再生フレームデータが送出される際に、通常はまず
フレームアドレスデータが送出され、送出されたフレー
ムアドレスに従って第３図に示すデータマツプに示すよ
うな形式でメモリにＰＣＭ化されたデータが書込まれる
。

次に、上述のようなデータマツプ形式をとる従来のＰＣ
Ｍ記録再生装置の構成、特にメモリへ書込むためのアド
レス設定部について、第４図および第５図を用いて説明
する。フレーム同期信号。

フレームアドレスデータ、固定長データ、誤り検２．　
　　　出符号を持った第５図に示すような再生フレーム
データ（ト）は入力端子１に入力され、フレームの同期
信号検出器２により検出されて、同期信号すを出力する
。この同期信号検出器２は再生データに含まれる同期信
号ＳＹを検出するとともに、同期信号発生機能を備え、
再生同期信号が欠落した場合には、フレームピット数（
１フレーム−１０７ビツ［・）ごとに自己同期を発生さ
せ、常に再生フレームデータごとに同期信号ＳＹを出力
する。

前記再生フレームデータ（ト）はフレームアドレス検出
器３に８３いて、検出された前記同期信号ＳＹの位置に
対して、所定の位置に設定されているフレームアドレス
データ（す）が検出される。また、誤り検査回路４にお
いて、再生フレームデータの誤り検査符号によるチェッ
クが実行されてＣＲＣ検査結果（ヌ）が出力される。再
生ＰＣＭデータ（ト）に含まれたワードデータは、シリ
アル／パラレル変換器５によって８ビツトのパラレルデ
ータに変換され、前記フレームアドレス検出器３から出
力されたフレームアドレスデータ（す）とともにデータ
用ＲＡＭ７に入力されて、フレームアドレスデータ（す
）によって指定されたメモリ領域に書込まれる。

ここで、前記誤り検査回路４におけるＣＲＣチェックは
、第５図のタイムチャート（ヌ）に示すようにフレーム
データの最後で行なわれている。

このチェック結果に基づいて、フレームアドレスの設定
が行なわれるため、前記フレームアドレス検出器３で検
出されたアドレスデータ（す）は、一旦ラッチ回路８に
入力することによって１フレーム遅延した信号（ル）に
変換し、このように遅延されたアドレスデータ信号（ル
）はＣＲＣチェック結果（ヌ）とともにＣＲＣチェック
結果を保持するイレージヤフラグ用ＲＡＭ６に書込まれ
る。

前記データ用ＲＡＭ７およびイレージヤフラグ用ＲＡＭ
６への書込は、第５図に示すタイムチャートのデータ区
間信号（オ）で示す再生フレームデータ（イ）のデータ
領域［）ａで実行され、Ｘ＠間にフレームアドレスＡｄ
ｄの値でワードデータ［）ａが、Ｙ区間にイレージヤフ
ラグ（ヌ）が同じアドレスデータＡｄｄの値でそれぞれ
のＲＡＭ６．７に書込まれる。

前述のメモリへの書込において、検出されたフレームア
ドレスデータはＣＲＣチェックが完了していないため誤
っている可能性がある。もし、誤ったフレームアドレス
に基づいてフレームデータがメモリに書込まれると、書
込まれたフレームのデータ自体は仮に正しくても、メモ
リ上のフレームアドレスが異なっているため、Ｐ、Ｑパ
リティチェックでデータエラーと判定されるか、誤った
データ値として復号されるのみならず、厖に正しく書か
れているメモリ上の正しいフレームアドレス上のデータ
をも消去してしまうことになる。上述のような不都合は
、フレームアドレスおよび各ワードデータを、ＣＲＣチ
ェックが完了するまで遅延させてメモリへの書込を実行
させるならば一応防止することはできる。しかし、この
場合には、遅延メモリなどの付加が必要になって、回路
構成に与える負担が大きいだけでなく、もしＣＲＣチェ
ックで誤り有りと判定された場合には、そのフレームア
ドレスデータ自身も誤りの可能性があることになる。こ
のために、一部のワードデータのみが誤っている場合に
おいても、そのフレームデータ全体を誤りとする処理を
しなければならず、実質的な誤り増加を招くことになる
。

それゆえに、この発明の主たる目的は、２進データ列か
らなるフレームデータをメモリを用いて記録再生する場
合に、フレームアドレスのミス設定による誤りの増加を
防ぐことができる新規なフレームデータを記録再生する
ためのアドレス設定装置を提供することである。

この発明の上述の目的およびその他の目的と特徴は図面
を参照して行なう以下の詳細な説明から一層明らかとな
ろう。

この発明を要約すれば、入力される再生フレームデータ
に対して、フレーム同期信号を計数するカウンタ回路を
備え、再生ＰＧＭデータにおけるフレームデータのＣＲ
Ｃチェック結果が誤りなしと判定されるフレームデータ
までは、再生されたフレームアドレスデータをフレーム
のアドレス値として使用し、誤りなしと判定された以降
は、ＣＲＣチェック結果が誤りなしと判定したフレーム
のアドレスデータ値に１を加えた値でプリセットする機
能を持たせたカウンタの出力値を、フレームアドレス値
とするものである。

第６図はこの発明の一実施例を示すブロック図であり、
第７図は同じくその動作を説明するためのタイムチャー
トである。まず、第６図におい−（、端子９は第１図に
示したＰＣＭゲート信号（ロ）を入力するための端子で
あり、たとえばＶ“［Ｒのためのｖｉ領領域ＰＣＭ化さ
れたＡｕ領域が時分割されて記録再生されるＶＴＲにお
いて、ＰＣＭデータ区間を設定するために与えられる。

人力されたＰＣＭゲート信号（ロ）はインバータ２１で
反転された後、セラトリセラ１〜型フリップフロップ１
３に与えられる。再生フレームデータ（１−）から第４
図に示した従来装置と同様に誤り検出回路で検出された
Ｃ　ＲＣ検出信号（ワ）は端子１０に与えられ、同期検
出器で検出された同期信号（チ）は端子１１に与えられ
、フレームアドレス検出器で検出されたフレームアドレ
スデータ（す）は端子１２に入力される。プリセットカ
ウンタ１５には、端子１２のＣＲＣ検査信号（ワ）が低
レベルの場合に、フレームアドレスデータ（す）の値を
さらに加算器１４に通すことによって＋１加算した値が
プリセットされる。逆に、ｃＲｃ検査信号（ワ）が高レ
ベルの場合には、フレーム同期信号（チ）が計数される
。前記プリセットカウンタ１５の計数値（ヨ）はセレク
タ回路１６の一方の端子Ａに入力されている。セレクタ
回路１６の他方の端子Ｂには、前記入力端子１２に与え
られたフレームアドレスデータ（す）が入力され、計数
値（ヨ）を選択するがフレームアドレスデータ（す）を
選択するかは前記フリップ７０ツブ１３のＱ出力信号（
力）の高、低レベルによって行なわれ、選択されたアド
レスデータ（り）が端子１７を経てデータ用ＲＡＭにア
ドレス情報として与えられる。データ用ＲＡＭにおいて
は、シリアル／パラレル変換器で処理されたデータが前
記アドレス情報で指定された領域に書込まれる。

第７図に示すタイムチャートにおいて、再生フレームデ
ータ（ト）はプリアンプルよりフレームアドレスＯない
し２のフレームデータが発生している場合を示し、特に
フレームアドレス１の再生フレームアドレスデータがフ
レームアドレス０の値に誤ってしまった例を示したもの
である。まず、再生フレームデータ（ト）の入力に対し
て、端子１０に入力された誤り検査結果ＣＲＣとして誤
りがないと判定されるフレームデータまでは、再生され
たフレームアドレスデータ（す）の＊Ａｄｄ（０）をフ
レームのアドレス値として使用するべく、セレクタ回路
１６で端子Ｂ側の入力が選択されて端子１７にアドレス
値が出力される。次に、フレームデータに対して誤りが
ないと判定され、誤り検査結果ＣＲＣが低レベルになる
と、以降はフレームデータについて直前のフレームアド
レスに１を加えた値をカウンタ１５にプリセットし、こ
のプリセットされた計数値をセレクタ回路１６で選択し
て端子１７に出力し、アドレス信号を形成する。その結
果、第７図に示すタイムチャートでは、カウンタ出力と
してタイムチ１１−ド（ヨ）に示すように、正しいフレ
ームアドレス値１ないし２に更新されたアドレスデータ
を得る。

一方、セットリセット型フリップフロップ１３は、ＰＣ
Ｍゲート信号（ロ）が低レベルすなわちＰＣＭデータ送
出期間で、かつＣＲＣ検査結果（ワ）が誤りなしの低レ
ベルになると、Ｑ出力（力）は低レベルになり、ＰＣＭ
ゲート信号（ロ）が高レベルになると、Ｑ出力（力）は
高レベルになり、このＱ出力（力）によってセレクタ１
６の選択動作の切換が行なわれる。すなわち、Ｑ出力（
力）のレベルによって切換えられたセレクタ出力（り）
により設定されるフレームアドレス値は、Ｑ出力（力）
が低レベルの場合には、プリセットカウンタ１５から与
えられる計数１（ヨ）を選択し、Ｑ出力（力）が高レベ
ルの場合にはフレームアドレスデータ（す）を選択し、
選択された信号（り）が端子１７に導出される。端子１
７の信号（り）は、再生フレームデータのフレームアド
レスが正しく０ないし２となった信号が得られる。

このアドレス信号に基づいて、従来装置と同様に１□　
　　してＲＡＭにデータが書込まれる。

以上のように、この発明によれば、仮に再生フレームデ
ータのフレームアドレスデータが誤って受信、検出され
たとしても、そのフレームデータを正しｌく所定のアド
レス値としてメモリに当込むことができ、従来から提案
されているアドレス設定方式のように復号時の誤り増加
の発生を防ぐことができ、比較的少ない回路構成−ヒの
負担Ｔ″装置性能および信頼性を高めることができ、２
進データ列をメモリへ記録再生するための信号処理が非
常に行ないやずくなる。したがって、この発明はたとえ
ば家庭用Ｖ　Ｔ’　Ｒを用いてＰＣＩＶＩ音する装置に
有効に利用される。

【図面の簡単な説明】

第１図は＼／　’１’−Ｒを用いたＰ　ＣＭ記録再生の
１ｃめの信号を示すタイムチャートである。第２図は１
〕ＣＭデータの内容を説明するための図である。第３図
はＰＣＭデータのデータマツプを示す図である。第４図
は従来装置におけるアドレス設定のための要部を示すブ
ロック図である。第５図は第４図の動作を説明するため
のタイムチャートである。 第６図はこの発明の一実施例を示す要部ブロック図であ
る。第７図は同じくその動作を説明するためのタイムチ
ャートである。 図において、９はＰＣＭゲー［・信号入力端子、１０は
誤り検査結果入力端子、１１は同期信号入力端子、１２
はフレームアドレスデータ入カ端子、１３はフリップ７
０ツブ、１４は加ｉ　３．１５はプリセットカウンタ、
１６はセレクタ出力を示ず。 代理人　　　大　　岩　　増　　雄 １０５ 第１図 め２図 第３図 第５図

Claims (3)

【特許請求の範囲】
1. （１）　同期信号と、フレームアドレスデータと、固定
   長データと、誤り検査符号を含んでなるフレームデータ
   を、２進データ列によって順次メモリに記録しかつ再生
   するためのアドレス設定装置において、 直前のフレームデータのアドレス値と、このフレームデ
   ータに含まれる誤り検査符号に基づく誤り検査結果とに
   よってアドレスデータを設定する論理回路を備えた、ア
   ドレス設定装置。
2. （２）　前記論理回路は、フレームデータの同期信号を
   カウントするカウンタ回路と、直前のフレームデータの
   誤り検査符号での誤り検査結果より誤りが検出されなか
   ったときには、直前のフレームデータ内のフレームアド
   レス値に連続すると予測されるアドレス値を前記カウン
   タ回路にプリセットする手段を含み、 前記カウンタ回路の出力をフレームデータのアドレス値
   とするようにした、特許請求の範囲ｔＩＳｉ項記載のア
   ドレス設定装置。
3. （３）　前記論理回路は、 前記フレームデータの誤り検査結果の論理により一意的
   に作成されるゲート倍電形成回路と、前記ゲート信号形
   成回路からのゲート信号の論理により、受信したフレー
   ムデータのフレームアドレス値の設定を、受信したフレ
   ームアドレスデータ値を選択するか、前記カウンタ出力
   のアドレス値を選択するかを切換える回路を含む、特許
   請求の範囲第２項記載のアドレス設定装置０