JP3101528B2 - 記録再生装置 - Google Patents

記録再生装置

Info

Publication number
JP3101528B2
JP3101528B2 JP07083821A JP8382195A JP3101528B2 JP 3101528 B2 JP3101528 B2 JP 3101528B2 JP 07083821 A JP07083821 A JP 07083821A JP 8382195 A JP8382195 A JP 8382195A JP 3101528 B2 JP3101528 B2 JP 3101528B2
Authority
JP
Japan
Prior art keywords
signal
track number
track
circuit
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07083821A
Other languages
English (en)
Other versions
JPH08265702A (ja
Inventor
昌彦 西川
和幸 岡本
伸浩 細原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP07083821A priority Critical patent/JP3101528B2/ja
Publication of JPH08265702A publication Critical patent/JPH08265702A/ja
Application granted granted Critical
Publication of JP3101528B2 publication Critical patent/JP3101528B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は記録再生装置に関し、
特にたとえばディジタル映像信号などのディジタルデー
タを記録再生するディジタルVTRなどに用いられる、
記録再生装置に関する。
【0002】
【従来の技術】ディジタル映像信号などのディジタルデ
ータを記録再生する民生用ディジタルVTRについて
は、たとえば日経BP社発行、日経エレクトロニクス・
ブック「データ圧縮とデータ変調」のp.137 〜p.150 に
紹介されている。図6は斯かるVTRの記録フォーマッ
トを示すべく、磁気ヘッドが接触する面から磁気テープ
を見た図解図であり、磁気ヘッドは記録トラックの下か
ら上へ向かって走査する。
【0003】1つのトラックには4種類のデータが記録
されるが、これらのデータは、磁気ヘッドが走査する順
にインサート用データおよびトラック情報、音声デ
ータ、映像データ、サブコード・データである。こ
のようなトラックが図7のように10本(図7はNTS
C方式の場合であって、PALおよびSECAMの場合
は12本となる)集まって1フレームの画像が形成され
る。
【0004】図7に示すトラックは、奇数トラックと偶
数トラックとではそれぞれアジマス角の異なる磁気ヘッ
ドで記録されている。すなわち、奇数トラックはAアジ
マスの磁気ヘッドで記録され、偶数トラックはBアジマ
スの磁気ヘッドで記録される。ここで、特殊再生時は、
磁気ヘッドが各トラックを跨いでトレースするために、
磁気ヘッドが逆アジマスの記録のトラックをトレースし
ている間は出力レベルは極めて小さい。
【0005】また、映像データとしては、各トラック1
本につき135個のシンクブロックといわれるブロック
(図7のトラック番号0のトラックに、番号0,1,
…,134を付けて、ブロックの配列の様子を示す)が
記録される。各ブロックは、映像のデータ(DATA)
に、そのデータパリティ(DATA PARITY),
同期信号(SINC),ブロック番号などの情報を有す
るID信号(ID),およびこのID信号のパリティ信
号(IDP)が付加されて、図8のように配列される。
【0006】このようなディジタルデータを記録・再生
する従来の記録再生装置1が図31に示される。記録再
生装置1では、IDパリティチェック回路1aにおいて
IDのパリティチェックがOKのときは、ブロックナン
バー検出回路1bによって検出されたシンクブロックナ
ンバーが誤り訂正回路1cの誤り訂正用メモリ(図示せ
ず)のローアドレスとして入力される。一方、IDのパ
リティチェックがNGのときには、1シンクブロック前
のシンクブロックナンバーに+1加算器1dで「1」を
加えた値がその誤り訂正用メモリのローアドレスとして
入力される。また、カラムアドレスカウンタ1eからは
誤り訂正用メモリのカラムアドレスが入力される。さら
に、入力端子1fから入力されたライトクロックは、ゲ
ート回路1gを通った後、誤り訂正用メモリのライトイ
ネーブル信号(書込制御信号)として用いられる。
【0007】また、遅延回路1hで遅延がかけられた信
号は、パルスジェネレータ1iから出力される信号に基
づいて、シリアル/パラレル変換回路1jでシリアル/
パラレル変換され、先程検出された誤り訂正用メモリの
アドレス上に書き込まれる。このようにして、ブロック
単位で誤り訂正用メモリ上に書き込まれたデータに対し
て誤り訂正回路1cで誤り訂正がかけられ、誤りが修正
された後、フレームメモリ1kに入力される。このフレ
ームメモリ1kでは、誤り訂正回路1cから入力される
データが正しいかどうかを示すフラグが参照され、デー
タが正しいときのみデータが書き込まれる。すなわち、
データが間違っている場合はフレームメモリ1k上には
1フレーム前のデータが残っていることになり、したが
ってデータが間違っている場合には、1フレーム前のデ
ータで信号を補間することができる。このようにして補
間されたデータは、記録時に圧縮されているので、デー
タ伸長回路1lで元のデータに戻され、D/A変換回路
1mでアナログ信号に変換され、出力端子1nから出力
される。
【0008】このような記録再生装置1において1/4
倍スロー再生を行ったときのトラックとAアジマスの磁
気ヘッドのトレースパターンとを図9に示す。図9に示
すAおよびBは、トラックのアジマスを示し、Aアジマ
スのトラックをAアジマスのヘッドがトレースする部分
を斜線で示した。磁気ヘッドは、図9(A),(B),
…,(G),(H)の順にトラックをトレースしてい
く。したがって、テープ上の同じ位置を何度もトレース
することになるので、同じデータを何度も再生すること
になる。たとえば、図9(A)の状態において点線で囲
んだ部分は、さらに図9(B),(C),(D)および
(E)と合計5回トレースする。しかし、後でトレース
する場合ほどオフトラック(データを再生できない部
分)が大きくなり、データの信頼性が低下していく。
【0009】したがって、図9(A)から(E)へとト
レースが進むに従って、図8のように構成されているシ
ンクブロックについて、たとえばID信号の部分は正常
な値が得られるが、データ部分の信頼性がなくなること
が多い。このような場合でも、記録再生装置1におい
て、IDパリティチェックがOKになれば、そのシンク
ブロックのデータは誤り訂正用メモリに書き込まれる。
すなわち、図9(A)のときに再生された信頼性の高い
データの上に、図9(B),(C),(D)および
(E)の順に信頼性の低いデータが上書きされていくこ
とになる。
【0010】
【発明が解決しようとする課題】その結果、このように
して得られた再生データは多くのエラーを含むことにな
るが、誤り訂正回路1cの訂正能力では訂正不可能とな
る場合が多々あり、正確な再生データを得ることができ
ないという問題点があった。それゆえに、この発明の主
たる目的は、正しい再生データが得られる、記録再生装
置を提供することである。
【0011】
【課題を解決するための手段】第1の発明は、記憶媒体
上に形成されるトラックに含まれる信号をスロー再生
し、その再生信号に含まれるデータをメモリに記憶する
記録再生装置であって、再生信号のレベルを検出するレ
ベル検出手段、およびレベルに基づいてメモリにデータ
を書き込むか否かを制御する書込制御手段を備える、記
録再生装置である。
【0012】第2の発明は、記録媒体上に形成されるト
ラックに含まれるディジタル信号をスロー再生し、その
再生信号をライトイネーブル信号に従ってメモリに記憶
する記録再生装置であって、ディジタル信号はそれぞれ
のトラックに割り当てられたトラックナンバーを含むI
D信号とID信号のパリティ信号と映像のデータとを含
み、パリティ信号を用いてID信号のパリティをチェッ
クするパリティチェック手段、トラックナンバーを検出
するトラックナンバー検出手段、1または2以上のトラ
ックから所定期間に再生される再生信号のうちのエンベ
ロープ出力が最も大きな再生信号に含まれるトラックナ
ンバーを判定するトラックナンバー判定手段、トラック
ナンバー検出手段によって検出されたトラックナンバー
とトラックナンバー判定手段によって判定されたトラッ
クナンバーとを比較する比較手段、およびパリティチェ
ック手段によるパリティチェック結果と比較手段による
比較結果とに基づいてアクティブのライトイネーブル信
号を出力する信号出力手段を備える、記録再生装置であ
る。
【0013】第3の発明は、記録媒体上に形成されたト
ラックに含まれるディジタル信号をスロー再生し、その
再生信号をライトイネーブル信号に従って第1メモリに
記憶し、記憶された再生信号を誤り訂正した後第2メモ
リに記憶する記録再生装置であって、ディジタル信号は
それぞれのトラックに割り当てられたトラックナンバー
を含むID信号と映像のデータとを含み、1または2以
上のトラックから所定期間に再生される再生信号のうち
のエンベロープ出力が最も大きな再生信号に含まれるト
ラックナンバーを判定するトラックナンバー判定手段、
再生信号に含まれるトラックナンバーをトラックナンバ
ー判定手段によって判定されたトラックナンバーに置換
する置換手段、置換手段によって置換されたトラックナ
ンバーを書き込む第1メモリのアドレスを作成するアド
レス作成手段、置換手段によって置換されたトラックナ
ンバーが第1メモリに与えられるときアクティブのライ
トイネーブル信号を出力する信号出力手段、および第1
メモリに書き込まれた再生信号に含まれる映像のデータ
を誤り訂正する誤り訂正手段を備える、記録再生装置で
ある。
【0014】
【作用】第1の発明では、エンベロープ検波手段によっ
て再生信号のエンベロープが検波される。そして、書込
制御手段によってエンベロープと閾値とが比較される。
なお、パリティチェック手段によってパリティがOKと
判断されたときのみ書込制御手段が能動化される。閾値
は、たとえばトラック幅に対するオントラック幅の割合
が1/2以上に相当するように設定される。エンベロー
プが閾値以上のときには、再生信号に含まれるデータが
メモリに書き込まれ、エンベロープが閾値未満のときに
は、再生信号に含まれるデータのメモリへの書き込みが
中止される。
【0015】このように、エンベロープが閾値未満のと
きには、パリティがOKであってもメモリへのデータの
書き込みが中止されるので、信頼性の低いデータはメモ
リに書き込まれない。言い換えれば、メモリには信頼性
の高いデータだけが書き込まれる。第2の発明では、パ
リティチェック手段が再生信号に含まれるパリティ信号
を用いて再生信号に含まれるID信号のパリティをチェ
ックする。また、トラックナンバー検出手段が再生信号
に含まれるトラックナンバーを検出する。さらに、トラ
ックナンバー判定手段が、たとえばトラックナンバー検
出手段によって検出されたトラックナンバーをナンバー
別に所定期間計数し、計数値が最大となるトラックナン
バーを決定する。これによって、トラックナンバー判定
手段はエンベロープ出力が最大の再生信号に含まれるト
ラックナンバーを判定する。比較手段は、トラックナン
バー検出手段によって検出されたトラックナンバーとト
ラックナンバー判定手段が判定したトラックナンバーと
を比較することによって、両者が一致するかどうか判断
する。そして、たとえばパリティチェックがOKでかつ
比較手段によってトラックナンバーが一致するとき、信
号出力手段からアクティブのライトイネーブル信号が出
力される。これによって、メモリにはエンベロープ出力
が最大の再生信号のみが書き込まれる。
【0016】第3の発明では、トラックナンバー判定手
段によってエンベロープ出力が最大の再生信号に含まれ
るトラックナンバーを判定する。そして、置換手段が再
生信号に含まれるトラックナンバーをトラックナンバー
判定手段によって判定されたトラックナンバーに置換
し、アドレス作成手段が置換されたトラックナンバーを
第1メモリに書き込むためのアドレスを作成し、そして
信号出力手段が、置換されたトラックナンバーが第1メ
モリに与えられるとき、ライトイネーブル信号をアクテ
ィブにする。これによって、第1メモリには必ず置換さ
れたトラックナンバーが書き込まれる。第1メモリに書
き込まれた再生信号は、それに含まれる映像のデータを
誤り訂正された後、第2メモリに書き込まれる。
【0017】
【発明の効果】第1の発明によれば、メモリには信頼性
の高いデータだけが書き込まれるので、正しい再生デー
タが得られる。第2の発明によれば、エンベロープ出力
が最も大きな再生信号のみがメモリに書き込まれるた
め、正しい再生データが得られる。
【0018】第3の発明によれば、第1のメモリには置
換された適切なトラックナンバーが必ず書き込まれるた
め、その再生信号は誤り訂正された後、第2メモリの適
切なアドレスに書き込まれ、これによって正しい再生デ
ータが得られる。この発明の上述の目的,その他の目
的,特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。
【0019】
【実施例】以下、この発明の実施例を説明するが、テー
プの記録フォーマットなどは図6〜図8と同様であるの
で、その重複する説明は省略する。図1を参照して、こ
の実施例の記録再生装置10はプリアンプ12を含む。
プリアンプ12には、磁気テープから再生された再生信
号が入力端子14から入力され、再生信号はプリアンプ
12で増幅される。増幅された再生信号は復調回路16
で復調され、その後予め定められた同期信号パターンが
同期信号検出回路18によって検出される。なお、プリ
アンプ12からの出力はPLL回路20に与えられ、ク
ロックが発生する。
【0020】同期信号検出回路18は誤り同期信号の検
出を防止する。その具体的な動作は、プリアンプ12か
ら得られるシリアルな0,1の信号列を同期信号検出回
路18内のシフトレジスタ(図示せず)に与え、このシ
フトレジスタの内容と予め用意された同期信号検出パタ
ーンとが比較される。それらが一致すれば、同期信号と
みなして同期信号(検出同期信号)が発生する。この検
出された同期信号には、ゲート信号作成回路22で作成
されたゲート信号によってゲート回路24でゲートがか
けられる。
【0021】すなわち、同期信号検出回路18で検出さ
れた同期信号はゲート回路24に与えられる。そして、
ゲート信号作成回路22で作成されたゲート信号によっ
てゲート回路24が開かれることによって、ゲート期間
内に検出された同期信号はゲート回路24を通過する。
一方、ゲート期間外にたまたま同期信号パターンと同じ
ビット列があることによって発生した誤り同期信号はマ
スクされるとともに、ゲート期間内に同期信号がない場
合は保護同期信号作成回路26で作成された保護同期信
号によって同期信号保護回路28で保護がかけられる。
【0022】換言すれば、ゲート回路24を同期信号が
通過すれば、同期信号保護回路28はその通過した同期
信号を選択して出力し、ゲート回路24を同期信号が通
過しなければ、同期信号保護回路28は保護同期信号作
成回路26から得られる保護同期信号を選択して出力す
る。なお、保護同期信号は同期信号保護回路28の出力
信号をリセット信号とする保護同期信号作成回路26内
のカウンタ(図示せず)によって作成される。
【0023】また、ゲート内に同期信号がない状態が続
き、同期抜けカウント回路30で同期抜けカウント値
(同期信号が何度抜けたかを示す値)が或る定められた
値になるとゲートオープン信号がゲート作成回路22に
与えられる。すると、ゲート信号作成回路22によって
ゲート回路24のゲートは一旦全て開かれ、同期信号が
検出されると再びゲートは閉じられる。これは同期信号
の誤りが伝播するのを防止するためである。
【0024】また、プリアンプ12で増幅された信号は
エンベロープ検波回路32で、設定された基準レベルす
なわち閾値とエンベロープの出力レベルとが比較され、
その比較結果によってゲート信号作成回路22が制御さ
れる。ここで、エンベロープ検波回路32に設定される
閾値は、たとえばトラック幅に対するオントラック幅の
割合が1/2以上に相当するように設定される。
【0025】エンベロープ検波結果が閾値未満の場合、
すなわち、特殊再生時に磁気ヘッドが逆アジマスのトラ
ックをトレースしているときやオフトラックが大きいと
きは、ゲートが開放され、同期信号検出回路18で検出
された同期信号が全て正常な同期信号とみなすように作
用する。このようにして、特殊再生時における同期信号
の位置ずれが原因となって同期信号が検出されなくなる
ような事態が回避される。
【0026】一方、エンベロープ検波結果が閾値以上の
場合、すなわち、通常再生時や特殊再生時に磁気ヘッド
が正アジマスのトラックをトレースしているときやオフ
トラックが小さいときは、ゲート信号がゲート回路24
に供給される。このとき、ゲート期間内に同期信号が入
っていない場合は、保護同期信号作成回路26で作成さ
れた保護同期信号を正常な同期信号とみなし以降の信号
処理の基準信号として使用するという、上述の動作が行
われる。
【0027】このようにして保護がかけられた同期信号
に基づいてパルスジェネレータ34は基準信号を発生
し、以降の信号処理が行われる。パルスジェネレータ3
4からは、ID信号検出用のパルス,信号をシリアル/
パラレル変換するために必要なパルス,およびカラムア
ドレスを作成するためのパルスが出力される。一方、復
調回路16から出力される信号は、上述の同期信号処理
回路(18〜30)に必要な時間分の遅延が遅延回路3
6によってかけられた後、ID検出回路38に与えら
れ、ここでパルスジェネレータ34から出力される基準
信号に基づいてID信号が検出される。このID検出回
路38で検出されたID信号に含まれているブロック番
号が後述する誤り訂正回路80内の誤り訂正用メモリ
(図示せず)のローアドレスとして使用される。
【0028】すなわち、ID検出回路38で検出された
ID信号は、IDパリティチェック回路40で誤りがあ
るか否かをチェックされる。一方、検出されたID信号
からは、ブロックナンバー検出回路42でシンクブロッ
クナンバーが検出され、そのシンクブロックナンバーが
スイッチ44の一方の端子に入力されるとともに、ラッ
チ回路46,およびシンクブロックナンバーに「1」を
加算する+1加算器48を通ってスイッチ44の他方の
端子に入力される。スイッチ44はゲート回路50から
出力されるスイッチ制御信号によって制御される。
【0029】ここで、ゲート回路50は、たとえば図2
に示すように構成される。図2に示すゲート回路50
は、OR回路52,54および56,NOR回路58,
AND回路60,NOT回路62および64を含む。そ
して、入力端子66からはスロー再生信号(スロー再生
時「Hレベル」)、入力端子68からはエンベロープ検
波信号(閾値以上のとき「Hレベル」)、入力端子70
からはPLL回路20から与えられるライトクロック、
入力端子72からはIDパリティチェック出力(OKの
とき「Hレベル」)、そして、入力端子74からは特殊
再生信号(特殊再生時「Hレベル」)が入力され、出力
端子76および78からは、それぞれ表1に示すような
ライトイネーブル信号およびスイッチ制御信号が得られ
る。
【0030】なお、ライトイネーブル信号は誤り訂正用
メモリの書込制御信号として用いられる。
【0031】
【表1】
【0032】このように誤り訂正用メモリにデータを書
き込むためのライトイネーブル信号を制御することによ
って、特殊再生時には以下のようになる。すなわち、ス
ロー再生以外のときはIDパリティチェックがOKのと
きに、また、スロー再生のときは、IDパリティチェッ
クがOKでありかつエンベロープが閾値以上の場合の
み、それぞれ復調されたデータを誤り訂正用メモリに書
き込む。これによって、信頼性の低いデータを削除して
エラーを少なくできる。
【0033】また、スイッチ制御信号によって、図1に
示すスイッチ44は、通常再生時でありかつIDのパリ
ティチェックがOKのときに上側に倒れ、通常再生時で
ありかつIDパリティチェックがNGのときは下側に倒
れる。また、特殊再生時にはIDパリティチェックに拘
わらずスイッチ44は上側に倒れる。したがって、通常
再生時でありかつIDパリティチェックがOKのとき、
および特殊再生時には、ブロックナンバー検出回路42
で検出されたシンクブロックナンバーが誤り訂正回路8
0内の誤り訂正用メモリのローアドレスとして入力され
る。一方、通常再生時でありかつIDパリティチェック
がNGのときには、1シンクブロック前のシンクブロッ
クナンバーに+1加算器48で「1」を加えた値が、そ
の誤り訂正用メモリのローアドレスとして入力される。
【0034】また、カラムアドレスカウンタ82のカウ
ント値が誤り訂正回路80内の誤り訂正用メモリのカラ
ムアドレスとなる。ここで、誤り訂正用メモリのイメー
ジ図を図3に示す。図3に示すビデオデータ領域84に
データが格納される。また、遅延回路36で遅延がかけ
られた信号はパルスジェネレータ34から出力される信
号によって、シリアル/パラレル変換回路86でシリア
ル/パラレル変換され、誤り訂正回路80内の誤り訂正
用メモリのアドレス上にデータとして書き込まれる。
【0035】このようにして、ブロック単位で誤り訂正
用メモリ上に書き込まれたデータは、誤り訂正回路80
で誤り訂正がかけられ誤りが訂正された後、フレームメ
モリ88に入力される。このフレームメモリ88では、
誤り訂正回路80から入力されるデータが正しいかどう
かを示すフラグが参照され、データが正しいときのみデ
ータが書き込まれる。すなわち、データが誤っている場
合はフレームメモリ88上には、1フレーム前のデータ
が残っていることになり、したがってデータが間違って
いる場合には、1フレーム前のデータで信号を補間する
ことができる。このようにして補間されたデータは、記
録時に圧縮されているので、データ伸長回路90で元の
データに戻され、D/A変換回路92でアナログ信号に
変換され、出力端子94から出力される。
【0036】このように構成される記録再生装置10の
1/4スロー再生時の動作を説明する。図9に示す1/
4スロー再生時のトレースパターンの点線で囲んだ部分
に着目する。図9(A)の状態では、100%オントラ
ックしているので、この部分に記録されているシンクブ
ロック(Anとする)のデータはエラーのないシンクブ
ロックとして再生されて、誤り訂正用メモリに書き込ま
れる。しかし、図9(B),(C),(D),(E)と
なるほど、オフトラックが大きくなり、エラーが多くな
っていく。したがって、このとき、IDパリティチェッ
クがOKでも、データに多くのエラーを含む可能性が高
くなっていく。図9(A)→(B)→(C)→(D)→
(E)の順で時間的に後になっていくので、時間の経過
に伴ってエラーを多く含んだデータが誤り訂正用メモリ
に書き込まれていくことになる。
【0037】これに伴って、誤り訂正処理では、図3に
示すC1方向(縦方向)の誤り訂正が不能になる可能性
または誤訂正する可能性が高くなり、Anのシンクブロ
ックは正しく訂正されないことがある。この状態のシン
クブロック数が多く存在すると、図3に示すC2方向
(横方向)の誤り訂正を誤訂正する可能性が高くなる。
もしこの誤訂正を1回でも行ってしまうと、正しいシン
クブロックのデータが誤ったデータに訂正され、エラー
が拡大してしまう。
【0038】これを防ぐために、誤りの少ないシンクブ
ロックのデータを誤り訂正用メモリに書き込む必要があ
る。ここで、トレースのオントラック量とエンベロープ
とは比例関係にあるので、この実施例のようにエンベロ
ープが閾値以上のときのデータだけを誤り訂正用メモリ
に書き込むようにすると、エラーの少ないシンクブロッ
クのデータのみを誤り訂正用メモリに書き込むことがで
き、エラーの伝播を防ぐことができる。
【0039】ここで、図4に1/4スロー再生時のトラ
ックパターンを示す。図4において、エンベロープのレ
ベルが低い部分は、再生された各シンクブロックのデー
タの信号レベルが低い上に、他のシンクブロックのデー
タが混在し、データの信頼性が低下している。そこでこ
の実施例では、この信頼性の低い部分のデータを無効に
することによって、訂正不能エラーを低減できる。
【0040】たとえば図5に示すように、トラック幅に
対するオントラック幅の割合が1/2に相当するように
エンベロープの閾値を閾値Aに設定すると、図9
(A),(B)および(C)のデータは信頼性のあるデ
ータとなり、図9(D),(E)および(F)は信頼性
のないデータとなる。したがって、図5に示す閾値Aを
エンベロープの閾値として用いる場合には、誤り訂正用
メモリには図9(C)に示す状態のデータが書き込まれ
る。
【0041】なお、図5に示す閾値を閾値Bのように設
定すれば、図9(A)および(B)の状態のデータだけ
が信頼性のあるデータとなり、誤り訂正用メモリには図
9(B)の状態のデータが書き込まれる。さらに、図5
に示す閾値を閾値Cのように設定すると、図9(A)の
状態のデータだけが信頼性のあるデータとなり、誤り訂
正用メモリに書き込まれる。このように、閾値を大きく
すればするほど信頼性の高いデータを誤り訂正用メモリ
に書き込むことができ、エラーの伝播をより効果的に防
ぐことができる。
【0042】この実施例によれば、特殊再生時(スロー
再生時)に、十分にオントラックしているデータのみを
誤り訂正用メモリに書き込むことができる。したがっ
て、時間的に後に再生されオフトラックが多くかつエラ
ーが多い状態のシンクブロックのデータが正しいデータ
に上書きされることによってエラーが拡大するという問
題を解決できる。したがって、特殊再生時(スロー再生
時)に、従来では、エラーが多いため補間の頻度が高く
動画が不自然な画像(カクカクした画像)になることが
あったが、この実施例では、補間の頻度が下がり、滑ら
かなスロー画像の再生が可能となる。
【0043】しかし、この実施例では、図4からわかる
ように、誤り訂正用メモリに書き込むべきデータおよび
書き込むべきでないデータの両者を含むエンベロープを
検波するため、書き込むべきでないデータのエンベロー
プが閾値を超えた場合、そのデータが書き込まれてしま
う。すなわち、たとえば誤り訂正用メモリにA0トラッ
クのデータを書き込みたいときにA1トラックのデータ
が書き込まれる場合がある。これによってエラーを含む
再生画像が出力される恐れがある。このような問題点を
解決する他の実施例の記録再生装置10を図10に示
す。
【0044】図10を参照して、他の実施例の記録再生
装置10は、図1に示す記録再生装置10と同一部分を
有するため、同一部分については同一の参照番号を付す
ことによって重複した説明を省略する。なお、図10に
示す同期信号保護回路28の周りには、実際には図1と
同様にゲート信号作成回路22,ゲート回路24,保護
同期信号作成回路26および同期抜けカウンタ30が設
けられ、これによって同期信号が保護される。
【0045】遅延回路36から出力されたシンクブロッ
クデータを図8よりも具体的に説明すると、図11のよ
うに構成される。すなわち、ID信号は、トラックナン
バーが記述されているID0とシンクブロックナンバー
が記述されているID1とID0およびID1に誤りが
ないかどうかをチェックするためのパリティ信号を含
む。なお、ID0には、図12に示すように、同じアジ
マスを有するトラックに対して循環順序で割り当てられ
た0〜4のトラックナンバーが記述される。ID検出回
路38は、このID信号を検出し、パリティチェック回
路40は、パリティ信号に基づいてID0およびID1
に誤りがないかどうかを判定する。ID検出回路38に
よって検出されたID信号はまた、ブロックナンバー検
出回路42に与えられ、ID1に記述されているシンク
ブロックナンバーが検出される。検出されたシンクブロ
ックナンバーはその後ブロックナンバー保護回路101
で保護される。すなわち、パリティチェックがOKであ
ればID1の値すなわち検出されたシンクブロックナン
バーがそのまま出力されるが、パリティチェックがNG
であれば1つ前のシンクブロックナンバーに1を足した
値が出力される。
【0046】ID検出回路38によって検出されたID
信号はさらに、トラックナンバー検出回路102に与え
られ、ID0に記述されているトラックナンバーが検出
される。検出されたトラックナンバー(トラックナンバ
ー検出結果)はトラックナンバー判定回路104および
比較回路106に与えられる。トラックナンバー判定回
路104では、RFスイッチングパルスの1/2周期の
間にトラックナンバー検出回路102で最も多く検出さ
れたトラックナンバーが判定され、トラックナンバー判
定結果がバンク切換パルス作成回路108および比較回
路106に与えられる。比較回路106はトラックナン
バー検出結果およびトラックナンバー判定結果を比較
し、両者が一致すればハイレベルとなり両者が一致しな
ければローレベルとなる比較信号をマスク回路110に
与える。また、バンク切換パルス作成回路108はトラ
ックナンバー判定結果に基づいてバンク切換パルスを作
成する。
【0047】ブロックナンバー保護回路101で保護が
かけられたシンクブロックナンバーおよびカラムアドレ
スカウンタ82のカウント値はそれぞれ、ローアドレス
およびカラムアドレスとしてメモリ112に与えられ
る。またライトクロックがマスク回路110に入力され
る。マスク回路110では、通常再生時はマスクがかけ
られることはなく、ライトクロックがそのままライトイ
ネーブル信号として出力されるが、スロー再生時は、パ
リティチェック回路40からのパリティ信号,スロー再
生時にハイレベルとなる信号(スロー再生信号)および
比較回路106からの比較信号に基づいて、ライトクロ
ックにマスクがかけられ、これによってライトイネーブ
ル信号が出力される。これによって、シリアル/パラレ
ル変換回路86から出力されたパラレルデータが所望の
アドレスに書き込まれる。
【0048】スイッチ114は、スロー再生信号に従っ
て制御される。これによって、通常再生時はスイッチ1
14は下側に倒れ、メモリ112にはRFスイッチング
パルスが入力される。一方、スロー再生時はスイッチ1
14は上側に倒れ、メモリ112にはバンク切換パルス
が入力される。メモリ112は図13(A)および
(B)に示すように2トラック分の容量をもっており、
アドレスの最上位ビットに入力されるRFスイッチング
パルスまたはバンク切換パルスによってバンクが切り換
えられる。そして、データが一方のバンクに書き込まれ
ている間もう一方のバンクのデータがメモリ112から
読み出され、誤り訂正回路80で誤り訂正される。誤り
訂正されたデータはフレームメモリ88を経て伸長回路
90で伸長され、D/Aコンバータ92によってアナロ
グ信号に変換された後、出力端子94から出力される。
【0049】次に1/4倍スロー再生時の動作について
説明する。図14(A)に1/4倍スロー再生時の記録
パターンとAアジマスヘッドのトレースパターンを示
す。この図でA0,A1,…とあるのはAアジマスのト
ラックナンバー0のトラック,トラックナンバー1のト
ラック,…を意味する。これからわかるように、ヘッド
は同じトラックを複数回トレースする。したがって1/
4スロー再生時に同じトラックが複数回トレースされる
間は、データはメモリ112の同じバンクに書き込まれ
る。ただし、図14(C)および(D)に示すエンベロ
ープ出力の変化を考慮して、パリティチェックがNGの
ときまたはトラックナンバー検出結果とトラックナンバ
ー判定結果とが一致しないときは、ライトクロックにマ
スクがかけられる。
【0050】この処理を詳しく説明する。トラックナン
バー検出回路102によってシンクブロック毎に検出さ
れたトラックナンバーすなわちトラックナンバー検出結
果は、図15に示すトラックナンバー判定回路104の
デコード回路104a〜104eに入力される。デコー
ド回路104a〜104eのそれぞれは、トラックナン
バー検出結果が0〜4のそれぞれであるときパルスを1
つ出力する。次段のカウンタ104f〜104jは、I
DのパリティチェックがOKのときだけデコーダ104
a〜104eからの出力パルスをカウントする。カウン
タ104f〜104jはまた、エッジ検出回路104k
で検出されたRFスイッチングパルスのエッジでリセッ
トされる。このようにして、カウンタ104a〜104
eは、1トラック期間(RFスイッチングパルスの1/
2周期)におけるパリティチェックOK時のトラックナ
ンバーをカウントする。それぞれのカウント値は比較回
路104mで比較され、カウント値の最も大きいトラッ
クナンバーがそのトラックのトラックナンバーと判定さ
れる。このようにして判定されたトラックナンバーすな
わちトラックナンバー判定結果は、バンク切換パルス作
成回路108に入力される。すなわちトラックナンバー
0〜4の各データのエンベロープ波形は図17(B)〜
(F)のようになり、これよりトラックナンバー判定結
果は図17(G)のようになる。この出力がバンク切換
パルス作成回路108に入力される。
【0051】バンク切換パルス作成回路108に入力さ
れたトラックナンバー判定結果は図16に示すようにデ
コード回路108aに与えられる。デコード回路108
aは、図17(H)に示すように、トラックナンバー判
定結果が0になったときのみ正極性のパルスを出力す
る。このパルスは、エッジ検出回路108bで検出され
たスイッチングパルスのエッジによってラッチ回路10
8cでラッチされ、図17(I)に示すラッチ回路10
8c出力が、トグル回路108dによって立ち上がりエ
ッジで反転される。したがって、トグル回路108dの
出力波形は図17(L)のようになる。一方、図17
(J)に示すトラックナンバー判定結果の最下位ビット
信号は、ラッチ回路108eでスイッチングパルスのエ
ッジによってラッチされ、ラッチ回路108eから図1
7(K)に示すパルスが出力される。セレクタ回路10
8fは、トグル回路108d出力がハイレベルのときは
ラッチ回路108eの出力パルスを反転したものを選択
し、トグル回路108d出力がローレベルのときはラッ
チ回路108eの出力パルスを選択する。このようにし
て図17(M)に示すバンク切換パルスが出力される。
【0052】トラックナンバー検出結果およびトラック
ナンバー判定結果は図18に示す比較回路106に与え
られ、図19および図20に示すタイミングに従って比
較信号が出力される。なお、図19および図20に示す
波形のタイミングは互いに一致している。トラックナン
バーが0〜4の各データのエンベロープ波形は図19
(B)〜(F)のようになり、これよりトラックナンバ
ー判定結果は図19(G)に示すようになる。0〜4の
トラックナンバーのそれぞれは、デコード回路106a
〜106eでデコードされる。そして、それぞれのデコ
ード回路106a〜106eの出力が、エッジ検出回路
106fで検出されたRFスイッチングパルスのエッジ
によって、ラッチ回路106g〜106kでラッチされ
る。したがって、それぞれのラッチ回路106g〜10
6kの出力は、図19(H)〜(L)のようになる。
【0053】また、トラックナンバー検出結果は、0〜
4のトラックナンバーのそれぞれをデコードするデコー
ド回路106m〜106rに与えられるが、その出力
は、図20(A),(C),(E),(G)および
(I)に示すように、シンクブロック単位で変化する。
すなわち、図19(B)〜(F)に示すエンベロープの
レベルが大きいところではデータの信頼性が高いが、レ
ベルの小さいところではデータの信頼性は低い。したが
って、トラックナンバーをデコードした出力は、エンベ
ロープレベルが大きくトラックナンバーが正しく検出さ
れるところではハイレベルとなるが、エンベロープレベ
ルが小さくトラックナンバーが正しく検出されないとこ
ろではローレベルとなる。なお、これらの出力波形はか
なり大雑把に記述されており、実際にはシンクブロック
単位でもっと繁茂に出力レベルが変動する。このように
して検出されたラッチ回路106g〜106k出力のそ
れぞれとデコード回路106m〜106r出力のそれぞ
れとがNAND回路106s〜106wでNAND処理
されることによって、出力波形は図20(B),
(D),(F),(H)および(J)のようになる。さ
らに、これらのNAND回路106s〜106w出力が
NAND回路106xでさらにNAND処理されること
によって、出力波形は図20(K)のようになる。この
出力信号は、トラックナンバー検出結果とトラックナン
バー判定結果とが一致するときハイレベルとなり、これ
が比較信号としてマスク回路110に与えられる。
【0054】マスク回路110は図21のように構成さ
れる。すなわち、OR回路110aには、パリティチェ
ックがOKのときハイレベルとなるIDパリティチェッ
ク出力とスロー再生時ハイレベルとなるスロー再生信号
をNOT回路110bで反転した反転信号とが与えら
れ、OR回路110a出力がNAND回路110cに入
力される。スロー再生信号の反転信号はまたOR回路1
10dに与えられ、比較回路106から出力された比較
信号との間でOR処理される。そして、このOR回路1
10d出力がNAND回路110cに与えられる。NA
ND回路110cの出力信号がマスク信号であり、この
マスク信号とライトクロック信号とがOR回路110e
でOR処理される。そして、OR回路110e出力がラ
イトイネーブル信号となる。ライトイネーブル信号,制
御信号,パリティチェック信号および比較信号が、図2
2(A)〜(D)に示すように変化する場合、マスク信
号は図22(E)のようになり、マスク信号がハイレベ
ルのときライトクロックがマスクされる。したがって、
ライトイネーブル信号は図22(F)に示すようにな
る。このため、スロー再生時は、パリティチェックがO
Kでかつ比較信号がハイレベルのときのみ、メモリ11
2にシリアルパラレル変換器86から出力されたパラレ
ルデータが書き込まれる。
【0055】これより、通常再生時はスイッチ114は
下側に倒れ、メモリ112のバンク切換パルスとしてス
イッチングパルスが使用されるが、スロー再生時はスイ
ッチ114は上側に倒れ、バンク切換パルス作成回路1
08で作成されたバンク切換パルスによってバンクが切
り換えられる。またスロー再生時は、IDのパリティチ
ェックがNGであるときおよび比較回路106において
トラックナンバーが一致しないときに、ライトイネーブ
ル信号がマスクされ、メモリ112へのデータの書き込
みは中止される。
【0056】この実施例によれば、メモリ112にはパ
リティチェックがOKでかつトラックナンバーが一致す
るときにのみデータが書き込まれる。したがって、図1
9(B)〜(F)に示す黒く塗りつぶされたエンベロー
プデータは、たとえIDのパリティチェックがOKであ
ってもメモリ112に書き込まれることはなく、書き込
むべきデータのみをメモリ112に書き込むことができ
る。このため、良好な画像を再生できる。
【0057】しかし、図10に示す実施例では、スロー
再生時パリティチェックがNGまたはトラックナンバー
が一致しないときは、そのシンクブロックデータはメモ
リ112には書き込まれない。このため、図23(A)
に示すように、たとえばトラックナンバー0のシンクブ
ロックデータをメモリ112のバンクに書き込むとき、
書き込みが中止された部分には前のシンクブロックデー
タが残ってしまう。すなわち、トラックナンバー3が書
き込まれたID0も映像のデータも残ってしまう。この
状態で誤り訂正回路80によって誤り訂正されると、図
23(B)に示すように映像のデータはトラックナンバ
ー0のデータに修正されるが、トラックナンバーは3の
ままとなる。このため、フレームメモリ88において
は、本来トラックナンバーが3のデータが書き込まれる
べき位置にトラックナンバーが0のデータが書き込まれ
てしまい、結果として、ずれが生じた再生画像が出力さ
れてしまう。このような問題点を解決するその他の実施
例の記録再生装置10を図24に示す。
【0058】図24を参照して、その他の実施例の記録
再生装置10は、図10に示す記録再生装置10とほぼ
同様であるため、同一部分については同一の参照番号を
付すことによって重複した説明を省略する。ブロックナ
ンバー検出回路42で検出されたシンクブロックナンバ
ーおよびブロックナンバー保護回路101によって保護
されたシンクブロックナンバーは、セレクタ116に与
えられる。そして、スロー再生信号がローレベルのとき
すなわち通常再生時、セレクタ116はブロックナンバ
ー保護回路101出力を選択し、スロー再生信号がハイ
レベルのときすなわちスロー再生時、セレクタ116は
ブロックナンバー検出回路42出力を選択する。
【0059】一方、トラックナンバー検出回路102に
よるトラックナンバー検出結果は、トラックナンバー保
護回路118で保護される。すなわち、パリティチェッ
クがOKであればID0の値すなわちトラックナンバー
検出結果がそのまま出力されるが、パリティチェックが
NGであれば1つ前のトラックナンバー検出結果がその
まま保持される。このトラックナンバー保護回路118
出力はセレクタ120に与えられる。セレクタ120に
はまた、トラックナンバー判定回路104によるトラッ
クナンバー判定結果が与えられる。そして、スロー再生
信号がローレベルであるときは、セレクタ120はトラ
ックナンバー検出結果を選択し、スロー再生信号がハイ
レベルであるときは、セレクタ120はトラックナンバ
ー判定結果を選択する。
【0060】セレクタ116および120で選択された
選択結果は、セレクタ122に与えられる。セレクタ1
22にはまた、シリアルパラレル変換回路86から出力
されたパラレルデータおよびパルスジェネレータ34の
出力パルスに基づいてエリア信号作成回路124で作成
されたID0エリア信号およびID1エリア信号が与え
られる。なお、ID0エリア信号およびID1エリア信
号は、シリアルパラレル変換回路86からID0および
ID1が出力されるときにのみハイレベルとなる信号で
あり、パラレルデータにおけるID0およびID1のエ
リアを示す。セレクタ122は、ID0エリア信号およ
びID1エリア信号のいずれもがローレベルであるとき
はパラレルデータを選択するが、ID0エリア信号がハ
イレベルとなるとパラレルデータのID0をセレクタ1
20の選択結果に置換し、ID1エリア信号がハイレベ
ルとなるとID1をセレクタ116の選択結果に置換す
る。
【0061】これによって、スロー再生時、パラレルデ
ータに含まれるID0およびID1はトラックナンバー
判定結果およびブロックナンバー検出回路42で検出さ
れたシンクブロックナンバーに置換される。したがっ
て、セレクタ122から出力されるパラレルデータは、
少なくとも適切なトラックナンバーを有する。エリア信
号作成回路124はまた、ID0エリア信号をセレクタ
124およびマスク回路126に与える。セレクタ12
4は、ID0エリア信号がローレベルのときセレクタ1
16の選択結果を選択し、ID0エリア信号がハイレベ
ルのとき、パルスジェネレータ34の出力パルスに従っ
てインクリメントされかつ同期信号によってリセットさ
れるローアドレスカウンタ128のカウント値を選択す
る。このように、ID0エリア信号がハイレベルのとき
はローアドレスカウンタ128のカウント値が選択され
るので、少なくともパラレルデータに含まれるトラック
ナンバーを書き込むべきローアドレスは適切な値とな
る。
【0062】マスク回路126は図25に示すように構
成され、ID0エリア信号はNAND回路126aに与
えられる。NAND回路126aは、このID0エリア
信号とスロー再生信号との間でNAND処理し、その出
力をAND回路126bに与える。一方、IDパリティ
チェック出力とスロー再生信号をNOT回路126cで
反転した反転信号とはNOR回路126dに与えられ、
NOR処理された出力がAND回路126bに与えられ
る。これによって、AND回路126bからマスク信号
が出力され、マスク信号とライトクロックとがOR回路
126eでOR処理されることによって、マスクがかけ
られたライトイネーブル信号が作成される。
【0063】したがって、ライトクロック,スロー再生
信号,IDパリティチェック出力およびID0エリア信
号が図26(A)〜(D)に示すように変化するとき、
図26(E)に示すマスク信号が作成され、マスク信号
がハイレベルの期間にライトクロックがマスクされる。
したがって、マスク回路126から出力されるライトイ
ネーブル信号は図26(F)のようになる。つまり、マ
スク回路126は、スロー再生時にID0エリア信号が
ハイレベルであるとき、パリティチェックの結果に拘わ
らずライトクロックにマスクをかけることはない。
【0064】以上よりスロー再生時は、マスク回路12
6からのライトイネーブル信号に従って、適切なトラッ
クナンバーを有するパラレルデータが、カラムアドレス
カウンタ82のカウント値をカラムアドレスとし、セレ
クタ124で選択されたシンクブロックナンバーまたは
ローアドレスカウンタ128のカウント値をローアドレ
スとするメモリ112上の位置に書き込まれる。すなわ
ち、ID0期間以外では、メモリ112のアドレスはカ
ラムアドレス82のカウント値およびシンクブロックナ
ンバーによって指定され、ここにパラレルデータが書き
込まれる。一方、ID0期間では、メモリ112のアド
レスはカラムアドレスカウンタ82およびローアドレス
カウンタ128のカウント値によって指定され、ここに
セレクタで置換されたトラックナンバーが書き込まれ
る。
【0065】スロー再生時、シリアルパラレル変換回路
86からは図27(B)に示すパラレルデータが出力さ
れる。また、ID0の期間だけ、図27(C)に示すよ
うにID0エリア信号がハイレベルとなる。図27
(B)に示すパラレルデータに対してIDパリティチェ
ック出力が図27(D)に示すように変化した場合、マ
スク回路126によるマスク信号は図27(E)に示す
ように変化する。すなわち、パリティチェックがOKで
あるときはもちろん、ID0エリア信号がハイレベルと
なるときもマスク信号はローレベルとなる。これによっ
て、メモリ112には、図27(F)のようにID0が
適切なトラックナンバー(トラックナンバー判定結果)
に置換されたパラレルデータが書き込まれ、メモリ11
2の所定のアドレスには必ずそのトラックナンバーが書
き込まれる。
【0066】この実施例によれば、シンクブロックデー
タのパリティチェックがNGであるとき、そのシンクブ
ロックデータに含まれる映像のデータが本来書き込まれ
るべきメモリ112のアドレスには、図28(A)に示
すように前に書き込まれた映像のデータがそのまま残る
が、そのシンクブロックのID0が書き込まれるべきア
ドレスには、セレクタ122によって置換されたブロッ
クナンバー判定結果が書き込まれる。この状態で誤り訂
正回路80によって誤り訂正されると、図28(B)に
示すように、残存する映像のデータが正しい映像のデー
タに訂正される。その結果、フレームメモリ88の所定
のアドレスにシンクブロックデータが書き込まれ、良好
な再生画像を得ることができる。
【0067】なお、図10に示す記録再生装置10と図
24に示す記録再生装置10とは1つにまとめることが
できる。ただしこの場合、マスク回路では、IDパリテ
ィチェック出力およびスロー再生信号に加えて比較信号
およびID0エリア信号の両方を加味してマスク信号を
作成する必要があるため、マスク回路としては図29に
示すマスク回路130を用いる必要がある。これによれ
ば、IDパリティチェック出力とスロー再生信号をNO
T回路130aで反転した反転信号とがOR回路130
bでOR処理される。また、比較信号とNOT回路13
0aによる反転信号とがOR回路130cでOR処理さ
れる。そして、OR回路130bおよび130cの出力
信号がNAND回路130dで処理され、この出力信号
がAND回路130eに与えられる。一方、スロー再生
信号とID0エリア信号とは、NAND回路130fで
NAND処理され、処理された信号がAND回路130
eに与えられる。これによって、AND回路130eか
らマスク信号が出力される。このマスク信号とライトク
ロック信号とがOR回路130gでOR処理されること
によって、マスクがかけられたライトイネーブル信号が
作成される。
【0068】このようにマスク回路130が処理するこ
とによって、スロー再生信号,IDパリティチェック出
力,比較信号およびID0エリア信号が図30(B)〜
(E)に示すように変化する場合、マスク信号は図30
(F)に示す波形となる。したがって、マスク回路13
0からは図30(G)に示すライトイネーブル信号が出
力される。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図である。
【図2】ゲート回路を示す回路図である。
【図3】誤り訂正用メモリのメモリイメージを示す図解
図である。
【図4】1/4スロー再生時のトラックパターンを示す
図解図である。
【図5】オントラック量とエンベロープとの関係を示す
グラフである。
【図6】ディジタルVTRの記録フォーマットを説明す
るための図解図である。
【図7】ディジタルVTRの信号の記録状態を説明する
ための図解図である。
【図8】ディジタルVTRにおける信号のシンクブロッ
クの詳細な構成を示すブロック図である。
【図9】1/4スロー再生時のヘッドトレースの状態を
示す図解図である。
【図10】この発明の他の実施例を示すブロック図であ
る。
【図11】ディジタルVTRにおける信号のシンクブロ
ックの詳細な構成を示すブロック図である。
【図12】トラックパターンを示す図解図である。
【図13】メモリイメージを示す図解図である。
【図14】(A)は1/4スロー再生時のトラックパタ
ーンを示す図解図であり、(B)はスイッチングパルス
を示す波形図であり、(C)および(D)はエンベロー
プを示す図解図である。
【図15】トラックナンバー判定回路を示すブロック図
である。
【図16】バンク切換パルス作成回路を示すブロック図
である。
【図17】(A)はスイッチングパルスを示す波形図で
あり、(B)〜(F)はエンベロープを示す図解図であ
り、(G)はトラックナンバー判定結果を示す図解図で
あり、(H)はデコーダの出力を示す波形図であり、
(I)および(K)はラッチ回路の出力を示す波形図で
あり、(J)はトラックナンバー判定結果の最下位ビッ
トを示す波形図であり、(L)はトグル回路出力を示す
波形図であり、(M)はバンク切換パルスを示す波形図
である。
【図18】比較回路を示すブロック図である。
【図19】(A)はRFスイッチングパルスを示す波形
図であり、(B)〜(F)はエンベロープを示す図解図
であり、(G)はトラックナンバー判定結果を示す図解
図であり、(H)〜(L)はラッチ回路出力を示す波形
図である。
【図20】(A)〜(J)はデコード回路の出力を示す
波形図であり、(K)は比較信号を示す波形図である。
【図21】マスク回路を示す論理回路図である。
【図22】(A)はライトクロックを示す波形図であ
り、(B)はスロー再生信号を示す波形図であり、
(C)はIDパリティチェック出力を示す波形図であ
り、(D)は比較信号を示す波形図であり、(E)はマ
スク信号を示す波形図であり、(F)はライトイネーブ
ル信号を示す波形図である。
【図23】メモリイメージを示す図解図である。
【図24】この発明のその他の実施例を示すブロック図
である。
【図25】マスク回路を示す論理回路図である。
【図26】(A)はライトクロックを示す波形図であ
り、(B)はスロー再生信号を示す波形図であり、
(C)はIDパリティチェック出力を示す波形図であ
り、(D)はID0エリア信号を示す波形図であり、
(E)はマスク信号を示す波形図であり、(F)はライ
トイネーブル信号を示す波形図である。
【図27】(A)は同期信号を示す波形図であり、
(B)はパラレルデータを示す波形図であり、(C)は
ID0エリア信号を示す波形図であり、(D)はIDパ
リティチェック出力を示す波形図であり、(E)はマス
ク信号を示す波形図であり、(F)はパラレルデータを
示す波形図である。
【図28】メモリイメージを示す図解図である。
【図29】この発明のさらにその他の実施例の一部を示
す論理回路図である。
【図30】(A)はライトクロックを示す波形図であ
り、(B)はスロー再生信号を示す波形図であり、
(C)はIDパリティチェック出力を示す波形図であ
り、(D)は比較信号を示す波形図であり、(E)はI
D0エリア信号を示す波形図であり、(F)はマスク信
号を示す波形図であり、(G)はライトイネーブル信号
を示す波形図である。
【図31】従来技術を示すブロック図である。
【符号の説明】
10 …記録再生装置 24,50 …ゲート 32 …エンベロープ検波回路 38 …ID検出回路 40 …IDパリティチェック回路 42 …ブロックナンバー検出回路 44 …スイッチ 46 …ラッチ回路 48 …+1加算器 80 …誤り訂正回路 88 …フレームメモリ 102 …トラックナンバー検出回路 104 …トラックナンバー判定回路 106 …比較回路 110,126,130 …マスク回路 116,120,122,124 …セレクタ 124 …エリア信号作成回路 128 …ローアドレスカウンタ
フロントページの続き (56)参考文献 特開 平6−292136(JP,A) 特開 平6−195951(JP,A) 特開 平6−165120(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/91 - 5/956 G11B 20/10 - 20/12 H04N 5/782 - 5/783

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】記録媒体上に形成されるトラツクに含まれ
    るデイジタル信号をスロ−再生し、その再生信号をライ
    トイネ−ブル信号に従つてメモリに記憶する記録再生装
    置であつて、前記デイジタル信号はそれぞれのトラツク
    に割り当てられたトラツクナンバ−を含むID信号と前
    記ID信号のパリテイ信号と映像のデ−タとを含み、前
    記パリテイ信号を用いて前記ID信号のパリテイをチエ
    ツクするパリテイチエツク手段、前記トラツクナンバ−
    を検出するトラツクナンバ−検出手段、1または2以上
    のトラツクから所定期間に再生される再生信号のうちの
    エンベロ−プ出力が最も大きな再生信号に含まれるトラ
    ツクナンバ−を判定するトラツクナンバ−判定手段、前
    記トラツクナンバ−検出手段によつて検出されたトラツ
    クナンバ−と前記トラツクナンバ−判定手段によつて判
    定されたトラツクナンバ−とを比較する比較手段、およ
    び前記パリテイチエツク手段によるパリテイチエツク結
    果と前記比較手段による比較結果とに基づいてアクテイ
    ブのライトイネ−ブル信号を出力する信号出力手段を備
    える、記録再生装置。
  2. 【請求項2】前記デイジタル信号は所定間隔毎に前記ト
    ラツクナンバ−を含み、前記トラツクナンバ−判定手段
    は、前記トラツクナンバ−検出手段によつて検出された
    トラツクナンバ−をそのナンバ−別に所定期間計数する
    計数手段、および最も計数値の大きなトラツクナンバ−
    を決定する決定手段を含む、請求項1記載の記録再生装
    置。
  3. 【請求項3】前記信号出力手段は前記パリテイチエツク
    手段によるパリテイチエツクがOKでありかつ前記比較
    手段においてトラツクナンバ−が一致するときに限りラ
    イトイネ−ブル信号をアクテイブにする、請求項1また
    は2記載の記録再生装置。
  4. 【請求項4】記録媒体上に形成されたトラツクに含まれ
    るデイジタル信号をスロ−再生し、その再生信号をライ
    トイネ−ブル信号に従つて第1メモリに記憶し、記憶さ
    れた再生信号を誤り訂正した後第2メモリに記憶する記
    録再生装置であつて、前記デイジタル信号はそれぞれの
    トラツクに割り当てられたトラツクナンバ−を含むID
    信号と映像のデ−タとを含み、1または2以上のトラツ
    クから所定期間に再生される再生信号のうちのエンベロ
    −プ出力が最も大きな再生信号に含まれるトラツクナン
    バ−を判定するトラツクナンバ−判定手段、再生信号に
    含まれるトラツクナンバ−を前記トラツクナンバ−判定
    手段によつて判定されたトラツクナンバ−に置換する置
    換手段、前記置換手段によつて置換されたトラツクナン
    バ−を書き込む前記第1メモリのアドレスを作成するア
    ドレス作成手段、前記置換手段によつて置換されたトラ
    ツクナンバ−が前記第1メモリに与えられるときアクテ
    イブのライトイネ−ブル信号を出力する信号出力手段、
    および前記第1メモリに書き込まれた再生信号に含まれ
    る映像のデ−タを誤り訂正する誤り訂正手段を備える、
    記録再生装置。
  5. 【請求項5】前記デイジタル信号は所定間隔毎にトラツ
    クナンバ−を含み、トラツクからトラツクナンバ−が再
    生されるときだけレベルが変化するエリア信号を作成す
    る信号作成手段をさらに備え、前記置換手段は前記エリ
    ア信号に応じてトラツクナンバ−を置換し、前記アドレ
    ス作成手段は前記エリア信号に応じて動作し、そして前
    記信号出力手段は前記エリア信号に応じてライトイネ−
    ブル信号をアクテイブにする、請求項4記載の記録再生
    装置。
  6. 【請求項6】再生信号に含まれるトラツクナンバ−を検
    出するトラツクナンバ−検出手段をさらに備え、前記ト
    ラツクナンバ−判定手段は、前記トラツクナンバ−検出
    手段によつて検出されたトラツクナンバ−をそのナンバ
    −別に計数する計数手段、および最も計数値の大きなト
    ラツクナンバ−を決定する決定手段を含む、請求項4ま
    たは5記載の記録再生装置。
  7. 【請求項7】前記デイジタル信号は前記ID信号のパリ
    テイ信号をさらに含み、前記パリテイ信号を用いて前記
    ID信号のパリテイをチエツクするパリテイチエツク手
    段、および前記トラツクナンバ−検出手段によつて検出
    されたトラツクナンバ−と前記トラツクナンバ−判定手
    段によつて判定されたトラツクナンバ−とを比較する比
    較手段をさらに備え、前記信号出力手段は前記パリテイ
    チエツク手段によるパリテイチエツクがOKでかつ前記
    比較手段においてトラツクナンバ−が一致するときおよ
    び前記置換手段によつて置換されたトラツクナンバ−が
    前記メモリに与えられるときにライトイネ−ブル信号を
    アクテイブにする、請求項4ないし6のいずれかに記載
    の記録再生装置。
JP07083821A 1995-01-25 1995-04-10 記録再生装置 Expired - Fee Related JP3101528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07083821A JP3101528B2 (ja) 1995-01-25 1995-04-10 記録再生装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-9618 1995-01-25
JP961895 1995-01-25
JP07083821A JP3101528B2 (ja) 1995-01-25 1995-04-10 記録再生装置

Publications (2)

Publication Number Publication Date
JPH08265702A JPH08265702A (ja) 1996-10-11
JP3101528B2 true JP3101528B2 (ja) 2000-10-23

Family

ID=26344379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07083821A Expired - Fee Related JP3101528B2 (ja) 1995-01-25 1995-04-10 記録再生装置

Country Status (1)

Country Link
JP (1) JP3101528B2 (ja)

Also Published As

Publication number Publication date
JPH08265702A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
US4775901A (en) Apparatus and method for preventing unauthorized dubbing of a recorded signal
EP0163736B1 (en) Apparatus for processing pcm signal
US4409627A (en) Video signal decoding circuit
JPS5951638A (ja) ディジタル・テレビジョン信号の誤り訂正方法
JPS58139317A (ja) メモリ装置
US6522831B2 (en) Reproducing apparatus
EP0294841A2 (en) Memory control system
JP3101528B2 (ja) 記録再生装置
US5483389A (en) Reproducing apparatus for temporarily writing reproducing data into memory
JPH0577239B2 (ja)
EP0500358A2 (en) Signal processing method of digital VTR
JPH0379890B2 (ja)
US5375019A (en) Picture enhancing circuit
JP3768640B2 (ja) 再生装置
JP3232563B2 (ja) 映像再生装置
JPH0434231B2 (ja)
JPH08124300A (ja) 磁気記録再生装置
JPS61287079A (ja) デイジタル信号再生装置
JPH02226552A (ja) 再生ブロックアドレス発生器
JPS6151348B2 (ja)
JPH087939B2 (ja) 時間軸補正装置
JPS59217215A (ja) アドレス設定装置
JP2000163708A (ja) データ記録再生装置
JPH02122477A (ja) デジタル記録再生装置
JPH01220194A (ja) ブロックアドレス発生装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000801

LAPS Cancellation because of no payment of annual fees