JP2643132B2 - ディジタルデータ記録装置及び記録再生装置 - Google Patents
ディジタルデータ記録装置及び記録再生装置Info
- Publication number
- JP2643132B2 JP2643132B2 JP1982587A JP1982587A JP2643132B2 JP 2643132 B2 JP2643132 B2 JP 2643132B2 JP 1982587 A JP1982587 A JP 1982587A JP 1982587 A JP1982587 A JP 1982587A JP 2643132 B2 JP2643132 B2 JP 2643132B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- recording
- error
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルオーディオ信号等のディジタ
ルデータを記録するのに適用されるディジタルデータ記
録装置及び記録再生装置に関する。
ルデータを記録するのに適用されるディジタルデータ記
録装置及び記録再生装置に関する。
ディジタルオーディオ信号を回転ヘッドにより記録／
再生するディジタルテープレコーダにおいては、データ
が飽和記録されるために、消去ヘッドを用いなくても、
旧いデータ上に新たなデータを重ねて記録することによ
り、データを書き換えることができる。しかし、記録／
再生が異なる装置によりなされた場合には、装置間の互
換性の不十分さにより、消去されずに旧いデータが残っ
ている領域が発生する。
再生するディジタルテープレコーダにおいては、データ
が飽和記録されるために、消去ヘッドを用いなくても、
旧いデータ上に新たなデータを重ねて記録することによ
り、データを書き換えることができる。しかし、記録／
再生が異なる装置によりなされた場合には、装置間の互
換性の不十分さにより、消去されずに旧いデータが残っ
ている領域が発生する。
第５図は、例えば180゜の対向間隔で配置された一対
の回転ヘッドにより形成された磁気テープＴの記録パタ
ーンを示す。第５図において、実線で示すトラックRaが
装置Ａで形成されたトラックを示し、破線で示すトラッ
クRbが装置Ｂで形成されたトラックを示す。第５図に示
されるように、トラックRa及びRbの位置が装置間のテー
プ走行機構等の機械的なずれにより一致していない。最
初に、装置Ａにより記録動作がされ、次に、装置Ｂによ
り記録動作がされた場合に、トラックRaの中で装置Ｂの
回転ヘッドが走査しない領域（第５図Ｂにおいて、斜線
で示す領域）が消去されない。従って、第５図Ｂに示す
記録パターンの磁気テープを装置Ａにより再生すると、
斜線の領域から以前に装置Ａが記録したデータが装置Ｂ
により記録された旧いデータに先行して再生される。
の回転ヘッドにより形成された磁気テープＴの記録パタ
ーンを示す。第５図において、実線で示すトラックRaが
装置Ａで形成されたトラックを示し、破線で示すトラッ
クRbが装置Ｂで形成されたトラックを示す。第５図に示
されるように、トラックRa及びRbの位置が装置間のテー
プ走行機構等の機械的なずれにより一致していない。最
初に、装置Ａにより記録動作がされ、次に、装置Ｂによ
り記録動作がされた場合に、トラックRaの中で装置Ｂの
回転ヘッドが走査しない領域（第５図Ｂにおいて、斜線
で示す領域）が消去されない。従って、第５図Ｂに示す
記録パターンの磁気テープを装置Ａにより再生すると、
斜線の領域から以前に装置Ａが記録したデータが装置Ｂ
により記録された旧いデータに先行して再生される。
回転ヘッドによりディジタルオーディオ信号を記録／
再生する場合には、エラー検出／エラー訂正符号が使用
されるのが普通である。このエラー検出／エラー訂正符
号の一つとして、１本のトラックに記録されるデータの
２次元配列の所定の方向例えば斜め方向に位置する複数
シンボルの系列毎にパリティコードを生成し、上記の２
次元配列の縦方向に位置する複数シンボル毎にエラー検
出符号例えばCRCの符号化を行うものが知られている。
パリティコードを形成するデータ系列としては、異なる
方向の２つの系列が用いられ、データが２つの系列に含
まれることにより、エラー訂正能力の向上が図られる。
再生側では、CRCによるエラー検出の結果に基づいてパ
リティコードを用いたエラー訂正がなされる。単純パリ
ティのエラー訂正符号は、１個のパリティ系列内でCRC
により特定された１個のエラーシンボルの訂正が可能で
ある。
再生する場合には、エラー検出／エラー訂正符号が使用
されるのが普通である。このエラー検出／エラー訂正符
号の一つとして、１本のトラックに記録されるデータの
２次元配列の所定の方向例えば斜め方向に位置する複数
シンボルの系列毎にパリティコードを生成し、上記の２
次元配列の縦方向に位置する複数シンボル毎にエラー検
出符号例えばCRCの符号化を行うものが知られている。
パリティコードを形成するデータ系列としては、異なる
方向の２つの系列が用いられ、データが２つの系列に含
まれることにより、エラー訂正能力の向上が図られる。
再生側では、CRCによるエラー検出の結果に基づいてパ
リティコードを用いたエラー訂正がなされる。単純パリ
ティのエラー訂正符号は、１個のパリティ系列内でCRC
により特定された１個のエラーシンボルの訂正が可能で
ある。
前述のように、異なる装置間の互換性の不十分さによ
り、消し残りの領域から、本来のデータと無関係なデー
タが再生された時に、この無関係なデータがCRCによっ
ては、エラーデータとして検出されず、正しいデータと
して扱われる。このために、再生音に異常な音が発生す
る等の大きな問題が生じる。また、装置間の互換性の不
十分さに限らず、記録時に付着していた塵埃が再生時に
は、脱落して以前の記録データが再生される場合にも、
上記と同様の問題が発生する。
り、消し残りの領域から、本来のデータと無関係なデー
タが再生された時に、この無関係なデータがCRCによっ
ては、エラーデータとして検出されず、正しいデータと
して扱われる。このために、再生音に異常な音が発生す
る等の大きな問題が生じる。また、装置間の互換性の不
十分さに限らず、記録時に付着していた塵埃が再生時に
は、脱落して以前の記録データが再生される場合にも、
上記と同様の問題が発生する。
この問題を解決するために、特開昭60−1675号公報に
記載されているような識別信号（以下、IDコードと称す
る。）の導入が本願出願人により提案されている。IDコ
ードは、一連の記録毎に変化する複数ビットの２進コー
ドであり、CRCコードによりエラー検出の対象とされる
データ毎に付加されている。IDコードを再生時に監視す
ることにより、CRCが正しくても、再生データに紛れ込
んだ無関係なデータをエラーデータとみなして排除する
ことができる。
記載されているような識別信号（以下、IDコードと称す
る。）の導入が本願出願人により提案されている。IDコ
ードは、一連の記録毎に変化する複数ビットの２進コー
ドであり、CRCコードによりエラー検出の対象とされる
データ毎に付加されている。IDコードを再生時に監視す
ることにより、CRCが正しくても、再生データに紛れ込
んだ無関係なデータをエラーデータとみなして排除する
ことができる。
第６図Ａは、回転ヘッド型のディジタルテープレコー
ダに適用されている従来のデータ構成を示す。１ブロッ
クの長さが288ビットとされ、先頭に11ビットのブロッ
ク同期信号が位置し、次に13ビットのブロックアドレス
が位置し、更に、48ビット（12ビット×４）のパリティ
コードが位置する。エラー訂正符号の符号化は、記録さ
れるステレオオーディオデータの奇数番のデータ及び偶
数番のデータの夫々の２次元配列に対してなされる。奇
数番のデータの２次元配列において第１の方向に位置す
る複数ワードの系列からパリティコードPoddが形成さ
れ、第２の方向に位置する複数ワードの系列からパリテ
ィコードQoddが形成される。同様に、偶数番のデータの
２次元配列において第１の方向に位置する複数ワードの
系列からパリティコードPevenが形成され、第２の方向
に位置する複数ワードの系列からパリティコードQeven
が形成される。
ダに適用されている従来のデータ構成を示す。１ブロッ
クの長さが288ビットとされ、先頭に11ビットのブロッ
ク同期信号が位置し、次に13ビットのブロックアドレス
が位置し、更に、48ビット（12ビット×４）のパリティ
コードが位置する。エラー訂正符号の符号化は、記録さ
れるステレオオーディオデータの奇数番のデータ及び偶
数番のデータの夫々の２次元配列に対してなされる。奇
数番のデータの２次元配列において第１の方向に位置す
る複数ワードの系列からパリティコードPoddが形成さ
れ、第２の方向に位置する複数ワードの系列からパリテ
ィコードQoddが形成される。同様に、偶数番のデータの
２次元配列において第１の方向に位置する複数ワードの
系列からパリティコードPevenが形成され、第２の方向
に位置する複数ワードの系列からパリティコードQeven
が形成される。
パリティコードの後にオーディオデータの16ワードL
1,R1,L2,R2,……L8,R8（L:左チャンネルのオーディオデ
ータ,R:右チャンネルのオーディオデータ）が位置し、
オーディオデータの後にIDコードID（８ビット）及びCR
Cコード（16ビット）が付加されている。CRCコードは、
ブロック同期信号を除く残りの277ビットのデータをエ
ラー検出の対象とする。
1,R1,L2,R2,……L8,R8（L:左チャンネルのオーディオデ
ータ,R:右チャンネルのオーディオデータ）が位置し、
オーディオデータの後にIDコードID（８ビット）及びCR
Cコード（16ビット）が付加されている。CRCコードは、
ブロック同期信号を除く残りの277ビットのデータをエ
ラー検出の対象とする。
第６図Ｂに示すように、IDコードを12ビットとしてCR
Cコードを12ビットとするデータ構成も考えられてい
る。
Cコードを12ビットとするデータ構成も考えられてい
る。
一連の記録を示すIDコードは、ビット数が多い程、識
別能力が高くなり、本来のデータと旧いデータとの間で
IDコードが偶然的に一致するおそれを排除することがで
きる。この要請からは、第６図Ｂに示されるデータ構成
の方が第６図Ａに示されるデータ構成よりIDコードのビ
ット数が多いので好ましい。即ち、第６図Ａの場合で
は、（28＝256）通りのIDコードが生成でき、第６図Ｂ
の場合では、（212＝4096）通りのIDコードが生成でき
る。
別能力が高くなり、本来のデータと旧いデータとの間で
IDコードが偶然的に一致するおそれを排除することがで
きる。この要請からは、第６図Ｂに示されるデータ構成
の方が第６図Ａに示されるデータ構成よりIDコードのビ
ット数が多いので好ましい。即ち、第６図Ａの場合で
は、（28＝256）通りのIDコードが生成でき、第６図Ｂ
の場合では、（212＝4096）通りのIDコードが生成でき
る。
一方、CRCコードは、ビット数が多い程、誤ったエラ
ー検出の確率を下げることができる。従って、第６図Ａ
に示されるデータ構成の方が第６図Ｂに示されるデータ
構成よりCRCコードのビット数が多いので好ましい。従
来の第６図に示されるデータ構成は、識別能力及びエラ
ー検出能力の両者を十分に満足することができない欠点
があった。
ー検出の確率を下げることができる。従って、第６図Ａ
に示されるデータ構成の方が第６図Ｂに示されるデータ
構成よりCRCコードのビット数が多いので好ましい。従
来の第６図に示されるデータ構成は、識別能力及びエラ
ー検出能力の両者を十分に満足することができない欠点
があった。
従って、この発明の目的は、冗長度を高くすることな
く、IDコードの識別能力及びCRCコード等のエラー検出
符号のエラー検出能力の向上が図られたディジタルデー
タ記録装置及び記録再生装置を提供することにある。
く、IDコードの識別能力及びCRCコード等のエラー検出
符号のエラー検出能力の向上が図られたディジタルデー
タ記録装置及び記録再生装置を提供することにある。
この発明は、１ブロック毎に対して一連の記録である
ことを示す識別信号IDコードを付加するようにしたディ
ジタルデータ記録装置において、 ブロック中のメインデータに対するエラー検出用の第
１の冗長コードCRCを発生するエラー検出符号化手段
と、 ブロック中のメインデータから第２の冗長コードPmを
生成すると共に、エラー検出においてメインデータのエ
ラーが検出されない場合に、識別信号IDが抽出されるよ
うに、第２の冗長コードPmと識別信号IDとを合成したコ
ード信号IDmを生成するコード信号生成手段と、 第１の冗長コードCRC及びコード信号IDmをメインデー
タに対して付加する付加手段と、 付加手段の出力データを記録媒体に記録する記録手段
とからなるディジタルデータ記録装置である。
ことを示す識別信号IDコードを付加するようにしたディ
ジタルデータ記録装置において、 ブロック中のメインデータに対するエラー検出用の第
１の冗長コードCRCを発生するエラー検出符号化手段
と、 ブロック中のメインデータから第２の冗長コードPmを
生成すると共に、エラー検出においてメインデータのエ
ラーが検出されない場合に、識別信号IDが抽出されるよ
うに、第２の冗長コードPmと識別信号IDとを合成したコ
ード信号IDmを生成するコード信号生成手段と、 第１の冗長コードCRC及びコード信号IDmをメインデー
タに対して付加する付加手段と、 付加手段の出力データを記録媒体に記録する記録手段
とからなるディジタルデータ記録装置である。
また、この発明は、上述のように記録したデータを再
生するようにしたディジタルデータ記録再生装置におい
て、 記録媒体からデータを再生する再生手段と、 再生された各ブロックのメインデータに対して、第１
の冗長コードCRCを使用してエラーの有無を判定する第
１のエラー検出手段と、 コード信号IDmから抽出された識別信号PIDと基準識別
信号とが一致するか否かによって、再生された各ブロッ
クのメインデータに対して、エラーの有無を判定する第
２のエラー検出手段とを有し、 第１のエラー検出手段及び第２のエラー検出手段が共
にエラー無しと判定するブロックを正しいブロックと判
定することを特徴とするディジタルデータ記録再生装置
である。
生するようにしたディジタルデータ記録再生装置におい
て、 記録媒体からデータを再生する再生手段と、 再生された各ブロックのメインデータに対して、第１
の冗長コードCRCを使用してエラーの有無を判定する第
１のエラー検出手段と、 コード信号IDmから抽出された識別信号PIDと基準識別
信号とが一致するか否かによって、再生された各ブロッ
クのメインデータに対して、エラーの有無を判定する第
２のエラー検出手段とを有し、 第１のエラー検出手段及び第２のエラー検出手段が共
にエラー無しと判定するブロックを正しいブロックと判
定することを特徴とするディジタルデータ記録再生装置
である。
１ブロック内のデータから例えば排他的論理和により
冗長コードが形成され、この冗長コードとIDコードIDと
の排他的論理和でコード信号IDmが形成される。このコ
ード信号IDmがIDコードIDの代わりに記録される。
冗長コードが形成され、この冗長コードとIDコードIDと
の排他的論理和でコード信号IDmが形成される。このコ
ード信号IDmがIDコードIDの代わりに記録される。
再生側では、１ブロック内のデータとコード信号IDm
との排他的論理和の処理がされ、エラーが無い時には、
元のIDコードが復号される。この再生IDコードは、基準
のIDコードと比較され、一致／不一致の検出がされる。
CRC検出結果が正しくても、再生IDコードが基準のIDコ
ードと不一致の場合には、１ブロックのデータがエラー
と判断される。上述のように、再生IDコードは、排他的
論理和の処理で得られているので、１ブロック内にエラ
ーワードがある時には、再生IDコードが元の正しいコー
ドと異なり、基準IDコードと比較された時に不一致出力
が発生する。
との排他的論理和の処理がされ、エラーが無い時には、
元のIDコードが復号される。この再生IDコードは、基準
のIDコードと比較され、一致／不一致の検出がされる。
CRC検出結果が正しくても、再生IDコードが基準のIDコ
ードと不一致の場合には、１ブロックのデータがエラー
と判断される。上述のように、再生IDコードは、排他的
論理和の処理で得られているので、１ブロック内にエラ
ーワードがある時には、再生IDコードが元の正しいコー
ドと異なり、基準IDコードと比較された時に不一致出力
が発生する。
つまり、コード信号IDmは、エラーが有る時には、エ
ラー検出コードとして働き、エラーが無い時には、IDコ
ードとして機能する。この発明に依れば、CRCコードの
ビット数を少なくすることで生じるエラー検出能力の低
下が補完される。他方、IDコードのビット数が多くな
り、一連の記録かどうかを識別する充分な能力が得られ
る。
ラー検出コードとして働き、エラーが無い時には、IDコ
ードとして機能する。この発明に依れば、CRCコードの
ビット数を少なくすることで生じるエラー検出能力の低
下が補完される。他方、IDコードのビット数が多くな
り、一連の記録かどうかを識別する充分な能力が得られ
る。
以下、この発明の一実施例について図面を参照して説
明する。この一実施例は、180゜の対向間隔で配置され
た一対の回転ヘッドによりエラー訂正符号化がされたデ
ィジタルオーディオ信号を磁気テープに記録するもので
ある。以下の説明は、下記の項目に従ってなされる。
明する。この一実施例は、180゜の対向間隔で配置され
た一対の回転ヘッドによりエラー訂正符号化がされたデ
ィジタルオーディオ信号を磁気テープに記録するもので
ある。以下の説明は、下記の項目に従ってなされる。
a.データ構成 b.記録側のID処理回路 c.再生側のID処理回路 d.変形例 a.データ構成 磁気テープに記録される記録データは、第４図に示す
ブロックが連続したものである。第４図に示すように、
１ブロックの長さが288ビットとされ、先頭に11ビット
のブロック同期信号が位置し、次に、13ビットのブロッ
クアドレスが位置し、更に、48ビット（12ビット×４ワ
ード）のパリティコードが位置する。各ワードは、先頭
が最上位ビットとされ、最後のビットが最下位ビットと
されている。エラー訂正符号の符号化は、記録されるス
テレオオーディオデータの奇数番のデータ及び偶数番の
データの夫々の２次元配列に対してなされる。奇数番の
データの２次元配列において第１の方向に位置する複数
ワードの系列からパリティコードPoddが形成され、第２
の方向に位置する複数ワードの系列からパリティコード
Qoddが形成される。同様に、偶数番のデータの２次元配
列において第１の方向に位置する複数ワードの系列から
パリティコードPevenが形成され、第２の方向に位置す
る複数ワードの系列からパリティコードQevenが形成さ
れる。
ブロックが連続したものである。第４図に示すように、
１ブロックの長さが288ビットとされ、先頭に11ビット
のブロック同期信号が位置し、次に、13ビットのブロッ
クアドレスが位置し、更に、48ビット（12ビット×４ワ
ード）のパリティコードが位置する。各ワードは、先頭
が最上位ビットとされ、最後のビットが最下位ビットと
されている。エラー訂正符号の符号化は、記録されるス
テレオオーディオデータの奇数番のデータ及び偶数番の
データの夫々の２次元配列に対してなされる。奇数番の
データの２次元配列において第１の方向に位置する複数
ワードの系列からパリティコードPoddが形成され、第２
の方向に位置する複数ワードの系列からパリティコード
Qoddが形成される。同様に、偶数番のデータの２次元配
列において第１の方向に位置する複数ワードの系列から
パリティコードPevenが形成され、第２の方向に位置す
る複数ワードの系列からパリティコードQevenが形成さ
れる。
パリティコードの後にオーディオデータの16ワードL
1,R1,L2,R2,……L8,R8（L:チャンネルのオーディオデー
タ,R:右チャンネルのオーディオデータ）が位置し、オ
ーディオデータの後にコード信号IDm（12ビット）及びC
RCコード（12ビット）が付加されている。CRCは、ブロ
ック同期信号を除く残りの277ビットのデータをエラー
検出の対象とする。
1,R1,L2,R2,……L8,R8（L:チャンネルのオーディオデー
タ,R:右チャンネルのオーディオデータ）が位置し、オ
ーディオデータの後にコード信号IDm（12ビット）及びC
RCコード（12ビット）が付加されている。CRCは、ブロ
ック同期信号を除く残りの277ビットのデータをエラー
検出の対象とする。
コード信号IDmは、下式に示すように、１ブロック内
の21ワードから生成されたパリティワードPmとIDコード
IDとの排他的論理和出力である。
の21ワードから生成されたパリティワードPmとIDコード
IDとの排他的論理和出力である。
ADDPoddQoddPevenQevenL1R1L2……L
8R8＝Pm（ADDは、13ビットのアドレス信号の内で先頭
の１ビットを除いた12ビットのコード信号であり、
は、（mod.2）の加算を意味する。） IDm＝IDPm 再生側では、再生データの１ブロック内の21ワード及
びコード信号IDmの排他的論理和即ち、（IDmPm＝ID）
の処理がされて、IDコードの復号がなされる。この復号
されたIDコードにより、一連の記録データかいなかが判
定される。
8R8＝Pm（ADDは、13ビットのアドレス信号の内で先頭
の１ビットを除いた12ビットのコード信号であり、
は、（mod.2）の加算を意味する。） IDm＝IDPm 再生側では、再生データの１ブロック内の21ワード及
びコード信号IDmの排他的論理和即ち、（IDmPm＝ID）
の処理がされて、IDコードの復号がなされる。この復号
されたIDコードにより、一連の記録データかいなかが判
定される。
なお、コード信号IDmは、ブロックアドレスとパリテ
ィデータとの間の位置に配置することもできる。
ィデータとの間の位置に配置することもできる。
b.記録側のID処理回路 第１図を参照して記録側のID処理回路について説明す
る。12個のフリップフロップD1〜D12が縦続接続された
シフトレジスタ回路と、フリップフロップD1及びD2間，
フリップフロップD2及びD3間，フリップフロップD3及び
D4間，フリップフロップD11及びD12間，フリップフロッ
プD12の出力側に夫々挿入された（mod.2）の加算器A1,A
2,A3,A4及びA5によりCRC発生回路が構成される。（mod.
2）の加算器は、エクスクルーシブORゲートにより構成
される。
る。12個のフリップフロップD1〜D12が縦続接続された
シフトレジスタ回路と、フリップフロップD1及びD2間，
フリップフロップD2及びD3間，フリップフロップD3及び
D4間，フリップフロップD11及びD12間，フリップフロッ
プD12の出力側に夫々挿入された（mod.2）の加算器A1,A
2,A3,A4及びA5によりCRC発生回路が構成される。（mod.
2）の加算器は、エクスクルーシブORゲートにより構成
される。
この一実施例では、CRCの生成多項式として、次式で
示すものが用いられている。
示すものが用いられている。
Ｇ（ｘ）＝x12＋x11＋x3＋x2＋ｘ＋１ フリップフロップD1には、ANDゲート１を介されたシ
リアルデータが供給される。ANDゲート１には、加算器A
5出力データと端子２からの制御パルスCP2とが供給され
る。この加算器A5には、シフトレジスタ回路のフリップ
フロップD12の出力信号とスイッチ回路３を介された入
力データとが供給される。スイッチ回路３は、端子４か
らの制御パルスCP1により、入力端子a,bと出力端子ｃと
の接続状態が制御される。CRCコードを生成するための
シフトレジスタ回路のフリップフロップD1〜D12には、
端子５からの共通のスタートパルスが供給される。この
スタートパルスにより全てのフリップフロップがリセッ
トされる。
リアルデータが供給される。ANDゲート１には、加算器A
5出力データと端子２からの制御パルスCP2とが供給され
る。この加算器A5には、シフトレジスタ回路のフリップ
フロップD12の出力信号とスイッチ回路３を介された入
力データとが供給される。スイッチ回路３は、端子４か
らの制御パルスCP1により、入力端子a,bと出力端子ｃと
の接続状態が制御される。CRCコードを生成するための
シフトレジスタ回路のフリップフロップD1〜D12には、
端子５からの共通のスタートパルスが供給される。この
スタートパルスにより全てのフリップフロップがリセッ
トされる。
６で示す入力端子には、IDコードを含む入力データが
供給され、この入力データがレジスタ７を介して直列→
並列変換回路８に供給される。直列→並列変化回路８か
らの12ビット並列の出力信号がエクスクルーシブOR回路
９に供給される。エクスクルーシブOR回路９の出力信号
が並列→直列変換回路10に供給されると共に、自分の入
力側に帰還される。従って、エクスクルーシブOR回路９
は、順次入力されるワードの積算的なエクスクルーシブ
OR出力を形成する。
供給され、この入力データがレジスタ７を介して直列→
並列変換回路８に供給される。直列→並列変化回路８か
らの12ビット並列の出力信号がエクスクルーシブOR回路
９に供給される。エクスクルーシブOR回路９の出力信号
が並列→直列変換回路10に供給されると共に、自分の入
力側に帰還される。従って、エクスクルーシブOR回路９
は、順次入力されるワードの積算的なエクスクルーシブ
OR出力を形成する。
レジスタ７には、端子５からのスタートパルスが供給
され、直列→並列変換回路8,エクスクルーシブOR回路9,
並列→直列変換回路10には、遅延回路11により１ビット
遅延されたスタートパルスが供給される。この遅延回路
11によって、ブロックアドレスの13ビットの内の先頭の
１ビットが除外され、12ビットのデータに変換される。
並列→直列変換回路10からのシリアルデータとレジスタ
７からの入力データとがスイッチ回路３の２つの入力端
子a,bに夫々供給される。
され、直列→並列変換回路8,エクスクルーシブOR回路9,
並列→直列変換回路10には、遅延回路11により１ビット
遅延されたスタートパルスが供給される。この遅延回路
11によって、ブロックアドレスの13ビットの内の先頭の
１ビットが除外され、12ビットのデータに変換される。
並列→直列変換回路10からのシリアルデータとレジスタ
７からの入力データとがスイッチ回路３の２つの入力端
子a,bに夫々供給される。
このスイッチ回路３の並列→直列変換回路10と接続さ
れた一方の入力端子ｂには、前述のようなブロック内の
21ワードとIDコードとのエクスクルーシブOR出力である
コード信号IDmが供給される。スイッチ回路３の出力端
子ｃには、入力データ中のIDコードの代わりにこのコー
ド信号IDmが挿入されたシリアルデータが取り出され
る。
れた一方の入力端子ｂには、前述のようなブロック内の
21ワードとIDコードとのエクスクルーシブOR出力である
コード信号IDmが供給される。スイッチ回路３の出力端
子ｃには、入力データ中のIDコードの代わりにこのコー
ド信号IDmが挿入されたシリアルデータが取り出され
る。
スイッチ回路３の出力信号が加算器A5及びスイッチ回
路12の入力端子ａに供給される。スイッチ回路12の入力
端子ｂには、シフトレジスタ回路で生成されたCRCコー
ドが供給される。スイッチ回路12の出力端子ｃには、CR
Cコードが付加された出力データが発生し、この出力デ
ータが出力端子13に取り出される。
路12の入力端子ａに供給される。スイッチ回路12の入力
端子ｂには、シフトレジスタ回路で生成されたCRCコー
ドが供給される。スイッチ回路12の出力端子ｃには、CR
Cコードが付加された出力データが発生し、この出力デ
ータが出力端子13に取り出される。
第２図は、上述の記録側のID処理回路の動作を示すタ
イミングチャートである。第２図Ａは、入力端子６に供
給される記録データを示す。この入力データ中のIDコー
ドIDは、IDコード発生回路（図示せず）により生成され
たものである。例えばテープレコーダにおいて記録スタ
ートパルスが発生する毎にインクリメントするIDコード
が生成される。
イミングチャートである。第２図Ａは、入力端子６に供
給される記録データを示す。この入力データ中のIDコー
ドIDは、IDコード発生回路（図示せず）により生成され
たものである。例えばテープレコーダにおいて記録スタ
ートパルスが発生する毎にインクリメントするIDコード
が生成される。
制御パルスCP1は、第２図Ｂに示すように、IDコード
のタイミングでローレベルとなる。スイッチ回路３は、
制御パルスCP1がハイレベルの時に入力端子ａ及び出力
端子ｃが接続され、制御パルスCP1がローレベルの時に
入力端子ｂ及び出力端子ｃが接続される。従って、スイ
ッチ回路３の出力端子ｃには、第２図Ｃに示すように、
元のIDコードの代わりにコード信号IDmが挿入されたシ
リアルデータが発生する。
のタイミングでローレベルとなる。スイッチ回路３は、
制御パルスCP1がハイレベルの時に入力端子ａ及び出力
端子ｃが接続され、制御パルスCP1がローレベルの時に
入力端子ｂ及び出力端子ｃが接続される。従って、スイ
ッチ回路３の出力端子ｃには、第２図Ｃに示すように、
元のIDコードの代わりにコード信号IDmが挿入されたシ
リアルデータが発生する。
第２図Ｄに示す制御パルスCP2によりスイッチ回路12
が制御され、この制御パルスCP2がハイレベル時に入力
端子ａ及び出力端子ｃが接続され、制御パルスCP2がロ
ーレベル時に入力端子ｂ及び出力端子ｃが接続される。
従って、出力端子13には、第２図Ｅに示すように、１ブ
ロックのアドレス信号，パリティデータ，データ，コー
ド信号IDmに対するCRCコードが付加されたシリアルデー
タが得られる。
が制御され、この制御パルスCP2がハイレベル時に入力
端子ａ及び出力端子ｃが接続され、制御パルスCP2がロ
ーレベル時に入力端子ｂ及び出力端子ｃが接続される。
従って、出力端子13には、第２図Ｅに示すように、１ブ
ロックのアドレス信号，パリティデータ，データ，コー
ド信号IDmに対するCRCコードが付加されたシリアルデー
タが得られる。
c.再生側のID処理回路 第３図を参照して再生側のID処理回路について説明す
る。第３図において、21で示す入力端子に再生データが
供給され、CRC検出回路22によりエラー検出が各ブロッ
クに関してなされる。CRC検出回路22には、端子23から
再生データと同期したタイミング信号が供給される。CR
C検出回路22を介された再生データがエラー訂正デコー
ダ24に供給される。エラー訂正デコーダ24は、１本のト
ラックから再生されるデータ毎にエラー検出／エラー訂
正動作を行う。CRC検出回路22からのデータには、CRC検
出で生成されたエラーフラグが含まれ、エラー訂正デコ
ーダ24は、このエラーフラグを参照してエラー訂正を行
う。
る。第３図において、21で示す入力端子に再生データが
供給され、CRC検出回路22によりエラー検出が各ブロッ
クに関してなされる。CRC検出回路22には、端子23から
再生データと同期したタイミング信号が供給される。CR
C検出回路22を介された再生データがエラー訂正デコー
ダ24に供給される。エラー訂正デコーダ24は、１本のト
ラックから再生されるデータ毎にエラー検出／エラー訂
正動作を行う。CRC検出回路22からのデータには、CRC検
出で生成されたエラーフラグが含まれ、エラー訂正デコ
ーダ24は、このエラーフラグを参照してエラー訂正を行
う。
また、CRC検出が正しくても、テープレコーダ間の互
換性の不充分さ等により生じる無関係な再生データが紛
れ込むことを防止するために、ANDゲート26の出力信号
がハイレベルの場合にのみ、再生データが有効なデータ
として扱われる。有効なデータがエラー訂正デコーダ24
の復号用メモリに書き込まれる。このANDゲート26に
は、CRC検出回路22からエラーの有無を示すエラーポイ
ンタEPと比較回路27からの一致出力とが供給される。
換性の不充分さ等により生じる無関係な再生データが紛
れ込むことを防止するために、ANDゲート26の出力信号
がハイレベルの場合にのみ、再生データが有効なデータ
として扱われる。有効なデータがエラー訂正デコーダ24
の復号用メモリに書き込まれる。このANDゲート26に
は、CRC検出回路22からエラーの有無を示すエラーポイ
ンタEPと比較回路27からの一致出力とが供給される。
CRC検出回路22からの再生データがエクスクルーシブO
R回路28に供給され、エクスクルーシブOR回路28から再
生IDコードPIDが発生する。即ち、エクスクルーシブOR
回路28は、帰還路を有し、１ブロック内のアドレス，パ
リティコード，データ，コード信号IDmの排他的論理和
出力を発生する。従って、若し、エラーが無ければ、
〔IDmPm＝ID〕の関係により、エクスクルーシブOR回
路28から正しいIDコードが発生する。この再生IDコード
PIDが比較回路27及び基準ID設定回路29に供給される。
R回路28に供給され、エクスクルーシブOR回路28から再
生IDコードPIDが発生する。即ち、エクスクルーシブOR
回路28は、帰還路を有し、１ブロック内のアドレス，パ
リティコード，データ，コード信号IDmの排他的論理和
出力を発生する。従って、若し、エラーが無ければ、
〔IDmPm＝ID〕の関係により、エクスクルーシブOR回
路28から正しいIDコードが発生する。この再生IDコード
PIDが比較回路27及び基準ID設定回路29に供給される。
比較回路27は、再生IDコードPIDと基準ID設定回路29
に格納されている基準IDコードとの一致／不一致を検出
する。一致が検出された場合にハイレベルとなる一致出
力がANDゲート26及び多数決論理回路30に供給される。
多数決論理回路30には、比較回路27から不一致の場合に
ハイレベルとなる比較出力も供給され、例えば回転ヘッ
ドの１回の走査の期間において、一致出力（Ｓ）及び不
一致出力（Ｅ）の個数が比較される。
に格納されている基準IDコードとの一致／不一致を検出
する。一致が検出された場合にハイレベルとなる一致出
力がANDゲート26及び多数決論理回路30に供給される。
多数決論理回路30には、比較回路27から不一致の場合に
ハイレベルとなる比較出力も供給され、例えば回転ヘッ
ドの１回の走査の期間において、一致出力（Ｓ）及び不
一致出力（Ｅ）の個数が比較される。
基準ID設定回路29では、１本のトラック中の２乃至３
ヵ所の再生IDコードPDIがサンプリングされ、これらの
サンプリングされた２乃至３個の再生IDコードPDI同士
の一致／不一致が検出される。このサンプリングされる
再生IDコードをエラーポインタEPにより、エラーが無い
と判定されたものに限定しても良い。再生IDコード同士
が一致し、且つ多数決論理回路30の判断が（Ｓ＞Ｅ）の
場合には、IDコードが変化したものと判断され、次のト
ラックの走査を開始する直前に基準IDコードが変更され
る。両者の条件が満足されない場合には、基準IDコード
の変更がされない。基準ID設定回路29及び多数決論理回
路30には、端子31から回転ヘッドの走査と同期したタイ
ミングパルスが供給されている。
ヵ所の再生IDコードPDIがサンプリングされ、これらの
サンプリングされた２乃至３個の再生IDコードPDI同士
の一致／不一致が検出される。このサンプリングされる
再生IDコードをエラーポインタEPにより、エラーが無い
と判定されたものに限定しても良い。再生IDコード同士
が一致し、且つ多数決論理回路30の判断が（Ｓ＞Ｅ）の
場合には、IDコードが変化したものと判断され、次のト
ラックの走査を開始する直前に基準IDコードが変更され
る。両者の条件が満足されない場合には、基準IDコード
の変更がされない。基準ID設定回路29及び多数決論理回
路30には、端子31から回転ヘッドの走査と同期したタイ
ミングパルスが供給されている。
d.変形例 上述の一実施例では、１ブロック内のデータのエクス
クルーシブOR出力により冗長コードを生成したが、エク
スクルーシブORに代えてCRC演算等の他の符号化方法を
用いて冗長コードを生成しても良い。
クルーシブOR出力により冗長コードを生成したが、エク
スクルーシブORに代えてCRC演算等の他の符号化方法を
用いて冗長コードを生成しても良い。
また、ブロックごとに付加されるエラー検出符号とし
ては、CRCに限らず他の符号を用いても良い。更に、こ
の発明は、回転ヘッド型のディジタルテープレコーダに
限らず、固定ヘッド型のディジタルテープレコーダに対
しても適用することができる 〔発明の効果〕 この発明では、識別信号のコード長を長くせずに、ブ
ロック内の他のデータから生成された冗長コードを利用
して、一連の記録であることを示す識別信号が生成され
る。従って、識別信号自体がエラー検出能力を備えてお
り、CRCコードのビット数を増す等のエラー検出能力の
向上を図らずとも、エラー検出能力が実質的に高くな
り、充分なビット数の識別信号を挿入できる。
ては、CRCに限らず他の符号を用いても良い。更に、こ
の発明は、回転ヘッド型のディジタルテープレコーダに
限らず、固定ヘッド型のディジタルテープレコーダに対
しても適用することができる 〔発明の効果〕 この発明では、識別信号のコード長を長くせずに、ブ
ロック内の他のデータから生成された冗長コードを利用
して、一連の記録であることを示す識別信号が生成され
る。従って、識別信号自体がエラー検出能力を備えてお
り、CRCコードのビット数を増す等のエラー検出能力の
向上を図らずとも、エラー検出能力が実質的に高くな
り、充分なビット数の識別信号を挿入できる。
第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の動作説明のためのタイミングチャー
ト、第３図は再生側のID処理回路の一例のブロック図、
第４図はこの一実施例における１ブロックのデータ構成
を示す略線図、第５図は従来の記録パターンを示す略線
図、第６図は従来のデータ構成を示す略線図である。 図面における主要な符号の説明 D1,D2,……D12:CRC発生回路を構成するシフトレジスタ
回路、3,12:スイッチ回路、6:記録データの入力端子、
9:エクスクルーシブOR回路、13:出力端子。
の発明の一実施例の動作説明のためのタイミングチャー
ト、第３図は再生側のID処理回路の一例のブロック図、
第４図はこの一実施例における１ブロックのデータ構成
を示す略線図、第５図は従来の記録パターンを示す略線
図、第６図は従来のデータ構成を示す略線図である。 図面における主要な符号の説明 D1,D2,……D12:CRC発生回路を構成するシフトレジスタ
回路、3,12:スイッチ回路、6:記録データの入力端子、
9:エクスクルーシブOR回路、13:出力端子。
Claims (3)
- 【請求項１】１ブロック毎に対して一連の記録であるこ
とを示す識別信号を付加するようにしたディジタルデー
タ記録装置において、 上記ブロック中のメインデータに対するエラー検出用の
第１の冗長コードを発生するエラー検出符号化手段と、 上記ブロック中のメインデータから第２の冗長コードを
生成すると共に、上記メインデータのエラーが検出され
ない場合に、上記識別信号が抽出されるように、上記第
２の冗長コードと上記識別信号とを合成したコード信号
を生成するコード信号生成手段と、 上記第１の冗長コード及び上記コード信号を上記メイン
データに対して付加する付加手段と、 上記付加手段の出力データを記録媒体に記録する記録手
段とからなるディジタルデータ記録装置。 - 【請求項２】特許請求の範囲第１項に記載のディジタル
データ記録装置において、上記識別信号と上記第２の冗
長コードとの排他的論理和の演算を行うことを特徴とす
るディジタルデータ記録装置。 - 【請求項３】１ブロック毎に対して一連の記録であるこ
とを示す識別信号を付加して記録を行い、記録したデー
タを再生するようにしたディジタルデータ記録再生装置
において、 上記ブロック中のメインデータに対するエラー検出用の
第１の冗長コードを発生するエラー検出符号化手段と、 上記ブロック中のメインデータから第２の冗長コードを
生成すると共に、上記メインデータのエラーが検出され
ない場合に、上記識別信号が抽出されるように、上記第
２の冗長コードと上記識別信号とを合成したコード信号
を生成するコード信号生成手段と、 上記第１の冗長コード及び上記コード信号を上記メイン
データに対して付加する付加手段と、 上記付加手段の出力データを記録媒体に記録する記録手
段と、 上記記録媒体からデータを再生する再生手段と、 再生された各ブロックの上記メインデータに対して、上
記第１の冗長コードを使用してエラーの有無を判定する
第１のエラー検出手段と、 上記コード信号から抽出された識別信号と基準識別信号
とが一致するか否かによって、上記再生された各ブロッ
クのメインデータに対して、エラーの有無を判定する第
２のエラー検出手段とを有し、 上記第１のエラー検出手段及び上記第２のエラー検出手
段が共にエラー無しと判定するブロックを正しいブロッ
クと判定することを特徴とするディジタルデータ記録再
生装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982587A JP2643132B2 (ja) | 1987-01-30 | 1987-01-30 | ディジタルデータ記録装置及び記録再生装置 |
| AT88300658T ATE76216T1 (de) | 1987-01-30 | 1988-01-27 | Verfahren und geraet zum kodieren von aufgezeichneten daten mit einem identifikationskode und einem fehlerpruefkode. |
| DE8888300658T DE3870893D1 (de) | 1987-01-30 | 1988-01-27 | Verfahren und geraet zum kodieren von aufgezeichneten daten mit einem identifikationskode und einem fehlerpruefkode. |
| EP88300658A EP0276991B1 (en) | 1987-01-30 | 1988-01-27 | Encoding method and apparatus for recording data with an identification code and an error check code |
| US07/150,388 US4910736A (en) | 1987-01-30 | 1988-01-29 | Encoding method and apparatus for recording data with an identification code and an error check code |
| CA000557677A CA1291812C (en) | 1987-01-30 | 1988-01-29 | Encoding method and apparatus for recording data with an identification code and an error check code |
| KR1019880000838A KR970002194B1 (ko) | 1987-01-30 | 1988-01-30 | 디지탈데이터기록방법 및 그 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982587A JP2643132B2 (ja) | 1987-01-30 | 1987-01-30 | ディジタルデータ記録装置及び記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63187471A JPS63187471A (ja) | 1988-08-03 |
| JP2643132B2 true JP2643132B2 (ja) | 1997-08-20 |
Family
ID=12010077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982587A Expired - Lifetime JP2643132B2 (ja) | 1987-01-30 | 1987-01-30 | ディジタルデータ記録装置及び記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643132B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0207905D0 (en) * | 2002-04-05 | 2002-05-15 | Roke Manor Research | Improvements in or relating to mobile terminal identification |
| US7334177B2 (en) | 2004-05-26 | 2008-02-19 | Motorola, Inc. | Method and system for tracking sequence numbers |
-
1987
- 1987-01-30 JP JP1982587A patent/JP2643132B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63187471A (ja) | 1988-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002194B1 (ko) | 디지탈데이터기록방법 및 그 장치 | |
| KR950007945B1 (ko) | 데이타 기록 및 재생 장치 | |
| EP0163736B1 (en) | Apparatus for processing pcm signal | |
| JPH0770177B2 (ja) | ディジタル信号再生装置 | |
| JPH07107782B2 (ja) | ディジタルテープレコーダ | |
| EP0323119B1 (en) | Method for transmitting digital data | |
| EP0336424B1 (en) | Data signals reproducing apparatus for helical scan recording | |
| US5499147A (en) | Rotary head recording and reproduction apparatus with memory and method of operation which compares a reproduced signal with an original signal | |
| JP2643132B2 (ja) | ディジタルデータ記録装置及び記録再生装置 | |
| EP0294841A2 (en) | Memory control system | |
| JP2643131B2 (ja) | ディジタルデータ記録装置及び記録再生装置 | |
| JP3153995B2 (ja) | 復号装置 | |
| JP4140344B2 (ja) | 復号化装置及びコンピュータプログラム | |
| JP2605267B2 (ja) | デイジタルデータ記録装置 | |
| JPH0690853B2 (ja) | デイジタル信号の時間軸補正装置 | |
| KR900007373B1 (ko) | 디지탈 신호 복조장치 | |
| JP3048616B2 (ja) | ディジタル再生装置 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JP2840680B2 (ja) | 再生装置 | |
| JP2600152B2 (ja) | ブロツクアドレス検出回路 | |
| JP3768640B2 (ja) | 再生装置 | |
| JP2972090B2 (ja) | ディジタルテープレコーダ | |
| JP2615821B2 (ja) | ディジタル情報信号再生装置 | |
| JPH0518298B2 (ja) | ||
| JPH0546032B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |