JPS615477A

JPS615477A - ディジタル信号再生装置

Info

Publication number: JPS615477A
Application number: JP59010098A
Authority: JP
Inventors: Hiroo Okamoto; 宏夫岡本; Masaharu Kobayashi; 正治小林; Takaharu Noguchi; 敬治野口; Takao Arai; 孝雄荒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-01-25
Filing date: 1984-01-25
Publication date: 1986-01-11
Anticipated expiration: 2010-07-31
Also published as: EP0150811B1; US4682332A; DE3580852D1; EP0150811A3; EP0150811A2; JPH0770177B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ディジタル信号の記録方法に係り、特にＰＣ
Ｍレコーダに好適な誤り検出訂正符号の付加方法に関す
る。

〔発明の背景〕

アナロク信号をディジタル信号に変換し、このディジタ
ル信号を磁気テープ上に記録するＰＣＭレコーダは、従
来の°アナログテープレコーダに比較して飛躍的な音質
向上が可能である。

しかし、伝送情報量は約５０倍となり、トラック数を増
やすか回転ヘッドを用いてテープとヘッドの相対速度を
上げることにより単位時間当りの伝送情報量を増加させ
る必要がある。

第１図は回転ヘッド方式ＰＣＭレコーダの記録パターン
である。回転ヘッド方式ＰＣＭレコーダでは、記録信号
は回転へノドによりテープ１上に斜めに記録される。ト
ラック２上には、数ワード例えば１６ワードを１ブロッ
クとした数ブロック、例えば２５６ブロックのデータが
記録されている。３は１ブロックを示している。また、
第２図はマルチトラック方式ＰＣＭレコーダの記録パタ
ーンである。マルチトラック方式ＰＣＭレコーダでは、
データを複数のトラック例えば２０トラ・ツクに分割し
てテープ１上に記録する。イトラック２上では、データ
は数ワードずつのブｒｆｆッ４り３に分割さハている。

第３図は、回転へ・ノド方式Ｐ　ＣＭレコーダまたはマ
ルチトラック方式Ｐ　ＣＩ’ｌ’ｌレコーダにおけるブ
ロック構成である。４は同期信号であり、再生時の基準
となる。５は制御信号でオ・す、ザンプリング周波数、
量子什ビット数等ＰＣＭ信号に関連１．　＊、信号を記
録する。６はブロックアドレスである。すなわち、各ブ
ロックにアドレスを付加しておくことにより、再生時に
データを順序正しく再生することができる。８はＰＣＭ
信号であり、・、例えばＷ。−当、０１６ワードを１ブ
ロック内に記録する。

忙は制御信号５′及びブロックアドレス６に付加された
誤り検出符号であり、例えば単純パリティを用いる。す
なわち、■を２を法とする加算とすると、Ｐｃ　＝　Ｃ＆　　Ｄ　■ＡＤＲによりＰｃ？生成する。また、！・はＰＣＭ信号８に付
加された誤り検出訂正符号であり、例えば宮用他著「符
号理論」（昭晃堂）に示されるようなリード・ソロモン
符号を用いる。すなわちαをガロア体上の原始元とする
と、第４図に示した行列式を満足するようにｐｏ　、　
ＰＩを決める。

このように、ＰＣＭ信号８の他に制御信号５やブロック
アドレス６にも誤り検出符号７を付加することにより、
制御信号５及びプロ゛ツクアドレス６の誤りを検出する
ことができ、ＰＣＭ信夛管圧しく再生することができる
。しかし、単純パリティ程度の誤り検出符号では検出も
れの可能性がある。例えば、８ピ・ノドのパリティを用
いる場合には、検出もれの確率は１　／　２５５となり
、か々りの頻度で検出もれが発生する。

特に、ブロックアドレス６が誤った場合にはデータの順
序がずれてしまい、すなわちインターリーブずれが発生
し、異常音の発生の原因となる０４〔発明の目的〕本発明の目的は、ブロックアドレスが誤った場合にもイ
ンターリーブずれによる異常音の発生を防止で羨る誤り
検出訂正符号の付加方法を提供することにある。

〔発明のれ要）本発明は、ブロックアドレスに誤り検出符号を付加すると同時にＰＣＭ信号に付加する誤り□ 検出訂正符号にもブロックアドレスを含ませることにより、ブロックアドレスの誤り検出時に検出もれが発生しても異常音の発生を防止するものである。　　、〔発明の実施例〕

以下６、本発明の一実施例を第５図により説明する。

第５図は、本発明の誤り検出訂正符、号９を生成するた
めの行列式である。誤り検出訂正符号ＰＯ，Ｐ１は、第
５図の行列式を満足するように決定する、。す力わち、
ｐｏ　、ＰＩはプロ・・・クアドレス６及びＰＣＭ信号
８により生成する。生成方法とし、ては、まず、Ｆ３ｇ　＝　Ａ　ＤＲ、＋　Ｗ６　＋　Ｗｌ　＋　−・
−＋　Ｗ１ｓ３１＝α１８＠ＡＤＲ＋α１７−　Ｗｏ＋
α１６＠Ｗｌ　＋　・・・α２＠Ｗ１５を求める。そう
すわば、第５図よりＳｏ　＋　８１１！α となり、上式を計算することによりＰｏ　ｓ　Ｐｌを生
成することができる。

このように、誤り検出訂正符号９を生成する符号ブロッ
クにブロックアドレス６を含めることにより、ブロック
アドレス６に誤りがあり、誤り検出符号７による誤り検
出時に検出もれが生じても、誤り検出訂正符号９による
誤り検出時に検出することができる。

第６図は、本発明によりＰＣＭ信号の記録を行なう記録
装置の一例である。第６図において１１は同期信号生成
回路、１２は制御信号生成回路、１３はＲＡＭ、１４は
ＲＡＭのアドレス制御回路、１５はＰｃ生成回路、１７
はＰｏ　＋　Ｐｉ生成回路、１６．１８は信号切換回路
、１９は記録回路である。入力端子１０より入力され九
ＰＣＭ信号８．は、まずＲＡＭ１３に記憶される。そし
て、記録時にＷｏ　、　ｗ、　。

・・・・・・・・・、Ｗｌ５の順序でＲＡＭ１３より読
み出される。

アドレス制御回路１４は、ＲＡＭ１３をアクセスする時
のアドレスを生成する回路である。また、ブロックアド
レス６もこの回路により生成する。

すなわち、ＲＡ　Ｍ　１３よりＰＣＭ信号８を読み出す
時のアドレスよりどのブロックのデータを読み出してい
るかわかるため、ブロックアドレス６を生成することが
できる。ＰＣ生成回路１５では、制御信号生成回路１２
で生成された制・御信号５及びアドレス制御回路１４で
生成されたブロックアドレス６より誤り検出符号Ｐｃを
生成する。また、Ｐｏ、　Ｐ、生成回路１７では、ブロ
ックアドレス６及びＲＡ　Ｍ　１３より読み出されるＰ
ＣＭ信号８より誤り検出ｇＴ正符号Ｐｏ　、　ｐ、を生
成する。信号切換回路１８は、上記各回路の出力を順次
切換えて第３図に示した１ブロックのブータラ構成する
ためのものである。

記録時には、まず、信号切換回路１８で同期信号生成回
路１１．制御信号生成回路１２、アドレス制御回路１４
のブロックアドレス出力、Ｐｃ生成回路１５を順次選択
して第３図の４〜７のデータを出力する。この時、信号
切換回路１６はアドレス制御回路１４のブロックアドレ
ス出力を選択しており、Ｐｏ、Ｐｌ生成回路１７にはフ
ロックアドレス６が入力される。次に、信号切換回路１
８でＲＡＭ１３を選択し、ＲＡＭ１３よりＷｏ　、　Ｗ
ｔ　、−−・、　Ｗｌ５を順次読み出す。この時、信号
切換回路１６はＲＡＭ１３を選択しており、Ｐａ　、Ｐ
ｓ生成回路１７にもＷｏ　、　Ｗｌ　、・・・・・・・
・・、Ｗｌ５が入力さハる。そして、Ｗｌ５が入力され
終わった時点でＰｏ及びＰＩが生成される。

最後に、信号切換回路１８でＰｏ　、　ＰＩ生成回路１
７を選択し、Ｐｏ　、Ｐｌを出力する。このようにして
第３図のようなブロックに構成された信録信号は、記録
回路１９により変調等の所定の処理を行なりた後に記録
ヘッド２０により磁気テープ上に記録される。　　　　
　　　　　　　　　　　　　　　　　　　　１第７図は
、本発明により記録された記録信号の再生を行なう再生
装置の一例である。第７図において、２３は再生回路、
２４は同期信号検出回路、２６は誤り検出回路、２７（
ｉフラグＲＡＭ、２８は誤り訂正回路、２９は信号処理
回路である。

再生ヘッド２２で再生された信号は、再生回路２３で信
号増幅、復調等の処理を行なった仮に、パスライン２５
を遇して同期信号検出回路２４、誤り検出回路２６及び
ＲＡＭ１３に人力される。同期信号積′出回路２４丁は
、同期信号４の検出を打力う。この同期信号４は再生時
の各動作の基準となるものである。誤り検出回路２６で
は、制御信号５、ブロックアドレス６及び誤り検出符号
７を人力し、誤り検出符号７による誤り検出を行なう。

そして、誤り無しと判断でれた場合には、制御信号５は
信号処理回路２９に、ブロックアドレス６はアドレス制
御回路１４に出力される。アドレスｆｔＪｌｌ　１４回
路１４では、上記ブロックアドレスを基にしてＲＡＭ１
３上の所定の位置にＰＣＭ信号８及び誤り検出訂正符号
９を記憶する。ＲＡＭ１３に一旦記憶さＪまたＰＣＭ信
号８及び誤り検出訂正符号９は、その後に読み出されて
誤り検出訂正回路２８に入力される。また、読み出し時
のＲＡＭアドレスよりブロックアドレスを生成し、同時
に誤り検出訂正回路２８に入力する。そして、誤り検出
訂正符号９により誤り検出を行ない、訂正が可能であれ
ば誤り訂正を行なう。

この時、誤りが検出された場合、あるいは訂正不能と力
った場合には、誤り検出フラグをフラグＲＡＭ２７に記
憶する。誤り検出訂正回路２８における誤り検出訂正が
終わった後に、ＰＣＭ信号８は信号処理回路２７に入力
され、フラグＲＡＭ２７に記憶されている誤り検出フラ
グを用いた誤り補正、制御信号５による信号処理等を行
なった後に出力端子３０に出力される。なお、誤り検出
訂正符号９の他に第２の誤り検出訂正符号がＰＣＭ符号
８に付加されている場合には、この信号処理回路で第２
の誤り検出訂正符号及び誤り検出フラグを用いた第２の
誤り訂正を行なうことになる。

誤り検出回路２６における誤り検出で誤りが検出された
場合には制御信号５及びブロックアト９レス６が得らｉ
ない。また、検出もれが生じた場合には、制御信号５士
たはブロックアドレス６が誤った亨ま出力されることに
なる。制御信号５については、同じ情報を異なるブロッ
クに多重書きしておくことで対処できる。しかし、ブロ
ックアドレス６は各・ブロックで値が異なるため、多重
書きによる対処はできない。そこで、ブロックアドレス
６が得られない場合には、それ以前に求められたブロッ
クアドレスにより推定した値を用いることになる。この
値が誤っている場合あるいは検出もれによって誤ったブ
ロックアドレスがアドレス制御回路１４に入力された場
合には、データをＲＡＭ１３上の誤りた位置に書き込む
ことになる。すなわち、再生信号の順序がずれてしまう
が、誤り検出訂正符号９はブロックアドレス６も含めて
生成されているため、誤り検出訂正回路２８における誤
り検出でブロックアドレスの誤りを検出することができ
る。

そして、誤った位置に書き込まれたデータには誤り検出
フラグが付加されるため、順序のすれているデータがそ
のまま出力されてしまうのを、あるいは、順序のずれて
いるデータによって第２の訂正を行なったために誤訂正
が生じてしまうのを防止することができる。

（以下余白）第８図及び第９図は、本発明の第２の誤り検出訂゛正を
付加した場合の符号構成の一実施例である。　　　　　
　　□ 第８図は、回転ヘッド方式ＰＣＭレコーダの符号構成で
ある。第８図は、１トラツクのデニタ（例えｉｆ、２５
６ブロックのデータ）を示しており、３１が第３図に示
した１ブロックである。

第２゛の誤り検出訂正□符号ＱＯ，Ｑ１．Ｑ２．Ｑ３は
Ｑａ３の部分、すなわち所定のプロ□ツクの８の部分に
記録されており、第２の符号プロ９りは３２のように、
例えば１２ワードＯ’Ｐ　ＣＭ信号及びＱｏ　。

（ｈ　、　’Ｑ２．　Ｑｓにより構成されている。

第９−は、マルチトラック方式ＰＣＭレコーダの符号構
成である。第９因の実施例では、ＰＣＭ信号８は２４ワ
ードで１ブロックを構成して゛いる。マルチトラック方
式ＰＣＭレコーダでは、所定のトラックの８部分に第２
の誤り検出訂正符号が記録されており、テープの幅方向
の各ワードによって、例えば１６トラツクのＰＣＭ信号
及び４トラツクのＱｏ　＊　Ｑｉ　、　Ｑｌ　、　Ｑａ
により第２の符号ブロックが構成されている。

第１０図は、第９図の符号構成にさらにインターリーブ
を行なったものである。第１Ｏ図では、１区画が第９図
の３１ｔＣ示した１ブロックを示している。第９図メ３
ｚｒｔｃ示した第２の符号ブロックは’　ＬＯ＃　Ｌｌ
　＋　・・”・・＃　Ｌｙ　ｅ　Ｒｏ　ｅ　Ｒ１ｅ　”
””　＊　Ｒ？　＊Ｑｏ＋、Ｑｔ　、　Ｑ２　、　Ｑａ
の各ブロックに含まれるデータによって構成される。こ
のように１第２の誤り検出訂正符号を付加する時にイン
ターリーブを行なうことにより、ドロップアウト等によ
って生じるバーストエラーに対処することができる。

以上述べたように％ｐｏ　、　Ｐｉの他に第２の誤り検
出訂正符号を付加し、また、インターリーブを行なうこ
とにより、誤り検出能力及び誤り訂正能力を向上させる
ことができるが、前述したように、ブロックアドレスの
誤りによってブロク３１の順序がずれてしまった場合に
は、第２の符号ブロック内に異なる符号ブロックのデー
とが入ってきてし重い、第２の誤り訂正において誤訂正
が発生しやすくなる。しかし、本発明によれげ、異なる
符号ブロックのデータには誤り検出フラグが付加されて
いるため、第２の誤り訂正においてそのデータを検出す
ることができ誤訂正を防止することができる。

〔発明の幼芽〕

本発明によれげ、ブロックアドレスに付加されている誤
り検出符号による誤り検出に検出も幻が生じ、データの
順序がすねてしまった場合でも、ＰＣＭ信号の誤り検出
訂正時にそのずれを検出することができ、順序のずわた
データをそのまま出力してしまう、あるいは、順序のす
わだデータによる誤り訂正を行なったたｙ）に生じる誤
訂正を防止することができる。

【図面の簡単な説明】

第１図は回転ヘッド方式ＰＣＭレコーダの記録パターン
図、第２図はマＡ２チトラック方弐ＰＣＭレコーダの記
録パターン図、第３図はＰＣＭレコーダのブロック構成
図、第４図は従来の誤り検出訂正符号を′生成するため
の行列を示す図、第５図は本発明の誤り検出訂正符号を
生成するための行列を示す図、第６図は本発明による記
録を行なう記録装置の図、第７図は再生装置の図、第８
図は回転ヘッドＰＣＭレコーダの符号構成図、第９図は
マルチトラック方式ＰＣＭレコーダの符号構成図、第１
０図はマルチトラック方式ＰＣＭレコーダのインターリ
ーブ図である。４・・・・・・・・・・・・同期信号５・・・・・・・・・・・・制御信号６・・・・・・・・・・・・ブロックアドレス７・・・
・・・・・・・・・誤り検出符号８・・・・・・・・・
・・・ＰＣＭ信号９・・・・・・・・・・・・誤り検出
訂正符号１１・・・・・・・・・・・・同期信号生成回
路１２・・・・・・・・・・・・制御信号生成回路１３
・・・・・・・・・・・・ＲＡＭ１４・・・・・・・・・・・アドレス制御回路１５・・
・・・・・・・・・・ＰＣ生成回路１７・・・・・・・
・・・・・Ｐ　ｏ　＊　Ｐ　を生成回路１６．１８・・
・・・・信号切換回路 ’＄４−１３８３１５１ｉＥｌ！Ｊ乙用手続補正書（自発）事件の表示昭和５９　　年特許願第　１００９８　　号発明の名称
　　　ディジタル信号記録方法補正をする者１ｔイ′１との関イＹ　　　特　許　出　願　人と　１
４１：　”５ｌｏ）ｌ、’１式会？！　日　立　製　作
　新式　　理　　人提出する。ナ者ど６へ、　　以上

Claims

【特許請求の範囲】

ディジタル信号をｎ個ずつに分割し、上記ｎ個のディジ
タル信号に、再生時の基準となる同期信号と、上記ディ
ジタル信号に関連した制御信号と、上記ｎ個のディジタ
ル信号の順序を識別する識別信号と、上記制御信号及び
識別信号の誤りを検出する誤り検出符号と、上記ｎ個の
ディジタル信号の誤り検出または誤り訂正を行なう誤り
検出訂正符号を付加して１ブロックとして記録するディ
ジタル信号の記録方法において、上記ｎ個のディジタル
信号の誤り検出または訂正を行なう誤り検出訂正符号を
上記識別信号及びｎ個のディジタル信号より生成するこ
とを特徴とするディジタル信号記録方法。