JPS6356022A - デイジタル記録再生装置 - Google Patents

デイジタル記録再生装置

Info

Publication number
JPS6356022A
JPS6356022A JP61199522A JP19952286A JPS6356022A JP S6356022 A JPS6356022 A JP S6356022A JP 61199522 A JP61199522 A JP 61199522A JP 19952286 A JP19952286 A JP 19952286A JP S6356022 A JPS6356022 A JP S6356022A
Authority
JP
Japan
Prior art keywords
parity
symbol
data
expressed
code word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61199522A
Other languages
English (en)
Inventor
Kazuya Yamada
和也 山田
Kazunori Nishikawa
西川 和典
Koji Tanaka
耕治 田中
Yasuhiro Yamada
恭裕 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP61199522A priority Critical patent/JPS6356022A/ja
Priority to US07/089,554 priority patent/US4868827A/en
Publication of JPS6356022A publication Critical patent/JPS6356022A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル記録再生装置に係り、特にリード・
ソロモン符号を用いた誤り訂正を行なうディジタル記録
再生装置に関する。
従来の技術 データ通信、PCM録音再生機、ディジタル・オーディ
オ・ディスク等において、ディジタルデータに所定の方
法で生成したパリティを付加して符号化されたブロック
とし、このブロック中位で送信又は記録し、これを受信
又は再生した信号中から上記のディジタルデータの符号
誤りを訂正してもとの正しいデータに復元する誤り訂正
方法は従来より良く知られている。
上記のパリティ並びにその生成要素である伝送すべきデ
ータとからなる誤り訂正符号は従来より各種知られてい
るが、そのうち誤り訂正能力と伝送情報の冗長度(すな
わら、ブロックにおけるパリティとデータとの割合)に
おいてリード・ソロモン符号が優れているので、広く使
用されている。
以下、リード・ソロモン符号のとりあつかいは、以下の
ように規定づる。
(m、 rη−n)であられされるリード・ソロモン符
号においてデータとバリディを別に表わす場合は W=〔D、−(。、1)、・・・、Do、Po、Po−
1゜・・・、P1〕 データとパリティを区別せず表わす場合はW= (C,
、、・・・、Co) と表わすことに16゜ まず、リード・ソロモン符号の一般的な生成原理につい
て説明する。リード・ソロ(ン符号の符号語(ブロック
)の語長がm′個で、そのうちパリティがm′個とする
とくなお、m’ 、n’ は自然数)、このリード・ソ
ロモン符号の符号語は、” −〔Dm’−(n’+1)
 ・Dm’−(n’+2) ・”’・DO・P  、、
Pl  ・・・Pl)     ・・・(1)n   
 n+ なる行マトリクスWで表わされる。なa3、D’   
I  −D  はデータ、P ′〜P1はバm−(n+
1)   On リティ夫々のシンボルで各2ピツl−である。
また、一般的に検査マトリクスH6′は次式の如く表わ
される。
但しαはガロアフィールドGF (21)の原始光であ
る(2は2以上の整数)。
シンドロームS′は、次式で表わされて生成される。
なお■式中Tは転置行列であることを示す。
ここでパリティを5個とすると、パリティの生成多項式
G (x)は次式の如くなる。
G (x) = fX−1)−(x−α)−(x−cr
 ” )−(x−α3)−(x−cz ’ )=X  
+A  −X  +A、2 ・X +A  −X  +
A4−X+A5 A1間1+α+α +α +α A −α3+α4+2・(α5+αθ+α7)+α  
+α A 3 =  α + α   + 2 拳 (α  
 + α   十 α   )+α  +α A4−α 十α +α +α +α A5=α10           ・・・(4)いま
、符号語を60シンボルからなるとすると、検査マトリ
クスH8′は次式の如く表わされる。
第3図(A)、(B)夫々はり4)式を用いた従来のパ
リティ生成回路を示す。第3図(A>中、端子10には
符号語のデータD+’−5〜Doが順に入来し、端子1
1にはシフトクロックが入来する。
上記のデータはモジュロ2の加算器125〜121を通
してレジスタ135〜131を順にシフトされる。レジ
スタ131の出力信号は乗算器141〜145夫々で帰
還係数A1〜A5夫々を乗じて加算器121〜125に
各別に供給される。
これによって最後のデータD。が入来した時点で、レジ
スタ131〜135夫々にはパリティP5〜P1夫々が
生成されており、これらを順次読み出す。
第3図(B)においては、端子10の入来データは加算
器121より乗算器141〜145夫々に供給され、帰
還係数A1〜A5夫々を乗じて加算器122〜125及
びレジスタ135に各別に供給される。またレジスタ1
31〜135夫々の出力データは加算器12.〜125
に夫々供給される。これによって最後のデータD。が入
来した時点で、レジスター31〜135夫々にはパリテ
ィP5〜P1が生成される。
第3図(A)の回路では、最初に入来したシンボルは、
レジスター31〜135夫々をシフトされて乗n器へ出
力され、パリティの個数だけ余分のシフトクロックが必
要であるのに対して、第3図(B)の回路では、上記余
分のシフトクロックを必要どせず、その分だけ演算が7
5速となる。
第4図は上記のリード・ソロモン符号の従来のシンドロ
ーム算出回路を示す。同図中、端子15には第3図示の
回路で生成されたパリティの付加されたfTQK7!D
、、’−5,−”、Do、P5、−、Plの各シンボル
が順次入来する。このデータ及びパリティの各シンボル
はモジュ02の加]5161〜16 夫々を通してレジ
スター71〜175夫々に供給される。レジスター71
〜17、夫々の出力信号は乗t52!i18 〜185
夫々で帰還係数1、α、α2.α3.α4夫々を乗じて
加亦器16〜165に各別に供給され、次に入来するシ
ンボルと加算される。これによって最後のパリティP、
が入来した時点でレジスター71〜175夫々にはシン
ドロームS。′〜84′夫々が算出されており、端子1
91〜195夫々より出力される。
発明が解決しようとする問題点 ここでデータ、パリティ夫々のシンボルXが1バイトの
信号であるとすると、 x=(xl、X2.X3.X4.X5.XB。
■ X、XB) として、αを原始多項式 %式% の原始根とし、 α・X=Tα・X         ・・・6)となる
マトリクスTαは次式で表わされる。
ところで、yをガロアフィールドGF (28)の任意
の元として yIx−Ty11× が成立する。Tyは、次の様に表わされる。
X7.XB)’        ・・・(10)として
、yφx=Ty−x=x’ 、   I (x’ = (x  ’ 、 x2 ’ 、・・・、X
B))とおくと と表される。
(11)式において、X′の各要素は、各行のyi1〜
yHB(i=1〜8)のうち0でない(即ち1)の項の
mod2の加算を行なってX′の各要素が求まる。
ここで、第3図(A)、(B)の乗算器141〜145
夫々について弯えると、帰還係数A1〜A5夫々は(9
)式に示す如く8×8の行列である。
0)式の1行あたり平均して4個の1があるとすると、
帰還係数を構成する回路で行列の1行あたりイクスクル
ーシブオア回路が3個必要であり、単一の乗算器全体で
24個のイクスクルーシブオア回路が必要となる。従っ
て、第3図(A)、(B)の回路で1.tl13120
個と多くのイクスクルーシブオア回路が必要であるとい
う問題点があった。
また、同様に考えると、第4図示の乗口器181〜18
5夫々は帰還係数1.α、α2.α3゜α であり、乗
算器181〜18、夫々で0個。
3個、5個、8個、10個のイクスクルーシブオア回路
が必要であり、全体で26個と多くのイクスクルーシブ
オア回路が必要であるという問題点があった。
更に第4図示の回路では、符号語の各シンボルをPl、
・・・P5 、Do、・・・、DIメノーと逆順に入力
した場合にはシンドロームを生成できず、符号語が記憶
されているメモリに対するアクセスの自由度が低いとい
う問題点があった。
本発明は上記の点にかんがみてなされたものであり、回
路構成が血路化され、メモリのアクセスの自由度の高い
ディジタル記録再生装置を提供することを目的とする。
問題点を解決するための手段 本発明においては、ディジタルデータのシンボル数がm
−(2n+1>でパリティのシンボル数が2n+1で各
シンボルを之ビットとして(m。
nは夫々自然数、2は2以上の自然数)、パリティ生成
多項式G (x)を G(x) = (x−α )・(x−α−(n−1) 
、・・・・・n (×−α )・(x−1)・(x−α1)・・(x−α
  )・(x−α0) とし、符号語WをW=(C、−=、C、Co)ト11 とするり−ド・ソロモン符号であって、但しαはガロア
フィールドGF(2’)の原始元で表わされる検査マト
リクスH8を持つリード・ソロモン符号を用いて符号化
及び復号化を行なう。
作用 本発明においては2n+1行の検査マトリクスHoが対
称性をもっており、パリティ生成多項式及びシンドロー
ム生成式の対称性が得られる。
実施例 まず、本発明のリード・ソロモン符号の生成原理につい
て説明する。
本発明では、リード・ソロモン符号の符号語の88長が
mで、パリティが20+1で、各シンボルをlビットと
するとくなお、m、nは自然数、之は2以上の自然数)
、このリード・ソロモン符号の符号語は W−〔Dm−(2n+1)・D++−(2n+2)・”
” DI ・DO・P   ・・・、P1〕     
  ・・・(12)2n+1’ となる行マトリクスで表わされ、検査マトリクスH,は
次式の如く表わされる。
但しαはガロアフィールドGF (2’ )の原始元ま
た、パリティ生成多項式G (x)は、G(x) = 
(x−a  ) ・(x −(Z−”−1)) −−−
−−n (x−1>・・・・・(x−α1−1)・(x−α0) と表わされる。
ここでα−1の乗等をαと同様にイクスクルーシブ回路
で構成することを試みる。
Tα−1はTαの逆行列と表わされるから、次式がなり
たつ。
Tα−’−(1/Tα) となる。これによりα−1の乗算器もαと同様に行列の
1行あたり3個のイクスクルーシブオア回路で構成する
ことができる。
上記の(13)式、 (14)式においてm=60.n
−2、e=8として説明すれば、検査7トリクスHo、
パリティ生成多項式G(×)夫々は次の如くなる。
G(x) = (x−α−2) −(x−α−1> −
(x−1>(×−α)・(x−α2) =x5+A−x’ +B−x3+B−x2+A−X+1 A  =a−2+a”+1+a+a2 B −α−3+α−2+α2 +α3      ・・
・(16)このようにG (x)は各項が左右で対称性
を有している。
第1図(A>、(B)は本発明装置におけるパリティ生
成回路の一実施例及びその変形例夫々のブロック系統図
を示す。同図中、第3図(A)。
(B)と同一部分には同一符号を付し、その説明を省略
する。
第1図<A>の回路は(16)式を用いて構成されてお
り、端子20には、データDm−(2n+1)。
DllI−(2o+2)、・・・、Doが順次入来し、
加算器125を通してレジスター35に供給され、更に
加算器12〜121夫々を通してレジスタ13〜131
夫々をシフトされる。レジスタ131の出力信号は加0
器125及び乗専器21゜22夫々に供給される。乗界
器21.22夫々は供給される信号に(16)式に示さ
れる帰還係数△。
B夫々を乗じ、乗粋器21の出力信号は加算器124.
121に供給され、乗鈴器22の出力信号は加算器12
3.122に供給される。
第1図(B)の回路は第1図(△)と同様に(16)式
に基づいて構成されている。端子20には、データDm
−(2n+1)□ Dm−(2n+2)・”” DO”
順次入来し、加1;13121でレジスター31の内容
とmod2の加算をおこなったのち、その内容は乗口器
21を通して加算器12.122へ供給され、また東口
器22を通して加算器124゜123に供給され、それ
ぞれの加t3器でmod2の加剪をおこなったのちレジ
スター34〜131へ供給される。また、これと共に加
点器121の出力はレジスター35に供給される。
これによって第1図(A)、(B)において、データD
。が端子20に入来した時点で、レジスタ13〜131
夫々には(16)式で表わされるパリティP5〜P1が
生成されており、これらを順次読み出してデータDIl
l−(2o+1)、・・・、Doと共に伝送する。
このように、第1図(A>、(B)の回路は2個の乗算
器21.22で済むため、先に述べた如く帰還係数の1
つあたりつまり乗口器1個あたり24個のイクスクルー
シブオア回路を必要とするたけて、全体でイクスクルー
シブオア回路が略48個で済み、回路が大幅に簡略化さ
れる。
次に、(13)式の検査71〜リクスHoを用いてシン
ドロームを求める。ここで、(m、m−(2n+1))
リード・ソロモン符号のデータ及びパリティのシンボル
をW=(C、C,−2,・・・。
co〕とすると、シンドロームは次式の如くなる5゜5
o=Cffi−1+Cl1l−2+・・・+c。
を有している。
第2図は本発明装置におけるシンドローム算出回路の一
実施例のブロック系統図を示す。同図中、第4図と同−
格成部分には同一符号を付し、その説明を省略する。第
2図の回路は(11)式においてパリティの個数2n+
1を5とした回路である。
第2図において、端子30には第1図示の回路でパリテ
ィを生成されたリード・ソロモン符号の符号詔がシンボ
ルIGに入来する。レジスター71〜175夫々の出力
信号は乗12器311〜315で帰還係数α−2,α−
1,1,α、α2夫々を乗じて加暉器16〜165に各
別に供給される。これによって最後のシンボルC8が入
来した時点でレジスター7〜175夫々にはランド1コ
ームs−2,s−1,so、sl、s2夫々が生成され
、端子321〜325夫々より出力される。
ここで乗口器311〜315夫々は帰還係数α 、α 
、1.α1.α2であり、乗算器311〜315夫々で
5個、3個、0個、3個。
5個のイクスクルーシブオア回路を必要とし、全体で1
6個のイクスクルーシプオア回路で済み、回路が大幅に
簡略化される。
次にシンボルの順列を逆にして W’=(Co、−・・、Cl−2,Cln−1〕とする
と、シンドロームは次式の如く表わされる。
−(a+−1) n   +、、、+C争(Z    
 ”Cm+〇 s’=co・α          ト2n s’=c−7−(+n−1) 1n−1)+、、、+c
、 (x−(n−1)、、c−(n−1)    Om
−2m−1 So′−〇〇+・・・十cal−2十〇ff1−1s 
 −、=c 、Ct(m−1) (n−1) +01.
+C、。 ”m−1n−10m−2 so’    −c  ・α(m−1) n   十−
・−十G   ・α   十〇、−10m−2 (:x(m−IHn−1)   −(m−1)(n−1
)    −(m−1) n夫々、 α       
   、 α を乗じると次式が得られる。
(m−1) n α(m−1) n・s’=c+・・・+Clll−1・
α−〇〇 −8゜ 。−(m−1) n、 s・  −5−8・・・(19
) また、s’=s。である。
ここで、1重誤りでシンボルC1にエラーが生じてC,
l となった場合、次式の如く表わされる。
C・ ′ −C・ 十〇・ これを考慮してシンドロームを計C)すると、正順では
次式の如くなる。
S1=α ・ei SO=01 −1           ・・・(20)S、−α 
・e。
また、逆順では次式の如くなる。
S ・−8、。 −(x(m−1)−1,。iS  ’
=So=e。
s+=3  、(x−(m−1)−6−(m−1)・1
.。1=11 ・・・(21) エラーロケーションLを訓口すると、Ll順では次式と
なる。
L=loo 、、 (81/S□ ) =log   (α1 ・e、/e、)α      
     11 −1                ・・・(22)
逆順では次式となる。
L=loo  、、  (Sl  ’  /S(、’ 
 )=Ioa  <a”−1)−’ −e−/e・)α
               11=(m−1)−i
             ・・・(23)つまり、シ
ンボルC,のロケーションは正順では、第5図(A)に
示す如くシンボルcoから数えてi番目であり、逆順で
は第5図(B)に示す如くシンボルC1−1から数えて
(m−1)−r番目となる。この結果は正順、逆順夫々
の場合のエラーシンボルCiのロケーションが一致して
いることを示している。このようにしてシンボルを逆順
に入力してもエラーロケーションは正しく得られる。
2重誤りについてもエラーロケーションは同様に正しく
得られる。
このようにして、本発明装置の第2図の回路ではシンボ
ルを逆順で端子30に供給してもシンドロームの生成が
可能であり、また、エラー訂正において、何ら問題はな
い。このため、シンドローム算出回路の自由度、及び符
号語が記憶されているメモリに対するアクセスの自由度
が高くなる。
発明の効宋 上述の如く本発明装置は、パリティ生成回路。
シンドローム生成回路夫々で用いられるイクスクルーシ
ブオア回路の数が従来に比して大幅に減少し、これらの
回路が大幅に簡略化され、また、シンドローム算出回路
に供給するシンボルの順序を逆順にしてもシンドローム
を生成でき、ジンドロームロ出回路の自由度及びメモリ
のアクセスの自由度が増す等の特長を有している。
【図面の簡単な説明】
第1図は本発明装置のパリティ生成回路の一実施例及び
その変形例のブロック系統図、第2図は本発明装置のシ
ンドローム算出回路の一実施例のブロック系統図、第3
図は従来のパリティ生成回路の各個のブロック系統図、
第4図は従来装置のシンドローム算出回路の一例のブロ
ック系統図、第5図はエラーシンボルのエラーロケーシ
ョンを説明するための図である。 12〜12.16 〜165・・・加界器、131〜1
35,171〜175・・ルジスタ、21.22,31
1〜31.・・・乗IP1′器。 特許出願人 日本ビクター株式会社 第4図 第5図 (A) CB) Co        Ci    C(mJ)I(m−
1)−1 手続ネrli正甚I 昭和61年10月 30 同

Claims (5)

    【特許請求の範囲】
  1. (1)ディジタルデータより生成したパリティを該ディ
    ジタルデータに付加して符号化した信号を記録し、再生
    された信号を復号化して符号誤りを訂正しディジタルデ
    ータを得るディジタル記録再生装置において、 該ディジタルデータのシンボル数がm− (2n+1)でパリティのシンボル数が2n+1で各シ
    ンボルをlビットとして(m、nは夫々自然数、lは2
    以上の自然数)、 パリティ生成多項式G(x)を G(x)=(x−α^−^n)・(x−α^−^(^n
    ^−^1^))・…・(x−α^−^1)・(x−1)
    ・(x−α^1)・…・(x−α^n^−^1)・(x
    −α^n) とし、符号語WをW=〔C_m_−_1、…、C_1、
    C_0〕とするリード・ソロモン符号であって、 ▲数式、化学式、表等があります▼ 但しαはガロアフィールドGF(2^l)の原始元で表
    わされる検査マトリクスH_0を持つリード・ソロモン
    符号を用いて符号化及び復号化を行なうことを特徴とす
    るディジタル記録再生装置。
  2. (2)該符号語Wは、データシンボルを(C_m_−_
    1、…、C_2_n_+_1)とし、パリティシンボル
    を(C_2_n・…、C_0)とすることを特徴とする
    特許請求の範囲第1項記載のディジタル記録再生装置。
  3. (3)該符号語Wは、データシンボルを(C_m_−_
    1、…、C_m_−_(_2_n_+_1_))とし、
    パリティシンボルを(C_m_−_(_2_n_+_2
    _)、…、C_0)とすることを特徴とする特許請求の
    範囲第1項記載のディジタル記録再生装置。
  4. (4)該パリティシンボル(C_m_−_1、…、C_
    m_−_(_2_n_+_1_))は、符号語Wのデー
    タシンボル(C_m_−_1、…、C_m_−_(_2
    _n_+_1_))を逆順に並び換えて W^*=〔C_0、C_1、…、C_m_−_1〕で表
    わされる符号語W^*とし、該符号語のパリティシンボ
    ルを G^*(x)=G(1/x)=G(x) で表わされるパリティ生成多項式G(x)の相反多項式
    G^*(x)を用いて生成することを特徴とする特許請
    求の範囲第3項記載のディジタル記録再生装置。
  5. (5)該符号語Wの復号の際に、 ▲数式、化学式、表等があります▼ で表わされる検査マトリクスH_0の相反マトリクスに
    より、該符号誤Wのデータ及びパリティの各シンボルを
    逆順に演算してシンドロームを算出することを特徴とす
    る特許請求の範囲第1項又は第2項又は第3項又は第4
    項記載のディジタル記録再生装置。
JP61199522A 1986-08-26 1986-08-26 デイジタル記録再生装置 Pending JPS6356022A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61199522A JPS6356022A (ja) 1986-08-26 1986-08-26 デイジタル記録再生装置
US07/089,554 US4868827A (en) 1986-08-26 1987-08-26 Digital data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61199522A JPS6356022A (ja) 1986-08-26 1986-08-26 デイジタル記録再生装置

Publications (1)

Publication Number Publication Date
JPS6356022A true JPS6356022A (ja) 1988-03-10

Family

ID=16409226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61199522A Pending JPS6356022A (ja) 1986-08-26 1986-08-26 デイジタル記録再生装置

Country Status (2)

Country Link
US (1) US4868827A (ja)
JP (1) JPS6356022A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139432A (ja) * 1986-12-02 1988-06-11 Matsushita Commun Ind Co Ltd 誤り訂正符号器
JPH0432490U (ja) * 1990-07-16 1992-03-17

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2532917B2 (ja) * 1988-04-20 1996-09-11 三洋電機株式会社 デ―タ誤り検出回路
US5068855A (en) * 1988-07-18 1991-11-26 Canon Kabushiki Kaisha Error correcting method and apparatus
NL8901631A (nl) * 1989-06-28 1991-01-16 Philips Nv Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden.
US5291496A (en) * 1990-10-18 1994-03-01 The United States Of America As Represented By The United States Department Of Energy Fault-tolerant corrector/detector chip for high-speed data processing
US5313474A (en) * 1991-07-26 1994-05-17 Qlogic Corporation Method and apparatus to determine the log of an element in GF(2m) with the help of a small adjustable size table
US5473620A (en) * 1993-09-21 1995-12-05 Cirrus Logic, Inc. Programmable redundancy/syndrome generator
JP3305966B2 (ja) * 1995-12-25 2002-07-24 ソニー株式会社 データ復号装置及びその方法並びにデータ再生装置
US20090199075A1 (en) * 2002-11-25 2009-08-06 Victor Demjanenko Array form reed-solomon implementation as an instruction set extension
US7823049B2 (en) * 2006-03-15 2010-10-26 Mediatek Inc. Methods and apparatuses for generating parity symbols for data block
TW200812819A (en) * 2006-09-15 2008-03-16 Inventec Appliances Corp Method of converting word codes
FR2941806A1 (fr) * 2009-02-03 2010-08-06 Commissariat Energie Atomique Procede de codage correcteur d'erreurs avec bits de parite totale et procede de detection d'erreurs multiples
US9602127B1 (en) * 2016-02-11 2017-03-21 Intel Corporation Devices and methods for pyramid stream encoding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957541A (ja) * 1982-08-06 1984-04-03 Sony Corp 誤り訂正コードの生成・付加方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770177B2 (ja) * 1984-01-25 1995-07-31 株式会社日立製作所 ディジタル信号再生装置
EP0156440B1 (en) * 1984-03-24 1990-01-24 Koninklijke Philips Electronics N.V. An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device
US4667326A (en) * 1984-12-20 1987-05-19 Advanced Micro Devices, Inc. Method and apparatus for error detection and correction in systems comprising floppy and/or hard disk drives
US4763332A (en) * 1987-03-02 1988-08-09 Data Systems Technology Corp. Shared circuitry for the encoding and syndrome generation functions of a Reed-Solomon code

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957541A (ja) * 1982-08-06 1984-04-03 Sony Corp 誤り訂正コードの生成・付加方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139432A (ja) * 1986-12-02 1988-06-11 Matsushita Commun Ind Co Ltd 誤り訂正符号器
JPH0432490U (ja) * 1990-07-16 1992-03-17

Also Published As

Publication number Publication date
US4868827A (en) 1989-09-19

Similar Documents

Publication Publication Date Title
US4525838A (en) Multibyte error correcting system involving a two-level code structure
US4849975A (en) Error correction method and apparatus
US4504948A (en) Syndrome processing unit for multibyte error correcting systems
US5491701A (en) Burst error corrector
US4856003A (en) Error correction code encoder
EP0147041A2 (en) Error protection apparatus
JPH03136524A (ja) 長バースト誤りに対する誤り検出及び訂正システム
JPS6273336A (ja) マルチバイト・エラ−訂正方法及びシステム
GB1570169A (en) Decoders for determining the number of errors in codewords
JPS6356022A (ja) デイジタル記録再生装置
EP0233075B1 (en) Method and apparatus for generating error detection check bytes for a data record
JP2000124813A5 (ja) リードソロモン符号化装置およびリードソロモン復号装置
US5901158A (en) Error correction encoder/decoder
Kwon et al. An area-efficient VLSI architecture of a Reed-Solomon decoder/encoder for digital VCRs
EP0105499A2 (en) Method capable of simultaneously decoding two reproduced sequences
US4527269A (en) Encoder verifier
JPS628056B2 (ja)
US5471485A (en) Reed-solomon decoder using discrete time delay in power sum computation
EP2309650B1 (en) A systematic encoder with arbitrary parity positions
JP3285428B2 (ja) 符号化方法および装置
Tang et al. Coding for error control
Chien Block-coding techniques for reliable data transmission
JPH07226687A (ja) 誤り訂正処理装置
JPH02182034A (ja) データ語におけるエラーを検出して補正する方法および回路装置
EP0341851A2 (en) Method and apparatus for interleaved encoding