JPS628056B2

JPS628056B2 -

Info

Publication number: JPS628056B2
Application number: JP7090079A
Authority: JP
Inventors: Tooru Inoe
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1979-06-04
Filing date: 1979-06-04
Publication date: 1987-02-20
Also published as: JPS55161445A

Description

【発明の詳細な説明】この発明はデイジタル情報の符号化復号化装置
に係り、特にこのようなデイジタル情報の誤り訂
正機能をもつ符号化復号化方式のうち符号ｘとよ
ばれるものに関する。

符号ｘはガロアフイールドGF2上の線形n₁，k₁
符号c₁とGF2^b上の線形n₂，k₂符号c₂を組合せて構
成されている。ここで（ｎ，ｋ）符号とは符号長
ｎ、情報信号数ｋの符号を意味する。

以下、マルチトラツクの磁気テープに記録する
誤り制御符号に適用した場合を例にとつて符号ｘ
の構成を説明する。第１図は符号ｘにおける符号
構成例を示す図で、この符号はGF2上のn₁，k₁符
号c₁とGF2^b上のn₂，k₂符号c₂とから構成されてい
る。マルチトラツクの磁気テープのトラツク数を
n₂とする。第２図は符号ｘの符号化復号化の過程
を示す図である。第２図ａで示すk₂×k₁の矩形が
原情報デイジツトである。情報はまず、テープの
トラツク方向にｂデイジツト毎の情報ブロツク
（１ブロツク：k₂×ｂ）に分け、全体でk₁／ｂ個
の矩形ができる。各k₂×ｂデイジツトの矩形にお
いてk₂個の１×ｂデイジツトがGF2^bの元に対応
するブロツクとみなされる。このk₂個の情報ブロ
ツクは所定の符号化アルゴリズムに従つてm₂個
の検査ブロツクを付加して、n₂個のブロツクに符
号化され、上述GF2^b上のn₂，k₂符号c₂が形成さ
れる。この符号はｔブロツクの誤り訂正能力をも
つものとする。すなわち、符号c₂はn₂×ｂデイジ
ツトからなる。次にテープのトラツク方向にはｂ
デイジツトの整数倍のk₁デイジツトについて、n₂
行の各行ごとに所定の符号化アルゴリズムに従つ
てm₁個の検査デイジツトを付加してn₁デイジツ
トの符号に符号化し、上述のGF2上のn₁，k₁符号
c₁が形成される。

第３図は、符号ｘの符号化復号化装置の一例を
示すブロツク構成図である。第３図において、３
１は情報入力端子、３２は符号c₂に対する符号
器、３３は符号c₁に対する符号器、３４は記録媒
体（もしくは通信路）、３５は再生装置、３６は
符号c₁に対する復号器、３７はレジスタ、３８は
消失重み計算回路、３９は符号c₂に対する復号
器、３００は情報出力端子、３３１は符号化制御
回路、３９１は復号化制御回路である。

情報入力端子３１から供給されるk₂×k₁情報デ
イジツトは符号化制御回路３３１の指示によりk₁
個の矩形のk₂×ｂ情報デイジツトに分割される。
k₂×ｂ情報デイジツトは符号c₂の符号器３２によ
つて、k₂×ｂデイジツト毎にn₂×ｂデイジツトの
符号c₂に符号化される。符号化制御回路３３１の
指示によりこの操作をk₁／ｂ回繰り返して、第２
図ｂに示すようにn₂×k₁デイジツトが形成され
る。このn₂×k₁デイジツトが符号c₁の符号器３３
によつてk₁方向に各行毎にn₁デイジツトの符号c₁
に符号化される。符号化制御回路３３１の指示に
よりこの操作n₂回繰り返して、第２図ｃに示すよ
うにn₂×n₁デイジツトの矩形配置が得られる。そ
してそれが記録媒体３４へ記録される。

再生側においては、記録媒体３４から再生装置
３５により読み出された符号情報はまず、符号c₁
の復号器３６に入る。復号器３６から第２図ｄに
示すように、n₂×k₁デイジツトの中間復号データ
を得、符号c₂の復号器３９へ渡す。このとき、符
号c₁の復号器３６によつてk₁方向〔行（トラツ
ク）毎〕の誤りが検出される。復号化制御回路３
９１の指示により、この操作をn₂回繰り返してそ
れがどの行〔トラツク〕に誤りが検出されたかと
いう誤り位置情報を消失としてレジスタ３７へ蓄
える。つづいて消失重み計算回路によつて消失の
起つている行（トラツク）の数が計数され（消失
重み情報）、この数が2t以下のときはこの消失重
み情報と、レジスタ３７からの消失の起つている
トラツクの位置（消失位置情報）とを符号c₂の復
号器３９へ供給する。符号c₂の復号器３９では符
号c₁の復号器３６を通過して与えられたn₂×k₁デ
イジツトの復号中間データ、レジスタ３７からの
消失位置情報、および消失重み計算回路３８から
の消失重み情報に基づいてn₂×ｂデイジツト毎に
誤りを訂正する。復号制御回路３９１の指示によ
り、この操作がk₁／ｂ回繰り返される。この結果
k₂×k₁デイジツトの復号データが得られる。

符号c₁の復号器３６によつて第２図ｄに示す復
号中間データを得た時点でｓ個の消失が検出され
たが、見逃した誤りがｅ個あつたとする。すなわ
ちレジスタ３７にはｓ個の消失しか記録されず、
ｅ個の誤りについての情報は全く得られていない
とき、ｓ＋2e＜2t＋１ …(1) なる関係式が成立するならば、符号c₂のｔブロツ
ク誤り訂正能力によつて、ｓ個の消失とｅ個の見
逃し誤りを訂正することができる。このようにし
て、n₂×ｂデイジツトの符号c₂からk₂×ｂデイジ
ツトに復号する。なお、消失重み計算回路３８に
よつて計数された消失の重みが2t＋１以上、すな
わち、2t＋１個以上のトラツクに消失が検出され
た場合には、訂正を行なわず、検出のみにとゞめ
ておき、前後のデータから内挿を行なつて信頼度
の低下を防ぐ。

この従来の方式は以下の点で難点があつた。そ
れは符号c₁には誤り見逃しがおこることである。
例えば符号c₁にバースト誤り検出符号として知ら
れているCRC（Cyclic Redundancy Check）符
号を用いるとし、生成多項式Ｇ（ｘ）をCCITT.
V.41に準拠し、次式で与えるとする。

Ｇ（ｘ）＝X¹⁶＋X¹²＋X⁵＋１ …(2) この時は誤りバースト長が16ビツトをこえる時は
近似的に2^-16の確率で誤りを見逃すことが知られ
ている。

ここで、従来方式ではｓがｏ＜ｓ＜2t＋１ …(3) の時誤り訂正を行う訳であるが、上記のように符
号c₁にて誤り見逃しが起こり、その見逃した誤り
ｅの数が前記の式(1)を満足しないときは符号c₂の
誤り訂正能力を越えることになり復号誤りを起す
おそれがあつた。

この発明は、かかる点に鑑みてなされたもの
で、復号誤りを防止し、データの信頼度を向上す
ることのできる符号化復号化装置を得ることを目
的とする。

この発明に係る符号化復号化装置は、第２の方
向に誤り訂正符号c₂で、また第１の方向に誤り検
出符号c₁で符号化を行う符号化手段と、軟判定復
号機能及び硬判定復号機能を有する復号手段と、
誤り検出符号c₁の復号により得られた消失位置情
報と誤り訂正符号c₂の復号により得られた誤り位
置情報とが一致するか否かを検出する一致検出手
段と、該一致検出結果により復号化を制御する復
号化制御手段とを設けたものである。

この発明においては、第１方向の誤り検出符号
c₁を復号することにより消失位置情報を得、又上
記式(3)の条件を満足するとき第２の方向の誤り訂
正符号c₂独自で誤り位置を算出し、これらの両情
報が一致するか否かを確認し、一致しない場合は
誤り訂正符号c₂の訂正能力以上の誤り見逃しがあ
つたことを察知して符号c₂の復号を行わず、例え
ば内挿補正可能な場合は前後のデータより内挿補
正を行う。

以下に本発明の構成をその実施例で説明する。
第４図で３１，３２，３３，３４，３５，３６，
３７，３８，３９，３００はそれぞれ第３図の情
報入力端子、符号c₂の符号器、符号c₁の符号器、
記録媒体（もしくは通信路）、再生装置、符号c₁
の復号器、レジスター、消失重み計算回路、符号
c₂の復号器、情報出力端子に対応し、第３図のも
のと同一ないしはそれに相当する部分である。

４１は本発明による消失位置計算回路、４２は
本発明による一致回路、４３は本発明による誤り
位置計算回路、４４は不一致検出出力端子、４５
は不一致検出出力端子４４の不一致検出出力端子
に不一致を示す出力があつたかなかつたかを符号
c₂の復号の度毎にk₁／ｂ回監視し、もし一度でも
不一致を示す出力が一致回路４２より出力されれ
ば、符号c₂の復号を行わず、内挿補正をさせるた
めの信号を復号化制御回路３９１へ入力する。

消失位置計算回路４１は符号c₂の復号器３９か
ら計算された誤り位置計算回路の出力が一致回路
４２で同じ信号フオーマツト（Format）で比較
できるよう変換する回路である。４３は誤り位置
計算回路でこれは符号c₂の復号器３９に含まれる
場合もある。又、誤り位置計算回路４３がレジス
ター３７の信号パターンのフオーマツトと同じフ
オーマツトの出力を出し得る場合は４１の消失位
置計算回路は省略することができる。その場合は
符号c₂のブロツク数n₂とするときn₂本の信号がレ
ジスター３７からも誤り位置計算回路４３からも
一致回路４２へ入力されることになる。

本発明による方式では消失の数ｓが式(3)の条件
を満たす時、誤り位置計算回路４３は独自に誤り
の位置を計算し、消失位置計算回路４１の出力と
一致回路４２によつて一致を確かめる。もし一致
しなければ不一致検出出力端子４４に“１”を出
力する。４５は一致回路の出力をk₁／ｂ回監視
し、その間に一度でも不一致を示す情報が入力さ
れれば復号化制御回路３９１に復号デイジツトを
出力しないで内挿補正するよう指示信号４９５を
与える。

復号化制御回路３９１は信号出力４９５に基づ
いて前後のデータより内挿補正する。

次に簡単な実施例を更に説明する。本発明の説
明にあたり、従来技術と共通の部分はそのまま含
めて説明する。

符号c₁に16ビツトのCRCを用い、符号c₂にGF
（2³）上の（８，６）リード・ソロモン符号を用い
る。符号c₁は誤りバースト長が16ビツトをこえる
時に近似的に2^-16の確率で誤りを見逃してしま
う。

符号パラメータはm₁＝166，k₁＝150，n₂＝
８，k₂＝６，ｔ＝11となる。即ち符号c₂は単独で
１行（トラツク）誤りを訂正する能力をもつ。

第５図に符号化復号化過程が示される。すなわ
ち、８トラツクの磁気テープでトラツク方向に
166ビツトごとに区切ることによつて矩形を得
る。６×150の矩形の部分に原情報が配置されて
いるものとする。符号化は以下のようになる。

(1) ６×150の原情報ビツトは６×３ビツト毎に
50個の矩形に区切られる。

(2) ６×３ビツトの矩形の中で、１×３ビツトの
矩形がGF（2³）の元に対応するブロツクとみな
され、リード・ソロモン符号の符号化アルゴリ
ズムに従つて２個の検査ブロツクが付加され８
個のブロツクに符号化され８×３ビツトの矩形
ができあがる。

(3) 上記(2)の操作を50回繰り返えしたあと、８×
150ビツトの矩形が得られる。

(4) 次にトラツク方向の150ビツトがCRCの符号
化アルゴリズムに従い、16ビツトの検査ビツト
が付加され166ビツトに符号化される。

(5) 上記(4)の操作を８回繰り返したあと符号ｘの
符号語として８×166ビツトの矩形が得られ
る。

リード・ソロモン符号のパリテイ検査行列を次
式で与える。

ここでα_１，α_２…α_６は０と１を除くGF
（2³）の元でα，α^２，…α^６を適当に並べかえた
ものである。αはGF（2³）の原始元でα^３＋α＋
１＝０を満足する。

なお第６図にGF（2³）の元と対応するバイナリ
ーパターンの対応表が示される。a₁，a₂，…，a₆
を情報ブロツクとすると検査ブロツクa₇，a₈は次
式で与えられる。

（但し演算はGF（2³）上で行う以下同じ）第７図にGF（2³）上の８，６リード・ソロモン
符号の符号化回路が示される。７１は情報入力端
子で３ビツトごとの情報シンボルがa₁，a₂，…a₆
と順次入力される。７２はαｉ発生回路で(4)式の
２行目の行列のエレメントの順にα_１，α_２，…
α_６とαｉを発生させる。７３はGF（2³）上で定
義された乗算器で３ビツトパラレルの２入力に対
し演算結果を３ビツトで出力する。７４，７６は
３ビツトパラレル入力の排他的論理和ゲート回路
でGF（2³）上で定義された加算器でもある。７
５，７７はメモリで３ビツトパラレルの入力デー
タを次々加算して蓄積するためのメモリーであ
る。７９は情報ブロツクa₁，a₂，…a₆チエツクブ
ロツクa₇，a₈をカウンタ７１０の数値によつて順
に次々送り出すためのゲート回路である。

再生側で、復号化の方法としてはCRCの復号
化によつて得られた誤り検出情報をリード・ソロ
モン符号の復号化に消失として用いる軟判定復号
法を用いる。復号化アルゴリズムを以下に与えら
れる。

(1) 磁気テープから再生された８×166ビツトが
矩形に配置される。

(2) CRCの復号によつて、各トラツクごとに式
(2)のＧ（ｘ）による除算が実行される。もし
166ビツト１トラツク分がＧ（ｘ）で割り切れ
なかつたら、そのトラツクは誤つたトラツクと
して取扱われる。もしそのトラツクがＧ（ｘ）
で割り切れたら、そのトラツクは正しいトラツ
クとして見なされる。

(3) 上記(2)の復号化が８回繰り返えされる。この
結果誤つたトラツクとして検出されたトラツク
すなわち消失として登録されたトラツクの位置
および数がわかる。

(4) 上記(3)の操作ののち得られた８×150ビツト
は８×３ビツト毎に50個の矩形に区切られる。

(5) リード・ソロモン符号の復号器によつてリー
ド・ソロモン符号の各符号語に対応する矩形の
８×３ビツトが６×３ビツトの矩形に復号され
る。この復号化の際リード・ソロモン符号の復
号器は消失の数が２以下の時、CRCの復号の
結果得られた消失の位置の情報を用いて、６×
３ビツトの情報を復号する。消失の数が３以上
の時はリード・ソロモン符号としての復号は行
わず、隣接している前後のデータより内挿補正
を行なう。

(6) 上記(5)のリード・ソロモン符号の復号化操作
が50回繰り返えされ、最終的に６×150ビツト
の原情報が復号される。

上記(5)を詳しく説明することによつて本発明の
意味が明確になる。符号c₁の復号化で消失位置情
報、および消失重み情報が計算され、それぞれレ
ジスターへ蓄えられる。次にリード・ソロモン符
号の復号化を行うわけであるが、リード・ソロモ
ン符号の復号器ではシンドロームs₀，s₁の計算誤り位置の計算誤りパターンの計算誤りの訂正の３段階にわかれ復号化が実行される。シンドロ
ームs₀，s₁は、で与えられる。但しr₁，r₂，…r₈は受信ブロツク
（符号語に誤りパターンが加算されたもの）であ
る。第８図に（８，６）リード・ソロモン符号の
復号器のシンドローム計算回路部を示す。８２は
α発生回路で(4)式のＨ行列の第２行目のエレメン
ト順にα_１，α_２，…α_６を発生し、(6)式を計算
せしめる。８３はGF（2³）上の乗算器で３ビツト
パラレルの２入力から３ビツトパラレルの出力を
出す。８４，８６は３ビツトパラレルの２入力排
他的論理和ゲートで３ビツトパラレルの出力を出
す加算器でGF（2³）上で加算器ともみなしうる。
８５，８７は３ビツトパラレルのデータを蓄積す
るためのメモリーである。８８はシンドロームs₁
を出力する３ビツトの出力端子、８９はシンドロ
ームs₀を出力する３ビツトの出力端子である。次
に(1)式より（８，６）リード・ソロモン符号を使
つた場合、 (A) １トラツクの誤り（ｅ＝１，ｓ＝０の場合） (B) １トラツクの消失（ｅ＝０，ｓ＝１の場合） (C) ２トラツクの消失（ｅ＝０，ｓ＝２の場合）が訂正できることがわかる。

説明の順序として、先に２トラツクの消失の
訂正について説明する。ｉトラツクとｊトラツ
ク（ｉ＜ｊ）に誤りが起つたとする。

符号c₁の復号によつて消失位置情報ｉ，ｊが
得られ従つて、α_i，α_jが計算される。s₀，s₁
はすでに求められており、ｅ_i、ｅ_jを求める。

s₀＝ｅ_i＋ｅ_j …(9) s₁＝ｅ_iα_i＋ｅ_jα_j …(10) よりｅ_i＝α_ｊｓ_０＋ｓ_１／α_ｉ＋α_ｊ …(11) ｅ_j＝α_ｉｓ_０＋ｓ_１／α_ｉ＋α_ｊ …(12) で与えられる。これを解くには例えば第９図ａに
示すように4KのROMに予め演算結果を書きこん
でおき、ｅ_i，ｅ_jを出力する。第９図ｂにアドレ
スとその内容の対応表が示される。第１０図は本
発明による（８，６）リード・ソロモン符号の復
号器の誤り訂正回路部で４４が本発明による一致
回路、４１が本発明によるα_i発生回路、１０６
が本発明による、一致したことを確認した上で訂
正を行わしめる確認信号でゲート回路１０３を制
御する信号である。１００は一致回路４４の出力
で不一致検出信号であり、モード監視回路４５へ
入力される。１１１はk₁／ｂカウンターでモード
監視回路を制御し、内挿指示出力を制御する。他
の部分は従来のものとほぼ同じである。

１０１は制御回路、１０２はｅ_i，ｅ_jを選択す
るマルチブレクサー、１０３は誤りパターンを訂
正可能な時のみ１０５の排他的論理和ゲートへ入
力させるゲート、１０４は誤りパターンのある部
分をゲート１０５で反転さす目的で受信符号語ブ
ロツクをそのまま符号c₂の１符号語ブロツク分遅
延させる遅延回路、１０６は消失の重みが消失重
み計算回路３８によつて、１であることがわかつ
た時はs₁／s₀計算回路４３から得られた誤り位置
と消失レジスター３７からの情報により、α_i発
生回路４１が計算したαの値とが一致した時だけ
訂正動作を行わしめ、そうでない時は一致回路１
００の不一致検出出力端子に“１”を出力し、ゲ
ート１０３のゲート出力を閉じるための制御信号
１０３のゲートへ入力する制御信号である。１０
７は消失重みを計算した結果、重みが０、１、２
の時だけゲートをあけるよう制御する制御信号、
１０８は消失の重みが３以上の時は明らかに訂正
能力以上の誤りが起つているので内挿補正させる
ためゲート１０３を閉じるための制御信号、１０
７１は消失レジスタ３７と制御回路１０１との情
報のやりとりをする信号線である。制御回路１０
１は消失重みが２以下の時訂正すべきパターンが
受信符号語ブロツクのパターンとモデユロ
（Modulo）２で加算されるようタイミングをとる
回路で上述の如く消失レジスタ３７、s₁／s₀計算
回路４３、消失重み計算回路３８より情報をうけ
とり、マルチブレクサ１０２のゲート１０３を制
御する。

次に１トラツクの誤りの時（ｓ＝０，ｅ＝１
の時）は s₀＝ｅ_i …（13） s₁＝ｅ_iα_i …（14）で与えられる。従つて、α_i＝s₀／s₁が誤り位置
情報を示している。この時はレジスタ３７は消
失に関する情報がなく（ｓ＝０）、S₁／s₀計算
回路４３よりα_iが計算され、制御回路１０１
に誤り位置に関する情報が信号線１０１０によ
つてもたらされる。制御回路１０１は（13）式
よりs₀のパターンを誤りパターンとみなし該当
トラツクにゲート１０３を通してゲート１０５
によつて加算し、誤りパターンを訂正する。

このように消失が全くない場合は、ｔ個以下
の純粋誤り（誤り位置及び誤りパターンが分か
らない誤り）を訂正する硬判定復号アルゴリズ
ムで復号を行う。この場合、一致検出は行わな
い。

１トラツクの訂正の場合（ｓ＝１，ｅ＝０）
はレジスタ３７に１つの“１”がありそれによ
つてα_i発生回路４１により対応する誤りのあ
るｉトラツクに対応するα_iを発生させ、s₁／s₀
計算回路４３の出力と一致をとり、一致したこ
とを確かめて信号線１０６に“１”を出力して
ゲート１０３をあけ上記の場合と同じ手順で
誤りを訂正する。

１トラツク誤り１トラツク消失（ｓ＝１，ｅ
＝１）の場合、（本発明が意味をもつのはこの
場合である。）即ちこの場合レジスタ３７に１
つしか消失がない。今ｉトラツクに誤り検出さ
れた誤りがあり、1′トラツクに誤り見逃しがあ
つたとする。シンドロームs₀，s₁は s₀＝ｅ_i＋ｅ_i′ …（15） s₁＝ｅ_iα_i＋ｅ_i′α_i′ …（16）となる。s₁／s₀はｓ_１／ｓ_０＝ｅ_ｉα_ｉ＋ｅ_ｉ′α_ｉ′／ｅ_ｉ＋ｅ_ｉ′
…（17）なる値を示すことになる。一方消失レジスタ３７
から出力された信号はα_i発生回路４１よりα_iが
出力される。これは一般に（17）式と一致せず一
致回路４４の不一致検出出力端子１０に“１”を
出し信号線１０６に“０”を出力してゲート１０
３を閉じ訂正を行わない。

モード監視回路４５は一致回路より不一致検出
情報をうけとり、その不一致情報を符号c₂の復号
化がk₁／ｂ回終了するまで記憶保持し、該当音楽
情報を内挿補正するように指示信号を出す。

第１１図はｓとｅの値に対する本発明による実
施例の復号器の動作を表にまとめたものである。
表より明らかなごとく、ｕ＝２，ｓ＝１，ｅ＝１
の場合、従来は復号誤りとなつていたものが内挿
補正を行わしめることができるのが理解できる。
ここでｕは実際テープ上で誤つているトラツクの
数である。

以上のべたごとく符号c₁の誤り検出情報を消失
として利用し、符号c₂を軟判定復号する復号ｘの
復号方式において、符号c₁の復号の際得られた消
失位置情報と符号c₂が独自に計算した誤り位置情
報が一致するかどうか確かめて復号する一致回路
を備えているため、誤り見逃しが発生しても復号
誤りとなる場合には未然にそれを検知して内挿補
正にして、次善の手段にまかせて信頼度の低下を
防ぐことが可能である。

上述の説明ではPCM録音などに用いるマルチ
トラツクの磁気テープに記録する誤り制御符号の
場合を例にとつて説明したが、この発明はこれに
限らず、二次元的なデイジツト配置をもち、その
誤りが一次元的であるような性質をもつデイジタ
ル伝送方式もしくは記録方式の誤り制御符号一般
に適用できる。また、ここでは二次符号構成につ
いて説明したが、一般的にｑ元符号に拡張できる
ことは容易に理解できるであろう。ただしｑは素
数のべきである。

【図面の簡単な説明】

第１図は符号ｘの構成図、第２図は符号ｘの符
号化復号化の過程を示す図、第３図は従来の符号
ｘを用いる符号化復号化装置の一例を示すブロツ
ク図、第４図は本発明による符号化復号化装置の
一列を示すブロツク図、第５図は本発明の一実施
例の符号化復号化の過程を示す図、第６図はGF
（2³）の元と対応するバイナリーパターンを示す
図、第７図は（８，６）リード・ソロモン符号の
符号器のブロツク図、第８図は（８，６）リー
ド・ソロモン符号の復号器のシンドローム計算回
路部を示すブロツク図、第９図ａは（８，６）リ
ード・ソロモン符号の復号器で誤りパターン計算
のためのROMを示す構成図、第９図ｂは第８図
ａに示した誤りパターン計算のためのROMのア
ドレスと内容の関係を示す図、第１０図は本発明
の実施例であり、再生側の（８，６）リード・ソ
ロモン符号の復号器の誤り訂正回路部を示す構成
図、第１１図は本発明における実施例で再生側に
おける（８，６）リード・ソロモン符号の復号器
で消失の数ｓと誤りの数ｅに対する復号器の動作
を示す説明図である。図中、３７は消失レジスタ、３８は消失重み計
算回路、４１はα_i発生回路、４３はs₁／s₀計算回
路、４４は一致回路、４５はモード監視回路、１
０１は制御回路、１０２はマルチプレクサ、１０
３はゲート、１０４は遅延回路、１０５はゲー
ト、１１１はk₁／ｂカウンタである。

Claims

【特許請求の範囲】１第１の方向にk₁デイジツトを、第２の方向に
k₂デイジツトを有する２次元デイジツト配置をも
つデイジタル情報の符号化復号化を行う符号化復
号化装置において、上記第２の方向に誤り訂正符号c₂で符号化する
とともに上記第１の方向に誤り検出符号c₁で符号
化する符号化手段と、上記誤り検出符号c₁を復号する第１の復号化手
段と、誤り位置を示す消失情報を利用して上記誤り訂
正符号c₂を復号化する軟判定復号機能、及び消失
が全くないときに上記誤り訂正符号c₂の訂正能力
範囲内で誤り位置及び誤りパターンの判明しない
純粋誤りを訂正する硬判定復号機能を有する第２
の復号化手段と、上記第１の復号手段の復号結果である消失位置
情報と上記第２の復号化手段の硬判定復号により
得られた誤り位置情報とが一致するか否かを検出
し、一致したとき一致信号を出力する一致検出手
段と、該一致信号を受けて上記第２の復号化手段をし
て上記第１の復号化手段の出力を消失情報として
上記軟判定復号化を行わしめる復号化制御手段と
を備えたことを特徴とする符号化復号化装置。