SU451084A1 - Устройство дл декодировани кодов с к проверками на четность - Google Patents

Устройство дл декодировани кодов с к проверками на четность

Info

Publication number
SU451084A1
SU451084A1 SU1751034A SU1751034A SU451084A1 SU 451084 A1 SU451084 A1 SU 451084A1 SU 1751034 A SU1751034 A SU 1751034A SU 1751034 A SU1751034 A SU 1751034A SU 451084 A1 SU451084 A1 SU 451084A1
Authority
SU
USSR - Soviet Union
Prior art keywords
groups
error
inputs
symbols
outputs
Prior art date
Application number
SU1751034A
Other languages
English (en)
Inventor
Александр Васильевич Пастухов
Original Assignee
Институт Электронных Управляющих Машин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электронных Управляющих Машин filed Critical Институт Электронных Управляющих Машин
Priority to SU1751034A priority Critical patent/SU451084A1/ru
Application granted granted Critical
Publication of SU451084A1 publication Critical patent/SU451084A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОДОВ С К ПРОВЕРКАМИ НА ЧЕТНОСТЬ ет сложную схему обнаружени  ошибки и дешифратора. Цепь изобретени  - упростить устрой- . ство повышенной надежности дл  декодировани  кодов, исправл ющих одиночные ошибки. Это достигаетс  тем, что устройство обнаружени  ошибок содержит - логиче .екйх блсжов, каждый из которых включает три сумматора по модулю два группы сим БОдгрв кода, вход щихв две из К проверо на Четность, и схему обнаружени  ошибок в группах, причем вход каждого из трех сумматоров по модулю два группы символов кода соединен с соответствующими вводами гстройства, выход подключен к соответствующему входу схемы обнаруже ни  ошибок в группах, выход которой под ключен ко входам дешифратора. На чертеже представлено устройство, в состав которого вход т входы 1, 2 уст ройства, схема 3 обнаружени  ошибок, сумматоры по модулю два группы символов кода g логические блоки 5 и 5 схемы обнаружени  ошибок в группах 6 6 , дешифратор 7, вход 8 блока исправлени  ошибок 9, вход 10 блока 9, выходы 11 устройства. Каждый логический блок в устройстве обнаруживает ошибки символов кода, вход  щих в две проверки на четность, причем схема 6 обнаруживаат ошибки в каждой и трех групп символов кода в отдельности. Любые две из К проверок на четность состо т из трех частей О. , Ь и С и им ют следующий вид Q © Ь о С® Ь 0 Отсюда OL Ь С . Кажда  часть проверки есть сумма по модулю два группы символоь, не вход щих в другие части. Тогда булева функци  определит сигнал об ошибках в символах кода, соответствующих части CL аьС 4-QbC .(2 Аналогично образуютс  сигналы об оши ках в других группах символов. Схема 6 реализует функции об ошибках вида (2) и функцию отсутстви  ошибки в 1руппах,например, вида р аьс+аьс. Следовательно, число возможных значений выходов схемы 6 равно четырем, т, е. равно числу значений синдрома, определ емых возможными значени ми двух проверок на четносгь. Но так как в схеме 3 имеетс  К/2 блоков, соответству19ших своим подсистемам проверок вида (l), то число возможных значений выходов схемы 3 как раз равно числу значений синдрома, определ емых возможными значени ми всех К прсшерок на четность, что  вл етс  не- обходимым дл  определени  позиции ошибочного символа в кодовом векторе. Устройство работает следующим образом , . На входы 2 параллельным образом поступают информационные символы кодового набора (вектора). Однс временно с ними на входы 1 параллельно поступают К проверочных символов. Далее информационные и, проверочные символы поступают на сумматоры 4 в виде соответствующих групп. При ошибочном символе кодового набора, вход щем в некоторую группу, значение вы-г ходов одного из трех сумматоров 4 блока 5 отлично от значени  выходов других двух мест. В соответствии с этим схема 6 обнаруживает группу, в которой содержитс  ошибочный символ. Аналогично работают и другие блоки 5, если на их входы поступает указанный символ. В случае если на блок 5 ошибочный символ не поступает, то значени  выходов соответствующих сумматоров 4 одинаковы, а на выходах блока 5 вырабатываетс  сигнал отсутстви  ошибок в соответствуюишх группах символов. В результате по значению выходов схемы 3, однозначно соотве-г ствующему указанному ошибочному символу , дешифратором 7 определ етс  позици  ошибочного символа в кодовом наборе, При йоступлении сигнала с позиции ошибочного символа на один из входов 8 и , соответствующего ошибочного информационного символа на один из входов 10 блок 9 инвертирует двоичное значение символа с ошибочного на правильное. В результате на выходы 11 поступают правильные значени  информационных символов . В случае если на входы 1 и 2 не поступают ошибочные символы (достсжерна  информаци ), то в каждом блоке 5 соответствующие сумматоры 4 формируют оди наковые значени  выходе. При этом на выходах всех блоков 5 вырабатываютс  сигналы отсутстви  ошибок в группах символоа кода, В результате дешифратор не выдает сигнала о позиции ошибочного символа, а блок 9 не инвертирует значаН11Я информационных символов. Следователь но, на входы 11 поступают правильные значени  информационных символов, В случае, если на входы 1 и 2 не поступают ошибочные символы, а один из блоков 5 находитс  в состо нии отказа, то все блоки 5, кроме одного, формируют сиг налы отсутстви  ошибок. При этом блсас 5 в котором произошел отказ, может сформировать на своем выходе неправильный сигнал. Однако при таких значени х на вы ходс1Х схемы 4 дешифратор 7 не выдает сигналы о позиции ошибочного символа, и, сл щовательно, на выходы 11 поступают п ЭсШильные значени  информационных сим волов. Это объ сн етс  следующим. Дешифрато 7 реа ирует только на те значени  выходе схемы 3, которые соответствуют ошиб кам информационных символов дл  случа , когда в схеме 3 не было отказа. Рассмотренный случай с отказом будет определ ть такое же значение выходов схемы 3, что и в случае без отказа, когда имеетс  ошибка в информационном символе , если ошибочный информационный сим вол выходит только Е те. две проверки на четность, которые соответствуют отказавшему блоку 5, Чак как отказы могут происходить в любом из блоков, то число информационных символов, при которых не выполн етс  ус/говке самокоррекции в отношении одиноч- ных отказов, при К четнОм равно К/2, при К нечетном это число меньше. Таким образом, если коды, исправт Югщие одиночные ошибки, не содержат указанных символов, то при достоверной информации устройство декодировани  нечувствительно к одиночным отказам блоков схемы обнаружени  ошибок 3, Подобному свойству удовлетвор ют любые коды с исправлением одиночных ошибок , исключа  коды Хэмминга, дл  которых необходимо укорочение длины кода. Дл  различных кодов Хэмминга это определ етс  достаточно малыми значени ми, что не накладывает практических ограничений на использование таких кодов. Предмет изобретени  Устройство дл  декодировани  кодов с К проверками на четность, содержашее дешифратор и блок исправлени  ошибок, соединенный с выходами дешифратора и входами и выходами устройства, отличающеес  тем, что, с целью упрощени  устройства , оно содержит К/2 логических блоков, каждый их которых включает три сумматора по модулю Два группы символов кода и схему обнаружени  ошибок в группах, причем вход каждого из трех сумматоров по модулю два группы символов кода соеди , нен с соответствующими входами устройства , выход - подключен к соответствующему входу схемы обнаружени  оц.ибо в группах, выход которой подключен ко вхо дам дешифратора.
SU1751034A 1972-02-24 1972-02-24 Устройство дл декодировани кодов с к проверками на четность SU451084A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1751034A SU451084A1 (ru) 1972-02-24 1972-02-24 Устройство дл декодировани кодов с к проверками на четность

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1751034A SU451084A1 (ru) 1972-02-24 1972-02-24 Устройство дл декодировани кодов с к проверками на четность

Publications (1)

Publication Number Publication Date
SU451084A1 true SU451084A1 (ru) 1974-11-25

Family

ID=20504067

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1751034A SU451084A1 (ru) 1972-02-24 1972-02-24 Устройство дл декодировани кодов с к проверками на четность

Country Status (1)

Country Link
SU (1) SU451084A1 (ru)

Similar Documents

Publication Publication Date Title
US4077028A (en) Error checking and correcting device
EP0989681B1 (en) Technique for correcting single-bit errors and detecting paired double-bit errors
US3755779A (en) Error correction system for single-error correction, related-double-error correction and unrelated-double-error detection
US6453440B1 (en) System and method for detecting double-bit errors and for correcting errors due to component failures
JPH0328094B2 (ru)
US5631915A (en) Method of correcting single errors
US3541507A (en) Error checked selection circuit
US3688265A (en) Error-free decoding for failure-tolerant memories
US4236247A (en) Apparatus for correcting multiple errors in data words read from a memory
US4417339A (en) Fault tolerant error correction circuit
US3766521A (en) Multiple b-adjacent group error correction and detection codes and self-checking translators therefor
US3805040A (en) Self-checked single bit change register
SU451084A1 (ru) Устройство дл декодировани кодов с к проверками на четность
US3504340A (en) Triple error correction circuit
JP2732862B2 (ja) データ伝送試験装置
US3458860A (en) Error detection by redundancy checks
US3474412A (en) Error detection and correction equipment
RU2211492C2 (ru) Отказоустойчивое оперативное запоминающее устройство
SU1661840A1 (ru) Запоминающее устройство с самоконтролем
SU1302327A1 (ru) Запоминающее устройство с исправлением модульных ошибок
SU701354A1 (ru) Динамическое запоминающее устройство
SU982099A1 (ru) Запоминающее устройство с контролем цепей коррекции ошибок
SU868844A1 (ru) Запоминающее устройство с контролем
SU454554A1 (ru) Устройство дл контрол передачи информации
SU985959A1 (ru) Декодер итеративного кода