SU982099A1 - Запоминающее устройство с контролем цепей коррекции ошибок - Google Patents

Description

1

Изобретение относитс  к запоминаю щим устройствам.

Известно запоминащее устройство с контролем цепей коррекции ошибок, которое содержит информационный pe-V гистр, регистр контрольных разр дов, шифраторы записи и считывани , схемы сравнени , дешифратор, генератор кодов ошибки, блок анализа неисправностей и блок управлени  l .

Недостатком этого устройства  вл етс  его сложность.

Наиболее близким техническим решением к изобретению  вл етс  запоминающее устройство с контролем цепей коррекции ошибок, содержащее информационный регистр, регистр кон- трольных разр дов, шифраторы записи и считывани , схемы сравнени , коммутатор , дешифратор и блок управлени , причем выход информационного регистра соединен с входами коммутатора и шифратора считывани  и с одним из выходов устройства, вход нюторого подключен к входам информационного регистра и регистра контрольных разр дов, выход последнего подключен к одному из входов первой схемы сравнени , другой вход которой соединен с выходом iqифpatopa считУвани , а выход - с входами дешифратора и третьей схемы сравнени , вход , шифрато|эа записи соединен с выходом коммутатора, а выход - с выходом устройства ис входом второй схемы сравнени , другой вход которой подключен -к одному из выходов дешифратора , а выход - к второму входу третьей схемы Сравнени , второй выход дешифратора соединен с выходом устройства и вторым вход(м коммутатора , управл ющий вход которого под (спючен к первому выходу блока управлени  , второй выход которого подключен к выходу устройства f 2 J,

Claims (3)

1. Недостатком этого устройства  вл етс  то, что оно не позвол ет классифицировать и локализовать ошиб-. ки 8 цеп х коррекции, что снижает его надежность. Цель изобретени  - повышение -надежности-устройства . Поставленна  цель достигаетс  тем, что в запоминающее устройство с контролем цепей коррекции ошибок, содержащее информационный регистр, регистр контрольной информации, шифратсуры записи и считывани , коммутатор , схемы сравнени , первый дешифратор , накопитель и блок управлени , причем выход информационного ре гистра соединен с первым входом коммутатора , входом шифратора считывани  и первымвходом накопител , выход которого подключен к входам информационного регистра и регистра ко трольной информации., выход которого соединен с одним из входов первой схемы сравнени , другой вход которой соединен с выходом шифратора считывани , а выход - с входом первого де шифратора, вход лиифратора записи под ключен к выходу коммутатора, а выход - к второ лу входу накопител  и первому ВХОДУ второй схемы сравнени  . второй вход которой подключен к первому ВЫХОДУ первого дешифратора, а выход - к одному из входов третьей схемы сравнени  , другой вход которой соединен с выходом первой cxetfei срав нейи , второй выход первого дешифратора подключен к второму входу коммутатора и  вл етс  одним из выходов устройства, третьи входы накопител  и коммутатора соединены с одними из выходов блока управлени , введены второй дешифратор, элемент ИЛИ и блок контрол  на четность, входы которого подключены к выходам второй схемы сравнени , входы элемента ИЛИ соединены с выходами третьей схемы сравнени , а выходы блока контрол  на четность, элемента ИЛИ и третий:-: выход первого дешифратора подключены к одним из входов второго дешифратора , другой вход которого соединен с другим выходом блока управ лёни , а выход  вл етс  другим выходом устройства, На чертеже изображена функциональна  схема предлагаемого устройства . Устройство содержит информационный регистр 1, регистр 2 контрольной информации, коммутатор 3 шифра тор 1 записи, шифратор 5 считывани , первую 6, вторую 7 и третью 8 схемы сравнени , первый дешифратор Э, блок 10 управлени , блок 11 контрол  на четность, элемент ИЛИ 12, второй дешифратор 13 и накопитель Т. Первый выход дешифратора 9 представл ет собой совокупность шин, соответствующих контрольным разр дам накопител  1. Блок 11 контрол  на четность представл ет собой цепочку полусумматоров . Блок 10 управлени  может быть выполнен в виде линии задержки с соответствующими отводами или в виде распределител  сигналов, так как предназначен дл  формировани  выходных сигналов, расположенных во времени определенным образом относи- тельно друг друга. Устройство работает следующим образом . В режиме записи блок 10 разрешает прохождение через коммутатор 3 на входы шифратора информационных сигналов, хранимых в регистре 1. Одновременно эти информационные сигналы подаютс  на первый вход накопител  1. Шифратор записи формирует контрольные разр ды, соответствующие определенному корректирующему коду, например коду Хэмминга с исправлением одной ошибки. Контрольные разр ды подаютс  на второй вход накопител  Т. Кроме того, блок 10 формирует сигнал, обеспечивающий запись в накопитель 1 информационных и контрольных разр дов, В режиме считывани  информационные и контрольные сигналы из накопител  1 поступают соответственно на регистр t и регистр 2, Информационные сигналы с регистра 1 поступают на вход . .шифратора 5. При отсутствии ошибок в считанной информации и правильной работе шифратора 5 контрольные сигналы, сформированные шифратором 5| полностью совпадают с сигналами, хранимыми в регистре
2. 2. Соответственно на выходах схемы 6 сравнени  все сигналы должны быть равны нулю, и при правильной работе схемы 6 сравнени  и дешифратора 9 на третьем выходе последнего должен быть сигнал единицы (выбран нулевой выход дешифратора 9). Если же при считывании произошла ошиб-КЗ , то на выходах схемы 6 сравнени  сигналы отличны от нул , т.е. формируетс  ненулевой признак. При этом сигнал на третьем выходе дешифратора 9 должен быть равен нулю и должен быть возбужен его выход, соответствующий номеру информационного раз р да, в котором произошла ошибка. Сигналы со второго выхода дешифратора 9 подаютс  на выход устройства и используютс  дл  коррекции ошибки . Кроме того, дл  проверки правильности .работы цепей коррекции (т.е. правильн ости формировани  при знака, его расумфровки и т.п.) эти же сигналы поступают на вход комму ;; татора
3. 3. Блок 10 в режиме считывав ни  разрешает прохождение через ком мутатор 3 сигналов с выхода дешифра тора 9 на вход шифратора А. Выходные сигналы шифратора i подаютс  на входы схемы 7 сравнени , на другой вход которой подаютс  сигналы с первого выхода дешифратора 9, соот ветствующие контрольным разр дам. Схема 7 сравнени  формирует сигналы соответствующие признаку, которые схемой 8 сравнени  сравниваютс  с сигналами ранее сформированного при знака. При правильной работе цепей коррекции сигналы на обоих входах схемы 8 сравнени  совпадают, и все сигналы на ее .выходе равны нулю. 8 противном случае хот  бы один из вы содных сигналов схемы 8 соавнени  от личен от нул , причем и на выходе элемента ИЛИ 12 будет сигнал, равный единице. Сигналы признака с выходов схемы 7 сравнени  подаютс  также на входы блока 11, если код признака четный (т.е. равен нулю или содержит четное число единиц), то выходной сигнал блока 11 равен единице, в противном случае выходной сигнал блока 11 равен нулю. Таким образом, на входы дешифра тора 13 подаютс  три сигнала, несущие информацию о наличии или отсутствии ошибок при считывании и о правильности работы цепей коррекции. Восемь возможных сочетаний значений входных сигналов дешифратора 13 и соответствующие смысловые значени  приведены в таблице . в первой | чрафе которой приведены значени  выходного сигнала блока 11, во второй графе - значени  выходного сигнала элемента ИЛИ 12, в третьей Графе значени  выходного сигнала на нулевой шине первого выхода дешифратора 9 9, В четвертой графе - смысловое значение соответствуюо4их сочетаний значений сигналов в первых трех граt ax 000 Одна ошибка (в накопителе, регистре 1 или цепи коррекции ) 010 Две ошибки 100. Ошибка в дешифраторе 9 110 Две ошибки О О 1 Ошибка в дешифраторе 9 01 1 Две ошибки 101 Ошибок нет 1 1 1 Ошибка в дешифраторе 9 или схеме сравнени  8 В соответствующий момент времени (когда входные и выходные сигналы дешифратора 13 достигают установившихс  значений) блок 10 разрешает прохож дение выходных сигналов деши(ч)атора 13 на выход .устройства. Информаци  :На дешифратора 13 позвол ет Iприн ть однозначное решение о рабо;тоспособности устройства, например, при выбранных первой, третьей, п той и седьмой шинах первого выхода дешифратора 13 устройство может счи; .та.-ьс  работоспособным, в остальных случа х - неработоспособным. Кроме того, информаци  на зыходе дешифратора 13 может быть использована дл  локализации ошибок, так как дает указани  на место неисправности с точностью до одного-двух блоков. Технико-экономическое преимущество предлагаемого устройства заклю- . чаетс  в том, что оно позвол ет обнаружить и локализовать неисправности информационных цепей и цепей коррекции, что повышает его надежность по сравнению с прототипом. Формула изобретени  Зап.оминающее устройство с контролем цепей коррекции ошибок содержащее информационный регистр,, регистр контрольной информации, шифраторы записи м считывани , коммутатор , схемы сравнени , первый дешифратор , накопитель.и блок управлени , причем выход информационного регистра соединен с первым входом