SU1359912A1 - Устройство дл контрол двоично-п теричного кода - Google Patents

Устройство дл контрол двоично-п теричного кода Download PDF

Info

Publication number
SU1359912A1
SU1359912A1 SU853861746A SU3861746A SU1359912A1 SU 1359912 A1 SU1359912 A1 SU 1359912A1 SU 853861746 A SU853861746 A SU 853861746A SU 3861746 A SU3861746 A SU 3861746A SU 1359912 A1 SU1359912 A1 SU 1359912A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
code
outputs
elements
converter
Prior art date
Application number
SU853861746A
Other languages
English (en)
Inventor
Валерий Владимирович Сапожников
Владимир Владимирович Сапожников
Александр Александрович Прокофьев
Original Assignee
Ленинградский институт инженеров железнодорожного транспорта
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский институт инженеров железнодорожного транспорта filed Critical Ленинградский институт инженеров железнодорожного транспорта
Priority to SU853861746A priority Critical patent/SU1359912A1/ru
Application granted granted Critical
Publication of SU1359912A1 publication Critical patent/SU1359912A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

2. Устройство по П.1, отличающеес  тем, что преобразователь :два из;.четьфех в код один из двух выполнен из трех элементов ИЛИ и трех элементов И, первый и второй входы первого и второго элементов ИЛИ объединены с соответствующими входами соответственно первого и вто- рог-о элементов И и  вл ютс  входами с первого по четвертьй преобразова1
Изобретение относитс  к вычислительной технике и может быть использовано дл  обнаружени  ошибок в работе блоков ЦВМ и контрол  правильности передачи информации между ними,
Цель изобретени  - повьшение надежности .
На чертеже приведена функциональна  схема устройства.
Устройство дл  контрол  двоично- п теричного кода содержит шифратор
1,первый и второй преобразователи
2,3 кода два из четырех в код один из двух и элемент 4 сравнени . Входы шифратора 1  вл ютс  первой группой 5 входов устройства, выходы шифратора 1 соединены с входами первого преобразовател  2, выходы которого подключены к первому и третьему входам второго преобразовател  3, второй и четвертый входы которого  вл ютс  второй группой 6 входов устройства , выходы второго преобразовател 
3 соединены с входами элемента 4 сравнени , выход которого  вл етс  выходом устройства.
Каждьм из преобразователей 2, 3 включает в себ  три элемента ИЛИ 7, 8, 9, и три элемента И 10, 11, 12. Первый и второй входы первого элемента 7 ИЛИ объединены с соответствующими входами первого элемента 10 И и  вл ютс  первым и вторым входами преобразовател . Аналогично объединенные первые и вторые входы вторых элементов 8 ИЛИ и 11 И  вл ютс  третьими и четвертым входами преобразо- вател . Выходы первого и второго элементов ИЛИ 7, 8 соединены с входами
тел  кода два из четырех в код один из двух, выходы первого и второго, элементов ИЛИ соединены с входами третьего элемента И, выходы первого и второго элементов И подключены к входам третьего элемента ИЛИ, выходы третьих элементов И и ИЛИ  вл ютс  соответственно первым и вторым выходами преобразовател  кода два из четырех в код один из двух.
третьего элемента И 12, а выходы первого И второг о элементов И 10, 11 подключены к входам третьего элемен- та ИЛИ 9. Выходы третьих элементов И 12 и ИЛИ 9  вл ютс  первым и вторым входами преобразовател .
Шифратор 1 состоит из элементов ИЛИ 13-16 и преобразует унитарный
код один из п ти и код два из четырех . .
Как шифратор 1, так и преобразователи 2, 3 перевод т кодовые комбинации , не принадлежащие их входномукоду , в кодовые комбинации, не принадлежащие их выходному коду.
, Работа устройства при отсутствии неисправностей в его схеме и подаче на входы двоично-п теричного кода
иллюстрируетс  таблицей .
Цри поступлении на входы устройства сигналов, соответствующих кодовому слову двоично-п теричного кода, и соответствии неисправностей в его
схеме на выходах шифратора формируютс  сигналы, соответствующие кодовым словам, кода 2 из 4, первый преобразователь 2 преобразует слова кода 2 из 4 в слова кода 1 из 2, т.е. слова
01 или 10. Эти слова вместе с сигналами с входов второй группы 6 информационных входов устройства, подаютс  на входы второго преобразовател  3, который генерирует на своих выходах слова кода 1 из 2, т.е. слова 10 или 01. При этом контрольный сигнал на выходе устройства имеет нулевое значение, свидетельствующее об отсутствии ошибок.
Если на вход устройства поступ т сигналы, которые не соответствуют
1
кодовой комбинации двоично-п теричного кода, то либо на входы первого, либо на входы второго преобразователей 2,3 поступ т сигналы, описываемые кодовой комбинацией, не принадлежащей коду 2 из 4, Поэтому либо на выходах .первого, либо на выходах второго преобразователей 2,3 будут сформированы сигналы, соответствующие кодовым комбинаци м 00 или 11. А в этом случае элемент 4 сравнени  сформирует на выходе устройства сигнал единичного значени , соответствующий сигналу ошибки.
Например, если на первую группу 5 входов устройства поступит кодовое слово 11000 (нумераци  входов справа-налево ) , то на входах первого преобразовател  2 будет сформировано слово 11, не принадлежащее коду 1 из 2. Соответственно на входы второго преобразовател  3, в зависимости от сигналов на второй группе 6 входов устройства, поступит кодовое слово 1110 или 1011, не принадлежащее коду 2 из 4, Вследствие этого на выходах второго преобразовател  3 будет присутствовать слово 11, а на выходе устройства сигнал единицы, свидетельствуюпрй об ошибке
Можно показать, что любое другое искажение входного слова двоично1 О О 0010
599124
, п теричного кода будет зафиксировано предлагаемыми устройствами.
Устройство обладает также свойст- g вами самопроверки, т.е. люба  оди- ночйа  неисправность вида Константа О или Константа 1 во внутренних узлах его схемы про вл етс  при его работе.
10 Например, неисправность Константа О выхода элемента ИЛИ 13 шифратора будет зафиксирована при входном слове 10000, поданном на первую группу 5 входов устройства. В этом
15 случае на выходах шифратора будет сформировано слово 0100, не принадлежащее коду 2 из 4, а на выходах первого и второго преобразователей 2,3 - слово 00, не принадлежащее
20 коду 1 из 2. На выходе устройства будет сформирован сигнал единицы, свидетельствующий в данном случае о неисправности устройства.
Неисправность Константа 1 вы25 хода того же элемента ЕПИ 13 будет обнаружена при входном слове 01000, поданном на первую группу 5 входов устройства. В этом случае на выходах шифратора 1 будет сформировано слово
30 1110, не принадлежащее коду 2 из 4, как уже бьшо показано вьш1е, приведет к фор ированию на выходе устройства сигнала ошибки.
О
О
1
О О
1
О
1
О О

Claims (2)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВОИЧНО-ПЯТЕРИЧНОГО КОДА, содержащее шифратор, входы которого являются первой группой входов устройства, и элемент сравнения, выход которого является выходом устройства , отличающееся тем, что, с целью повышения надежности, в него введены два преобразователя кода два из четырех в код один из двух, входы первого из которых соединены с соответствующими выходами шифратора, первый и второй выходы первого преобразователя. кода два из четырех в код один из двух и первый и второй входы второй группы входов устройства подключены соответственно к первому, тре- тьему, второму и четвертому входам второго преобразователя кода два из четырех в код один из двух, первый и второй выходы которого соединены с соответствующими входами элемента сравнения.
1359912 А1
2. Устройство по п.1, отличающееся тем, что преобразователь крда :два из;.четырех в код один из двух выполнен из трех элементов ИЛИ и трех элементов И, первый и второй входы первого и второго элементов ИЛИ объединены с соответствующими входами соответственно первого и второго элементов И и являются входами с первого по четвертый преобразова теля кода два из четырех в код один из двух, выходы первого и второго, элементов ИЛИ соединены с входами третьего элемента И, выходы первого и второго элементов И подключены к входам третьего элемента ИЛИ, выходы третьих элементов И и ИЛИ являются соответственно первым и вторым выходами преобразователя кода два из четырех в код один из двух.
SU853861746A 1985-01-07 1985-01-07 Устройство дл контрол двоично-п теричного кода SU1359912A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853861746A SU1359912A1 (ru) 1985-01-07 1985-01-07 Устройство дл контрол двоично-п теричного кода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853861746A SU1359912A1 (ru) 1985-01-07 1985-01-07 Устройство дл контрол двоично-п теричного кода

Publications (1)

Publication Number Publication Date
SU1359912A1 true SU1359912A1 (ru) 1987-12-15

Family

ID=21165026

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853861746A SU1359912A1 (ru) 1985-01-07 1985-01-07 Устройство дл контрол двоично-п теричного кода

Country Status (1)

Country Link
SU (1) SU1359912A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Селлерс Ф. Методы обнаружени ошибок в работе ЭЦВМ, - М.: Мир, 1972, с. 165, фиг. 9, 10. Авторское свидетельство СССР № 622085, кл. G 06 F 11/12, 1978. Авторское свидетельство СССР № 983711, кл. G 06 F 11/12, 1980. *

Similar Documents

Publication Publication Date Title
KR870003511A (ko) 코드 에러 정정 방법
US4236247A (en) Apparatus for correcting multiple errors in data words read from a memory
SU1359912A1 (ru) Устройство дл контрол двоично-п теричного кода
US3568147A (en) Transient filter system
US3699322A (en) Self-checking combinational logic counter circuit
US3534331A (en) Encoding-decoding array
KR900001808B1 (ko) 입력회로
US4739506A (en) IC chip error detecting and correcting apparatus
US4739505A (en) IC chip error detecting and correcting apparatus with automatic self-checking of chip operation
US4739504A (en) IC chip error detecting and correcting method
US3909783A (en) Coded information signal forming apparatus
SU982099A1 (ru) Запоминающее устройство с контролем цепей коррекции ошибок
SU1615724A1 (ru) Устройство дл контрол двоичного кода на четность
SU1238245A1 (ru) Самопровер емое устройство контрол кода
IE56532B1 (en) Arrangement for supervising a data processing system
SU1283743A1 (ru) Устройство дл контрол преобразовани информации
SU794728A1 (ru) Устройство декодировани сКОРРЕКциЕй ОшибОК
SU1032462A2 (ru) Устройство дл определени коэффициентов передачи блоков аналоговой вычислительной машины
SU424120A1 (ru) Устройство для контроля дублированных систем управления
SU1185341A1 (ru) Устройство для встроенного контроля мажоритарно резервированных цифровых систем
RU2022472C1 (ru) Устройство для контроля и исправления ошибок в избыточном модуляторном коде
SU1302327A1 (ru) Запоминающее устройство с исправлением модульных ошибок
SU918947A1 (ru) Устройство дл автоматического контрол и коррекции ошибок
SU1451780A1 (ru) Трехканальное мажоритарное резервированное запоминающее устройство
SU962959A1 (ru) Адаптивное резервированное устройство