JPH10327080A - シンドローム計算装置 - Google Patents

シンドローム計算装置

Info

Publication number
JPH10327080A
JPH10327080A JP9135008A JP13500897A JPH10327080A JP H10327080 A JPH10327080 A JP H10327080A JP 9135008 A JP9135008 A JP 9135008A JP 13500897 A JP13500897 A JP 13500897A JP H10327080 A JPH10327080 A JP H10327080A
Authority
JP
Japan
Prior art keywords
syndrome
data
bits
output
polynomials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9135008A
Other languages
English (en)
Other versions
JP3248098B2 (ja
Inventor
Hiroyuki Kasai
宏之 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP13500897A priority Critical patent/JP3248098B2/ja
Priority to US09/083,761 priority patent/US6360349B1/en
Priority to KR1019980018743A priority patent/KR100281946B1/ko
Priority to CN98108989A priority patent/CN1101022C/zh
Publication of JPH10327080A publication Critical patent/JPH10327080A/ja
Application granted granted Critical
Publication of JP3248098B2 publication Critical patent/JP3248098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/158—Finite field arithmetic processing

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【課題】 入力されたデータの開始位置が不明な場合で
も、このデータに対し、１ビット単位でシンドロームを
算出可能とする。 【解決手段】 順次入力されたデータを符号語を形成す
る所定のビット数分、保持および遅延するシフトレジス
タ１と、符号語を生成させる生成多項式を形成する2つ
の多項式のそれぞれの解に対応する、入力されたデータ
に対する第１のシンドロームを計算する第１のシンドロ
ーム計算回路２、４と、シフトレジスタ１により遅延さ
れたデータに対して第２のシンドロームを計算する第２
のシンドローム計算回路３、５と、第１のシンドローム
計算回路２、４の出力と第２のシンドローム計算回路
３、５の出力とを２を法として加算する演算手段６、７
とから構成され、第１のシンドロームと第２のシンドロ
ームとを２を法として加算することにより、入力された
データに対して１ビット単位でシンドロームを算出する
ことが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の技術分野】本発明は巡回符号を用いた誤り訂正
装置に用いられるシンドローム計算装置に関するもので
ある。
【０００２】
【従来の技術】現在、通信機器、データ記憶装置などに
利用される巡回符号を用いた誤り訂正装置は、予め生成
多項式を用いて符号化されたデータ（符号語）に対しシ
ンドロームを計算し、伝送経路上で生ずる誤りにより発
生する“０”でないシンドロームがデータの誤り位置に
一対一対応することを利用し、誤り位置を検出するもの
である。
【０００３】符号語としてのデータは、例えば、生成多
項式Ｇ(x)が以下の２つの多項式g1(x),g2(x)により表さ
れる２重誤り訂正可能なBCH符号化を行って得られたも
のなどである。
【０００４】g1(x)=x5+x2+1 g2(x)=x5+x4+x3+x2+1 但し、ここではガロア体GF(25-1)の元をもとに、g1(x)
が原始多項式、g1(x)の解をαとして、α3を解とする最
小多項式がg2(x)となっている。
【０００５】以下の計算は、2を法とする算法でありそ
の係数はガロア体GF(2)の元とする。
【０００６】ここで、生成多項式G(x)は、 G(x)=g1(x)*g2(x)=x10+x9+x8+x6+x5+x3+1 で表される。
【０００７】データは２１ビットの実際の情報を表す情
報ビット（i20,i19,i18,・・・・・,i0）を、 I(X)=i20x30+i19x29+i18x28+・・・・・・+i0x10 とし、これを生成多項式G(x)で割った値の剰余（p9,p8,
p7,・・・・・,p0）を検査ビットとして情報ビットに付加し
たものである。
【０００８】すなわち、符号化されたデータをW=(w30,w
29,w28,・・・・・,w0)とすると、 (w30,w29,w28,・・・・・,w0)=（i20,i19,i18,・・・・・,i0,p9,p8,p7,・・・・・,p0） となり、これはG(x)で割った剰余が0となる。
【０００９】このデータを多項式として表したものを W(X)=w30x30+w29x29+w28x28+・・・・・・+w0x0 とすると、W(x)はα及びα3を根とする。すなわち、W
(α)=W(α3)=0となるものは、この符号の集合に含まれ
る。
【００１０】以上のことから、W(α)及びW(α3)が0とな
らないものは、この符号とならず誤りが含まれているこ
とになる。この値をシンドローム(S)と呼び、この値を
調べることでデータの誤り位置を特定し、修正するので
ある。
【００１１】シンドロームをS=(s1,s2)とベクトル表記
し（s1はαに対応し、s2はα3に対応する。）、g2(x)の
解α3をβとおくと、シンドロームは以下の行列演算で
求められる。
【００１２】S=W・HT 但し、Hは で示される検査行列である。
【００１３】
【発明が解決しようとする課題】以上のように従来で
は、入力されたデータから直接シンドロームを計算して
おり、データの開始位置が明らかでないデータに関して
は、正しいシンドロームを算出することは不可能であっ
た。
【００１４】このため、データ（符号語）の開始位置が
明らかでない、フレーム同期パターン等の照合はその全
てのデータを照合し、その誤りビット数が符号により保
証される誤り訂正可能な範囲であるか否かで判断せざる
をえなかった。
【００１５】
【課題を解決するための手段】本発明によるシンドロー
ム計算装置によれば、入力データに対して第１のシンド
ロームを計算するのと同時に遅延手段に予め取り込まれ
たビット数分の遅延のある状態の第２のシンドロームを
計算し、１ビットのデータ入力毎に遅延のない第１のシ
ンドロームと上記第２のシンドロームを２を法とするベ
クトル加算を行うことにより、符号語の開始位置が不明
な場合でも常に１ビット入力ごとの毎回シンドロームを
算出することができる。
【００１６】
【発明の実施の形態】所定の生成多項式に基づいて符号
化された所定のビット数のデータ（符号語）を受け、入
力される上記データに対し上記生成多項式に基づいたシ
ンドローム計算を行う第１のシンドローム計算手段と、
上記データを上記所定のビット数分遅延して出力する遅
延手段と、上記遅延手段により上記所定のビット数分遅
延された上記データを受け、入力される上記データに対
し上記生成多項式に基づいたシンドローム計算を行う第
２のシンドローム計算手段と、上記第１のシンドローム
計算手段から出力される第１のシンドロームと、第２の
シンドローム計算手段から出力される第２のシンドロー
ムとを２を法とするベクトル加算する演算手段とを具備
し、上記演算手段からの出力をもって上記生成多項式に
基づいたシンドロームとするシンドローム計算装置を構
成する。
【００１７】上記第１、第２のシンドローム計算手段
は、排他的論理和回路とレジスタとの組合せで構成さ
れ、上記遅延手段は上記所定のビット数分のシフトレジ
スタから構成され、上記演算回路は排他的論理和回路か
ら構成されるものであることが好ましい。
【００１８】また、生成多項式に基づいて符号化された
所定のビット数のデータを受け、入力される上記データ
に対し上記生成多項式をなす複数の多項式の内個々に割
り当てられた上記多項式についてシンドローム計算を行
う複数の第１のシンドローム計算手段と、上記データを
上記所定のビット数分遅延して出力する遅延手段と、上
記遅延手段により上記所定のビット数分遅延された上記
データを受け、入力される上記データに対し上記生成多
項式をなす複数の多項式の内個々に割り当てられた上記
多項式についてシンドローム計算を行う複数の第２のシ
ンドローム計算手段と、上記生成多項式をなす複数の多
項式の内個々に割り当てられた上記多項式について、そ
れぞれ対応する上記第１のシンドローム計算手段から出
力される第１のシンドロームと、第２のシンドローム計
算手段から出力される第２のシンドロームとを２を法と
するベクトル加算する複数の演算手段とを具備し、各上
記多項式に対応する上記各演算手段からの出力をもって
各上記多項式に対応するシンドロームとするシンドロー
ム計算装置を構成することも好ましい。
【００１９】
【実施例】次に本発明の一実施例のシンドローム計算装
置について説明する。
【００２０】本例はBCH符号に関して実施した場合のも
のであり、以下図を参照しながら説明する。
【００２１】本例のデータ（符号語）は、上述の２つの
多項式g1(x),g2(x)により表される生成多項式Ｇ(x)によ
り、２重誤り訂正可能なBCH符号化を行って得られたも
のとする。すなわち、実際、情報として送られる２１ビ
ットの情報ビットとこれに付加された１０ビットの検査
ビットとから構成されており、BCH(31,21)符号となって
いる。
【００２２】まず、図１を参照しながら構成について説
明すると同図において１は、上述のように符号化された
データをそのデータ長分遅延する遅延手段としてのシフ
トレジスタである。ここでは入力端子ＩＮより入力され
るデータを３１ビット分遅延および保持して出力する。
【００２３】２は第１のシンドローム計算手段であり、
入力端子ＩＮより入力されるデータに対し、g1(x)の解
αに対応したシンドローム（上記s1に対応する。）を計
算するものであり、５個のレジスタと２個の排他的論理
和回路より構成され、５ビットの第１のシンドロームS1
aを出力する。
【００２４】３は第２のシンドローム計算手段であり、
シフトレジスタ１により３１ビット分遅延されたデータ
に対し、g1(x)の解αに対応したシンドローム（上記s1
に対応する。）を計算するものであり、第１のシンドロ
ーム計算手段２と同様の構成にて第２のシンドロームS1
bを出力する。
【００２５】４は第１のシンドローム計算手段であり、
入力端子ＩＮより入力されるデータに対し、g2(x)の解
α3に対応したシンドローム（上記s2に対応する。）を
計算するものであり、５個のレジスタと4個の排他的論
理和回路より構成され、５ビットの第１のシンドローム
S2aを出力する。
【００２６】５は第２のシンドローム計算手段であり、
シフトレジスタ１により３１ビット分遅延されたデータ
に対し、g2(x)の解α3に対応したシンドローム（上記s2
に対応する。）を計算するものであり、第１のシンドロ
ーム計算手段４と同様の構成にて第２のシンドロームS2
bを出力する。なお、便宜上第１のシンドローム計算手
段２、４のそれぞれの５ビットの出力は各ビット毎に同
じ符号(Q4,Q3,Q2,Q1,Q0)で示すこととする。また、第２
のシンドローム計算手段３、５のそれぞれの５ビットの
出力は各ビット毎に同じ符号(Q'4,Q'3,Q'2,Q'1,Q'0)で
示すこととする。
【００２７】６、７は演算手段であり、ともに５ビット
分の排他的論理和回路からなる。演算手段６は第１のシ
ンドロームS1aと第２のシンドロームS1bとを各ビット毎
に２を法として加算し、演算手段７は第１のシンドロー
ムS2aと第２のシンドロームS2bとを各ビット毎に２を法
として加算する。なお、演算手段６、７の各ビット毎の
加算結果出力はともに同じ符号（R4,R3,R2,R1,R0）で示
す。
【００２８】次に本例の動作について説明する。
【００２９】まず初期状態の設定で、３１ビットのシフ
トレジスタ１及びシンドローム計算回路２、３、４、５
の各レジスタが“０”に初期化される。
【００３０】その後、３１ビットでデータを形成するデ
ータがＩＮから１ビットごとにシフトレジスタ１、第１
のシンドローム計算手段２、４に入力される入力され
る。それと同時にシフトレジスタ1より出力された３１
ビット分の遅延のあるデータが出力され、それが第２の
シンドローム計算手段３、５に入力される。
【００３１】第１のシンドローム計算手段２,第２のシ
ンドローム計算手段３よりそれぞれ出力された５ビット
のαに対応する第１のシンドロームS1aと第２のシンド
ロームS1bとが演算手段６により各ビット毎２を法とし
て加算される。同様に、第１のシンドローム計算手段
４,第２のシンドローム計算手段５よりそれぞれ出力さ
れた５ビットのβに対応する第１のシンドロームS2aと
第２のシンドロームS2bとが演算手段６により各ビット
毎２を法として加算される。
【００３２】ここで、αに対応するデータ分の遅延の無
い第１のシンドロームS1a,データ分の遅延のある第２の
シンドロームS1bにより、遅延の間のデータ分の誤り状
態を表すシンドロームS1は、 S1=S1b-S1a と表される。ここで、２を法とする計算のため、減法は
加法と等価であり、S1=S1b+S1aとなる。
【００３３】同様にβに対応するデータ分の遅延の無い
第１のシンドロームS2a,データ分の遅延のある第２のシ
ンドロームS2bにより、この遅延の間のデータ分の誤り
状態を表すシンドロームS2は、 S2=S2b-S2a=S2b+S2a すなわち、演算手段６、７からはそれぞれ遅延の間のデ
ータ分の誤り状態を表すαに対応したシンドロームS1、
βに対応するシンドロームS2が出力される。
【００３４】このように、シンドロームS1、S2は遅延の
ためのシフトレジスタ１に蓄えられた３１ビットの符号
語に対するシンドロームとして出力される。
【００３５】この後、次の入力ビットが入力端子ＩＮに
入力されると、データは１ビットシフトされ、上記と同
様の過程を経て、新しい符号語に対応するシンドローム
S1、S2が出力される。
【００３６】このようにして、随時入力されるデータの
１ビット毎にそれ以前に入力された３０ビットのデータ
と合わせた符号語のシンドロームが発生できる。
【００３７】このようにして発生されたシンドロームを
図示しない誤り訂正回路によって検査することにより、
このデータが誤りのないデータであるか、誤りが合って
も訂正可能か否か判別する事ができる。また訂正可能な
場合には、訂正を行った後、フレーム同期コードの判別
も随時入力される１ビット毎に行うことが可能となる。
【００３８】この動作を実際にシミュレートしたもの
が、図２から図８である。
【００３９】これらの図は、クロック単位の各信号線の
状態を表しており、ＣＬＫの欄がクロック単位の時刻
を、上側を過去方向として表す。
【００４０】ＩＮの欄はＩＮ信号をあらわし、下方のデ
ータが次々と入力され、それ以前の３１データが図１の
１のシフトレジスタに保持される。
【００４１】次のS1a、S1bの欄は、αに対応する第１の
シンドローム計算手段２の出力(Q4,Q3,Q2,Q1,Q0)の状態
および第2のシンドローム計算手段３の出力(Q'4,Q'3,Q'
2,Q'1,Q'0)の状態を表し、前段の信号状態により演算さ
れる。
【００４２】次のS2a、S2bの欄は、α3に対応する第１
のシンドローム計算手段４の出力(Q4,Q3,Q2,Q1,Q0)の状
態および第２のシンドローム計算手段５の出力(Q'4,Q'
3,Q'2,Q'1,Q'0)の状態で、これも同様に前段の信号状態
により演算される。
【００４３】ここで、上記２つの欄は、ある時刻の第１
のシンドローム計算手段２、４の出力に対して３１クロ
ック前の値が、第２のシンドローム計算手段３、４の出
力となる。
【００４４】S1、S2の欄はそれぞれの第１、第２のシン
ドローム出力の加算結果（R4,R3,R2,R1,R0）の状態であ
る。ただし−３２クロック以前は初期化されたまま状態
が変わらないこととして演算している。
【００４５】ここで、仮に３１クロックめを現在とした
とき、ＩＮの欄の０クロックめから３０クロックめまで
の太枠のデータに関するシンドロームが３１クロックめ
のＳ１，Ｓ２の欄に現れ、０クロックめのS1a、S1b欄及
びS2a、S2b欄の太枠内の値がS1bおよびS2bとなる。
【００４６】以後の説明は特に記述がないかぎりＩＮの
欄の太枠内を符号語データとして説明する。
【００４７】まず、図２で符合入力開始時にS1a,S1b,S2
a,S2bの値が(0,0,0,0,0)の状態で、データ入力が全て
“０”の符号語であるシンドロームを考えると、このと
きは全て時刻のシンドロームが０となる。
【００４８】ここで、符号語のうち、１０ビットめと２
０ビットめにエラーがあった場合のデータが図３であ
る。このとき、このデータに対するシンドロームは S1=(1,0,1,1,1) S2=(1,0,0,1,0) となる。
【００４９】次に、符号語が全て０でエラーがないと
き、符合入力以前にデータが入り、符合入力の初期状態
で第１及び第２のシンドロームが０で無い場合が、図４
である。このように巡回符合においては、符合語データ
に対して、第１および第２のシンドロームは同じ値とな
っている。そのため、シンドロームは０となる。
【００５０】ここで、図３のときと同様に、１０ビット
めと２０ビットめにエラーがあった場合のデータが図５
である。このときも、シンドロームは図３と同様にさら
に、これを適当な符合語についてシミュレートした結果
が、図６、図７、図８で、図６は符号語入力前の状態が
初期状態のままの場合、図７が符号語入力前の状態で各
シンドロームが０でない場合、図８が図７の状態で符号
語の１０ビットめと２０ビットめにエラーがあった場合
である。
【００５１】このように図８の場合のシンドロームも S1=(1,0,1,1,1) S2=(1,0,0,1,0) となり、誤り位置に対応するシンドロームが正しく計算
されていることがわかる。
【００５２】図２から図８までの図で太枠の時刻以外の
S1、S2のシンドロームの値もそれ以前の３１ビットの入
力に対応したシンドロームが計算されているので、１ビ
ット入力毎の毎回の訂正が可能となる。
【００５３】このことから、符号語の開始位置（区切り
位置）が不明な場合でも、入力された１ビット単位でシ
ンドロームの計算が実行できそれ以前に入力された３１
ビットのデータに対して誤りを訂正することが可能とな
る。
【００５４】以上の例は、応用の一例であり、生成多項
式の異なる他の巡回符号に対しても応用可能である。
【００５５】
【発明の効果】本発明では、符号語の開始位置（区切り
位置）が不明な場合でも、入力された１ビット単位でシ
ンドロームの計算が実行できそれ以前に入力された所定
のビット数のデータに対して誤りを訂正することが可能
となる。
【００５６】すなわち本発明によると、符号語によるフ
レーム同期パターンの照合などの回路で、誤り数の毎回
の計測を省略できる上、剰余によるの検査ビットを照合
する必要もなくなるため、回路が著しく簡略化されるこ
とになる入力されたデータ（符号語）の開始位置が不明
な場合でも、このデータに対し、１ビット単位でシンド
ロームを算出することができる。これにより、従来シン
ドローム計算装置に不可欠であったフレーム同期パター
ンの照合などに要される回路を誤り訂正回路のそれと共
有させることができ、構成全体を簡略化できる。
【図面の簡単な説明】
【図１】本発明の一実施例のシンドローム計算装置の構
成を説明する説明図。
【図２】図１の動作説明のための説明図。
【図３】図１の動作説明のための説明図。
【図４】図１の動作説明のための説明図。
【図５】図１の動作説明のための説明図。
【図６】図１の動作説明のための説明図。
【図７】図１の動作説明のための説明図。
【図８】図１の動作説明のための説明図。
【符号の説明】
１ シフトレジスタ ２、４ 第１のシンドローム計算手段 ３、５ 第２のシンドローム計算手段 ７、８ 演算手段

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 所定の生成多項式に基づいて符号化され
    た所定のビット数のデータ（符号語）を受け、入力され
    る上記データに対し上記生成多項式に基づいたシンドロ
    ーム計算を行う第１のシンドローム計算手段と、 上記データを上記所定のビット数分遅延して出力する遅
    延手段と、 上記遅延手段により上記所定のビット数分遅延された上
    記データを受け、 入力される上記データに対し上記生成多項式に基づいた
    シンドローム計算を行う第２のシンドローム計算手段
    と、 上記第１のシンドローム計算手段から出力される第１の
    シンドロームと、第２のシンドローム計算手段から出力
    される第２のシンドロームとを２を法とするベクトル加
    算する演算手段とを具備し、上記演算手段からの出力を
    もって上記生成多項式に基づいたシンドロームとするこ
    とを特徴とするシンドローム計算装置。
  2. 【請求項２】 上記第１、第２のシンドローム計算手段
    は、排他的論理和回路とレジスタとの組合せで構成さ
    れ、上記遅延手段は上記所定のビット数分のシフトレジ
    スタから構成され、上記演算回路は排他的論理和回路か
    ら構成されることを特徴とする請求項１記載のシンドロ
    ーム計算装置。
  3. 【請求項３】 生成多項式に基づいて符号化された所定
    のビット数のデータを受け、入力される上記データに対
    し上記生成多項式をなす複数の多項式の内個々に割り当
    てられた上記多項式についてシンドローム計算を行う複
    数の第１のシンドローム計算手段と、 上記データを上記所定のビット数分遅延して出力する遅
    延手段と、 上記遅延手段により上記所定のビット数分遅延された上
    記データを受け、 入力される上記データに対し上記生成多項式をなす複数
    の多項式の内個々に割り当てられた上記多項式について
    シンドローム計算を行う複数の第２のシンドローム計算
    手段と、 上記生成多項式をなす複数の多項式の内個々に割り当て
    られた上記多項式について、それぞれ対応する上記第１
    のシンドローム計算手段から出力される第１のシンドロ
    ームと、第２のシンドローム計算手段から出力される第
    ２のシンドロームとを２を法とするベクトル加算する複
    数の演算手段とを具備し、各上記多項式に対応する上記
    各演算手段からの出力をもって各上記多項式に対応する
    シンドロームとすることを特徴とするシンドローム計算
    装置。
  4. 【請求項４】 複数の上記第１、第２のシンドローム計
    算手段は、排他的論理和回路とレジスタとの組合せで構
    成され、上記遅延手段は上記所定の符号ワー分のシフト
    レジスタから構成され、上記演算回路は排他的論理和回
    路から構成されることを特徴とする請求項３記載のシン
    ドローム計算装置。
JP13500897A 1997-05-26 1997-05-26 シンドローム計算装置 Expired - Fee Related JP3248098B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13500897A JP3248098B2 (ja) 1997-05-26 1997-05-26 シンドローム計算装置
US09/083,761 US6360349B1 (en) 1997-05-26 1998-05-22 Syndrome computing apparatus
KR1019980018743A KR100281946B1 (ko) 1997-05-26 1998-05-25 신드롬 계산 장치
CN98108989A CN1101022C (zh) 1997-05-26 1998-05-26 出错位组计算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13500897A JP3248098B2 (ja) 1997-05-26 1997-05-26 シンドローム計算装置

Publications (2)

Publication Number Publication Date
JPH10327080A true JPH10327080A (ja) 1998-12-08
JP3248098B2 JP3248098B2 (ja) 2002-01-21

Family

ID=15141782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13500897A Expired - Fee Related JP3248098B2 (ja) 1997-05-26 1997-05-26 シンドローム計算装置

Country Status (4)

Country Link
US (1) US6360349B1 (ja)
JP (1) JP3248098B2 (ja)
KR (1) KR100281946B1 (ja)
CN (1) CN1101022C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281196B2 (en) * 2003-08-08 2007-10-09 Matsushita Electric Industrial Co., Ltd. Single error Reed-Solomon decoder
US7743311B2 (en) * 2006-01-26 2010-06-22 Hitachi Global Storage Technologies Netherlands, B.V. Combined encoder/syndrome generator with reduced delay
US20080140740A1 (en) * 2006-12-08 2008-06-12 Agere Systems Inc. Systems and methods for processing data sets in parallel
CN101931415B (zh) * 2009-06-19 2014-04-30 成都市华为赛门铁克科技有限公司 编码装置及方法、译码装置及方法和纠错系统
US8468432B2 (en) * 2009-07-01 2013-06-18 Silicon Motion, Inc. Coder-decoder and method for encoding and decoding an error correction code
US9626633B2 (en) * 2010-02-26 2017-04-18 Invention Science Fund I, Llc Providing access to one or more messages in response to detecting one or more patterns of usage of one or more non-communication productivity applications
US9203437B2 (en) * 2012-12-19 2015-12-01 Infineon Technologies Ag Circuitry and method for correcting 3-bit errors containing adjacent 2-bit error

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7907141A (nl) * 1979-09-26 1981-03-30 Philips Nv Inrichting voor het behandelen van een informatiestroom met behulp van een foutenkorrigerende konvolutiekode en inrichting voor het detekteren van een daarbij alsnog onherstelbare fout.
JP2570278B2 (ja) * 1987-03-05 1997-01-08 ソニー株式会社 シンドロ−ム計算方法
US4849975A (en) * 1987-11-10 1989-07-18 International Business Machines Corporation Error correction method and apparatus
JP2935305B2 (ja) * 1992-01-13 1999-08-16 日本電気株式会社 短縮化ファイア符号の高速復号器
JPH0738626B2 (ja) 1993-03-01 1995-04-26 日本電気株式会社 ワード同期検出回路
JPH0774655A (ja) 1993-09-03 1995-03-17 Toshiba Corp 誤り訂正符号化器
US5644695A (en) * 1994-01-03 1997-07-01 International Business Machines Corporation Array combinatorial decoding with multiple error and erasure detection and location using cyclic equivalence testing
US5642366A (en) * 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data
JP3272903B2 (ja) * 1995-03-16 2002-04-08 株式会社東芝 誤り訂正検出回路と半導体記憶装置

Also Published As

Publication number Publication date
US6360349B1 (en) 2002-03-19
CN1201939A (zh) 1998-12-16
JP3248098B2 (ja) 2002-01-21
KR19980087328A (ko) 1998-12-05
KR100281946B1 (ko) 2001-03-02
CN1101022C (zh) 2003-02-05

Similar Documents

Publication Publication Date Title
JPS60204125A (ja) デコーデイング装置
US5805617A (en) Apparatus for computing error correction syndromes
JPH0728227B2 (ja) Ｂｃｈ符号の復号装置
US8433974B2 (en) Cyclic redundancy check code generating circuit and cyclic redundancy check code generating method
JPH10107646A (ja) Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路
JPS59151246A (ja) エンコ−ダ検査装置
JP3248098B2 (ja) シンドローム計算装置
US20020188909A1 (en) Symbol level error correction codes which protect against memory chip and bus line failures
JP3245290B2 (ja) 復号方法とその装置
JPH10107647A (ja) Ｃｒｃ回路
JPH05227041A (ja) Ｃｒｃ演算に基づく１ビット誤り訂正回路
JP2000244332A (ja) データ誤り訂正装置
Gilbert et al. FPGA implementation of error control codes in VHDL: An undergraduate research project
US11722153B2 (en) Correction of bit errors
JP2710176B2 (ja) 誤り位置及び誤りパターン導出回路
JP3398560B2 (ja) 短縮化誤り訂正復号装置
RU2282307C2 (ru) Способ синдромного декодирования для сверточных кодов
JP2858538B2 (ja) 再シンドロームチェック方式
JP2600130B2 (ja) 誤り訂正回路
JP2599001B2 (ja) 誤り訂正処理回路
CN117632577A (zh) 一种基于bch编码的快速ecc纠错电路
KR100192792B1 (ko) 리드 솔로몬 복호기의 다항식 평가 장치
JP2534563B2 (ja) 許容誤り逐次訂正回路
KR900000670Y1 (ko) 리드-솔로몬 엔코오더의 코오드워드 발생회로
JPH07202716A (ja) 誤り訂正復号方法及び誤り訂正復号回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010927

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees