JP2000244332A - データ誤り訂正装置 - Google Patents
データ誤り訂正装置Info
- Publication number
- JP2000244332A JP2000244332A JP11042187A JP4218799A JP2000244332A JP 2000244332 A JP2000244332 A JP 2000244332A JP 11042187 A JP11042187 A JP 11042187A JP 4218799 A JP4218799 A JP 4218799A JP 2000244332 A JP2000244332 A JP 2000244332A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- syndrome calculation
- code
- data
- syndrome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
- H03M13/1595—Parallel or block-wise remainder calculation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
- B02B—PREPARING GRAIN FOR MILLING; REFINING GRANULAR FRUIT TO COMMERCIAL PRODUCTS BY WORKING THE SURFACE
- B02B7/00—Auxiliary devices
- B02B7/02—Feeding or discharging devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
- B07B13/00—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices
- B07B13/08—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices according to weight
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
- B07B4/00—Separating solids from solids by subjecting their mixture to gas currents
- B07B4/02—Separating solids from solids by subjecting their mixture to gas currents while the mixtures fall
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/158—Finite field arithmetic processing
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 複数の誤り訂正符号によって、データの誤り
を訂正するデータ誤り訂正装置において、訂正能力の大
きい符号のシンドローム計算回路を有効に使用すること
で、訂正能力の小さな符号のシンドローム計算の並列処
理符号語数を大きくして、誤り訂正処理の高速化を実現
する。 【解決手段】 ガロア体の加算器１４０〜１５５、フリ
ップフロップ回路１６０〜１７５、およびガロア体の元
の第１定数乗算器１８０〜１９５により、８重誤り訂正
リードソロモン符号の１符号語のシンドロームを計算す
る１６個のシンドローム計算回路が構成される。これら
の一部のシンドローム計算回路１０２〜１１５に、ガロ
ア体の元の第２定数乗算器２００〜２１３と、第１定数
乗算器と第２定数乗算器を選択する選択回路２２２〜２
３５とを付加して、１重誤り訂正リードソロモン符号を
８並列処理することのできるシンドローム計算回路１０
０〜１１５が構成される。
を訂正するデータ誤り訂正装置において、訂正能力の大
きい符号のシンドローム計算回路を有効に使用すること
で、訂正能力の小さな符号のシンドローム計算の並列処
理符号語数を大きくして、誤り訂正処理の高速化を実現
する。 【解決手段】 ガロア体の加算器１４０〜１５５、フリ
ップフロップ回路１６０〜１７５、およびガロア体の元
の第１定数乗算器１８０〜１９５により、８重誤り訂正
リードソロモン符号の１符号語のシンドロームを計算す
る１６個のシンドローム計算回路が構成される。これら
の一部のシンドローム計算回路１０２〜１１５に、ガロ
ア体の元の第２定数乗算器２００〜２１３と、第１定数
乗算器と第２定数乗算器を選択する選択回路２２２〜２
３５とを付加して、１重誤り訂正リードソロモン符号を
８並列処理することのできるシンドローム計算回路１０
０〜１１５が構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の誤り訂正符
号によってデータの誤りを訂正するデータ誤り訂正装置
に関する。
号によってデータの誤りを訂正するデータ誤り訂正装置
に関する。
【０００２】
【従来の技術】データ処理システムの高信頼度化の一手
法として、データの誤りを訂正する誤り訂正符号がさま
ざまな機器において適用されている。特にリードソロモ
ン符号を含むＢＣＨ（Bose-Chaundhuri-Hocqenghen）符
号は、符号の効率が高いために重要な符号の一つとなっ
ている。リードソロモン符号は、原始多項式をＷ(z) と
し、Ｗ(z) ＝０の根をαとするとき、この根αを原始元
とするガロア体（Galoisfield）上の符号であって、ブ
ロック誤り訂正符号の１つである。
法として、データの誤りを訂正する誤り訂正符号がさま
ざまな機器において適用されている。特にリードソロモ
ン符号を含むＢＣＨ（Bose-Chaundhuri-Hocqenghen）符
号は、符号の効率が高いために重要な符号の一つとなっ
ている。リードソロモン符号は、原始多項式をＷ(z) と
し、Ｗ(z) ＝０の根をαとするとき、この根αを原始元
とするガロア体（Galoisfield）上の符号であって、ブ
ロック誤り訂正符号の１つである。
【０００３】図３は、特開平５−５５９２６号公報に記
載された誤り訂正装置の構成を示すブロック図である。
この誤り訂正装置は、入力データを記憶するデータメモ
リ７２と、入力データに付加された多重誤り訂正符号の
シンドローム（Syndrome）を計算するシンドローム計算
回路７６，７８と、該シンドローム計算回路７６，７８
により計算されたシンドロームを記憶するシンドローム
メモリ８０と、シンドロームメモリ８０に記憶されるシ
ンドロームを読み出してデータメモリ７２上の誤りデー
タを書き換える誤り検出訂正処理回路８６とを有するも
のである。また、ＯＲ回路８２は計算されたシンドロー
ムの全ビットの論理和をとり、その結果よりデータの誤
りの存在を示すフラグ情報としてフラグメモリ８４に記
憶される。また、タイミング制御回路８８は該誤り訂正
装置の動作タイミングを制御する。シンドローム計算回
路７６，７８は、加算器２０，２２，２４，３６，３
８，４０、遅延器２６，２８，３０，４２，４４，４
６，５２，５４，５６、およびガロア体の元の定数乗算
器３２，３４，４８，５０からなり、入力データＷｉ、
生成多項式の根をαm とすると、以下の式（１），
（２），（３）に従い、シンドロームＳ０，Ｓ１，Ｓ２
を計算する。
載された誤り訂正装置の構成を示すブロック図である。
この誤り訂正装置は、入力データを記憶するデータメモ
リ７２と、入力データに付加された多重誤り訂正符号の
シンドローム（Syndrome）を計算するシンドローム計算
回路７６，７８と、該シンドローム計算回路７６，７８
により計算されたシンドロームを記憶するシンドローム
メモリ８０と、シンドロームメモリ８０に記憶されるシ
ンドロームを読み出してデータメモリ７２上の誤りデー
タを書き換える誤り検出訂正処理回路８６とを有するも
のである。また、ＯＲ回路８２は計算されたシンドロー
ムの全ビットの論理和をとり、その結果よりデータの誤
りの存在を示すフラグ情報としてフラグメモリ８４に記
憶される。また、タイミング制御回路８８は該誤り訂正
装置の動作タイミングを制御する。シンドローム計算回
路７６，７８は、加算器２０，２２，２４，３６，３
８，４０、遅延器２６，２８，３０，４２，４４，４
６，５２，５４，５６、およびガロア体の元の定数乗算
器３２，３４，４８，５０からなり、入力データＷｉ、
生成多項式の根をαm とすると、以下の式（１），
（２），（３）に従い、シンドロームＳ０，Ｓ１，Ｓ２
を計算する。
【０００４】
【数１】
【０００５】そして、誤り検出処理回路８６が、シンド
ロームメモリ８０からシンドロームＳ０，Ｓ１，Ｓ２を
読み出し、少なくとも１つのシンドロームが“０”でな
い場合は、Ｓ０〜Ｓ２により誤りの位置及び大きさを算
出し、その結果によりデータメモリ７２上の入力データ
中の誤ったデータを書き換える。
ロームメモリ８０からシンドロームＳ０，Ｓ１，Ｓ２を
読み出し、少なくとも１つのシンドロームが“０”でな
い場合は、Ｓ０〜Ｓ２により誤りの位置及び大きさを算
出し、その結果によりデータメモリ７２上の入力データ
中の誤ったデータを書き換える。
【０００６】このように、上記誤り訂正装置によれば、
入力端子７０から入力されたデータがデータメモリ７２
に書き込まれると同時に、シンドローム計算回路７６，
７８にて該データに付加された誤り訂正符号のシンドロ
ームが計算され、このシンドロームの結果に基づいてデ
ータの誤りを訂正し、訂正されたデータは出力端子７４
から出力されることとなる。
入力端子７０から入力されたデータがデータメモリ７２
に書き込まれると同時に、シンドローム計算回路７６，
７８にて該データに付加された誤り訂正符号のシンドロ
ームが計算され、このシンドロームの結果に基づいてデ
ータの誤りを訂正し、訂正されたデータは出力端子７４
から出力されることとなる。
【０００７】一般に、ｔ（ｔは１以上の整数である。）
重誤り訂正ＢＣＨ符号の誤り訂正処理を行う際、２ｔ個
のシンドロームが計算される。例えば、デジタルオーデ
ィオテープレコーダ（ＤＡＴ）では、データの誤りを訂
正するために、３重誤り訂正リードソロモン符号および
２重誤り訂正リードソロモン符号が付加されており、こ
の場合、１符号語に対して、３重誤り訂正リードソロモ
ン符号では６個のシンドロームが計算され、２重誤り訂
正リードソロモン符号では４個のシンドロームが計算さ
れる。
重誤り訂正ＢＣＨ符号の誤り訂正処理を行う際、２ｔ個
のシンドロームが計算される。例えば、デジタルオーデ
ィオテープレコーダ（ＤＡＴ）では、データの誤りを訂
正するために、３重誤り訂正リードソロモン符号および
２重誤り訂正リードソロモン符号が付加されており、こ
の場合、１符号語に対して、３重誤り訂正リードソロモ
ン符号では６個のシンドロームが計算され、２重誤り訂
正リードソロモン符号では４個のシンドロームが計算さ
れる。
【０００８】図２に、データ誤り訂正装置に用いられて
いる従来のシンドローム計算回路の構成図を示す。シン
ドローム計算回路は、図２に示すように、６個のシンド
ローム計算回路３００〜３０５から構成されており、こ
れらシンドローム計算回路３００〜３０５のそれぞれ
に、入力データの入力端子３２０〜３２５、ガロア体の
加算器３４０〜３４５、遅延器としてのフリップフロッ
プ回路３６０〜３６５、およびガロア体の元αの０乗
（以下「α＾０」と表記する。）〜α＾５を乗算する定
数乗算器３８０〜３８５を有するものである。そして、
これらシンドローム計算回路３００〜３０５において
は、符号語の先頭データから順番に、各入力端子３２０
〜３２５へデータが入力されるたびに、フリップフロッ
プ回路３６０〜３６５の保持データを定数乗算器３８０
〜３８５にて定数乗算し、加算器３４０〜３４５にて該
定数乗算したデータと上記入力データとを加算し、該加
算器３４０〜３４５から出力されるデータで、上記フリ
ップフロップ回路３６０〜３６５の保持データを更新
し、これによって、誤り訂正符号のシンドロームが計算
される。例えば、３重誤り訂正リードソロモン符号は６
個のシンドロームが計算されるため、上記シンドローム
計算回路３００〜３０５を用いて３重誤り訂正リードソ
ロモン符号のシンドロームを計算する場合には、６個の
シンドローム計算回路の全てを使用する。一方、２重誤
り訂正リードソロモン符号は４個のシンドロームが計算
されるため、上記シンドローム計算回路３００〜３０５
を用いて２重誤り訂正リードソロモン符号のシンドロー
ムを計算する場合には、上記シンドローム計算回路３０
０〜３０５のうち、訂正能力の小さい方のシンドローム
計算回路３００〜３０３の４個だけを使用し、残りの２
個のシンドローム計算回路３０４，３０５による計算結
果は使用されない。
いる従来のシンドローム計算回路の構成図を示す。シン
ドローム計算回路は、図２に示すように、６個のシンド
ローム計算回路３００〜３０５から構成されており、こ
れらシンドローム計算回路３００〜３０５のそれぞれ
に、入力データの入力端子３２０〜３２５、ガロア体の
加算器３４０〜３４５、遅延器としてのフリップフロッ
プ回路３６０〜３６５、およびガロア体の元αの０乗
（以下「α＾０」と表記する。）〜α＾５を乗算する定
数乗算器３８０〜３８５を有するものである。そして、
これらシンドローム計算回路３００〜３０５において
は、符号語の先頭データから順番に、各入力端子３２０
〜３２５へデータが入力されるたびに、フリップフロッ
プ回路３６０〜３６５の保持データを定数乗算器３８０
〜３８５にて定数乗算し、加算器３４０〜３４５にて該
定数乗算したデータと上記入力データとを加算し、該加
算器３４０〜３４５から出力されるデータで、上記フリ
ップフロップ回路３６０〜３６５の保持データを更新
し、これによって、誤り訂正符号のシンドロームが計算
される。例えば、３重誤り訂正リードソロモン符号は６
個のシンドロームが計算されるため、上記シンドローム
計算回路３００〜３０５を用いて３重誤り訂正リードソ
ロモン符号のシンドロームを計算する場合には、６個の
シンドローム計算回路の全てを使用する。一方、２重誤
り訂正リードソロモン符号は４個のシンドロームが計算
されるため、上記シンドローム計算回路３００〜３０５
を用いて２重誤り訂正リードソロモン符号のシンドロー
ムを計算する場合には、上記シンドローム計算回路３０
０〜３０５のうち、訂正能力の小さい方のシンドローム
計算回路３００〜３０３の４個だけを使用し、残りの２
個のシンドローム計算回路３０４，３０５による計算結
果は使用されない。
【０００９】このように、上記のシンドローム計算回路
では、３重誤り訂正リードソロモン符号と２重誤り訂正
リードソロモン符号のような訂正能力の異なる符号のシ
ンドローム計算を共通のハードウエアで実現する。
では、３重誤り訂正リードソロモン符号と２重誤り訂正
リードソロモン符号のような訂正能力の異なる符号のシ
ンドローム計算を共通のハードウエアで実現する。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
従来例では、訂正能力の異なる符号のシンドローム計算
を共通のハードウエアで実現するが、３重誤り訂正リー
ドソロモン符号と２重誤り訂正リードソロモン符号のよ
うに誤り訂正符号の訂正能力の差が小さいために、３重
誤り訂正リードソロモン符号のシンドローム計算の処理
符号語数と、２重誤り訂正リードソロモン符号のシンド
ローム計算の処理符号語数とを等しくせざるを得なかっ
た。すなわち、３重誤り訂正リードソロモン符号のシン
ドローム計算をする場合と、訂正能力の小さい２重誤り
訂正リードソロモン符号のシンドローム計算をする場合
とは、いずれも１回の処理で１符号語しか処理できない
ということである。特に、符号長が大きい場合や符号語
に誤りがない場合、シンドローム計算によって誤り訂正
装置の訂正速度が律速されるため、誤り訂正の高速化の
ためにはシンドローム計算の高効率化が望まれる。
従来例では、訂正能力の異なる符号のシンドローム計算
を共通のハードウエアで実現するが、３重誤り訂正リー
ドソロモン符号と２重誤り訂正リードソロモン符号のよ
うに誤り訂正符号の訂正能力の差が小さいために、３重
誤り訂正リードソロモン符号のシンドローム計算の処理
符号語数と、２重誤り訂正リードソロモン符号のシンド
ローム計算の処理符号語数とを等しくせざるを得なかっ
た。すなわち、３重誤り訂正リードソロモン符号のシン
ドローム計算をする場合と、訂正能力の小さい２重誤り
訂正リードソロモン符号のシンドローム計算をする場合
とは、いずれも１回の処理で１符号語しか処理できない
ということである。特に、符号長が大きい場合や符号語
に誤りがない場合、シンドローム計算によって誤り訂正
装置の訂正速度が律速されるため、誤り訂正の高速化の
ためにはシンドローム計算の高効率化が望まれる。
【００１１】ところで、例えばＤＶＤ−ＲＯＭ用データ
誤り訂正装置では、ＤＶＤ−ＲＯＭのみならずＣＤ−Ｒ
ＯＭやＣＤ−Ｒなどのデータを処理しなければならな
い。ＤＶＤ−ＲＯＭには、８重誤り訂正リードソロモン
符号および５重誤り訂正リードソロモン符号が付加さ
れ、ＣＤ−ＲＯＭには１重誤り訂正リードソロモン符号
が付加されているため、訂正能力の大きく異なる誤り訂
正符号のシンドローム計算が必要とされる。この場合、
図２に示す上記のシンドローム計算回路では、ＤＶＤ−
ＲＯＭのような訂正能力の大きい符号、例えば８重誤り
訂正リードソロモン符号では１６個のシンドロームを計
算するので、この場合、シンドローム計算を行うために
１６個のシンドローム計算回路を要する。従って、この
ようなシンドローム計算回路を有したデータ誤り訂正装
置では、上記ＤＶＤ−ＲＯＭのような訂正能力の大きい
符号のシンドローム計算を行う１６個のシンドローム計
算回路を用いて、ＣＤ−ＲＯＭのような訂正能力の小さ
な符号、例えば１重誤り訂正リードソロモン符号では２
個のシンドロームを計算するので、そのシンドローム計
算を行う際に、上記１６個のシンドローム計算回路のう
ち２個しか使用されず、残りの１４個のシンドローム計
算回路は使用されない。特に、訂正能力の大きく異なる
符号を共通のシンドローム計算回路で処理する場合、低
能力符号のシンドローム計算の際に未使用のシンドロー
ム計算回路が多く存在するため、シンドローム計算の効
率が悪く、その結果、データ誤り訂正の処理を高速化す
ることが困難となるという問題があった。
誤り訂正装置では、ＤＶＤ−ＲＯＭのみならずＣＤ−Ｒ
ＯＭやＣＤ−Ｒなどのデータを処理しなければならな
い。ＤＶＤ−ＲＯＭには、８重誤り訂正リードソロモン
符号および５重誤り訂正リードソロモン符号が付加さ
れ、ＣＤ−ＲＯＭには１重誤り訂正リードソロモン符号
が付加されているため、訂正能力の大きく異なる誤り訂
正符号のシンドローム計算が必要とされる。この場合、
図２に示す上記のシンドローム計算回路では、ＤＶＤ−
ＲＯＭのような訂正能力の大きい符号、例えば８重誤り
訂正リードソロモン符号では１６個のシンドロームを計
算するので、この場合、シンドローム計算を行うために
１６個のシンドローム計算回路を要する。従って、この
ようなシンドローム計算回路を有したデータ誤り訂正装
置では、上記ＤＶＤ−ＲＯＭのような訂正能力の大きい
符号のシンドローム計算を行う１６個のシンドローム計
算回路を用いて、ＣＤ−ＲＯＭのような訂正能力の小さ
な符号、例えば１重誤り訂正リードソロモン符号では２
個のシンドロームを計算するので、そのシンドローム計
算を行う際に、上記１６個のシンドローム計算回路のう
ち２個しか使用されず、残りの１４個のシンドローム計
算回路は使用されない。特に、訂正能力の大きく異なる
符号を共通のシンドローム計算回路で処理する場合、低
能力符号のシンドローム計算の際に未使用のシンドロー
ム計算回路が多く存在するため、シンドローム計算の効
率が悪く、その結果、データ誤り訂正の処理を高速化す
ることが困難となるという問題があった。
【００１２】本発明は、上記課題に鑑みてなされたもの
であり、データ誤り訂正装置において、訂正能力の異な
る符号を処理する共通のシンドローム計算回路で、訂正
能力の小さな符号のシンドローム計算を並列処理できる
ように構成することによって誤り訂正処理の高速化を実
現するものである。
であり、データ誤り訂正装置において、訂正能力の異な
る符号を処理する共通のシンドローム計算回路で、訂正
能力の小さな符号のシンドローム計算を並列処理できる
ように構成することによって誤り訂正処理の高速化を実
現するものである。
【００１３】
【課題を解決するための手段】本発明に係るデータ誤り
訂正装置は、２ｔ（ｔは１以上の整数である。）重以上
のｎ（ｎは１以上の整数である。）重誤り訂正ＢＣＨ符
号のシンドロームを計算するのに用いられる，ガロア体
の元を求める第１定数乗算器、該第１定数乗算器で求め
たデータと入力端子からの入力データとを加算する加算
器、該加算器からの加算データでその保持データを更新
する遅延器をそれぞれに有する２ｎ個のシンドローム計
算回路を備え、２ｔ重以上のｎ重誤り訂正ＢＣＨ符号が
付加されたデータの誤り訂正処理を行うデータ誤り訂正
装置において、ｔ重誤り訂正ＢＣＨ符号が付加されたデ
ータの誤り訂正処理を行う場合に、該ｔ重誤り訂正ＢＣ
Ｈ符号のシンドローム計算の並列処理符号語数が、上記
２ｔ重以上のｎ重誤り訂正ＢＣＨ符号のシンドローム計
算の処理符号語数の２倍以上となるよう，上記２ｎ個の
シンドローム計算回路のうち訂正能力の小さい方の２ｔ
個以外の任意の２ｔ個以上のシンドローム計算回路は、
上記ｔ重誤り訂正ＢＣＨ符号のシンドロームを計算する
のに用いられる，ガロア体の元を求める第２定数乗算器
と、上記加算器との接続を上記第１定数乗算器から上記
第２定数乗算器に切り換える選択手段とを有することを
特徴とするものである。
訂正装置は、２ｔ（ｔは１以上の整数である。）重以上
のｎ（ｎは１以上の整数である。）重誤り訂正ＢＣＨ符
号のシンドロームを計算するのに用いられる，ガロア体
の元を求める第１定数乗算器、該第１定数乗算器で求め
たデータと入力端子からの入力データとを加算する加算
器、該加算器からの加算データでその保持データを更新
する遅延器をそれぞれに有する２ｎ個のシンドローム計
算回路を備え、２ｔ重以上のｎ重誤り訂正ＢＣＨ符号が
付加されたデータの誤り訂正処理を行うデータ誤り訂正
装置において、ｔ重誤り訂正ＢＣＨ符号が付加されたデ
ータの誤り訂正処理を行う場合に、該ｔ重誤り訂正ＢＣ
Ｈ符号のシンドローム計算の並列処理符号語数が、上記
２ｔ重以上のｎ重誤り訂正ＢＣＨ符号のシンドローム計
算の処理符号語数の２倍以上となるよう，上記２ｎ個の
シンドローム計算回路のうち訂正能力の小さい方の２ｔ
個以外の任意の２ｔ個以上のシンドローム計算回路は、
上記ｔ重誤り訂正ＢＣＨ符号のシンドロームを計算する
のに用いられる，ガロア体の元を求める第２定数乗算器
と、上記加算器との接続を上記第１定数乗算器から上記
第２定数乗算器に切り換える選択手段とを有することを
特徴とするものである。
【００１４】
【発明の実施の形態】図１に、本発明の一実施の形態に
よるデータ誤り訂正装置に用いられているシンドローム
計算回路の構成図を示す。本実施の形態では、ＤＶＤ−
ＲＯＭの８重誤り訂正リードソロモン符号の１符号語に
対して１６個のシンドローム計算回路を持つ場合に、Ｃ
Ｄ−ＲＯＭの１重誤り訂正リードソロモン符号の８符号
語を１回で並列処理する例を示している。すなわち、本
実施の形態におけるシンドローム計算回路は、図１に示
すように、ＤＶＤ−ＲＯＭの８重誤り訂正リードソロモ
ン符号に対する１６個のシンドローム計算回路１００〜
１１５から構成されており、これらシンドローム計算回
路１００〜１１５のそれぞれに、入力データの入力端子
１２０〜１３５、ガロア体の加算器１４０〜１５５、遅
延器としてのフリップフロップ回路１６０〜１７５、お
よびガロア体の元αの０乗（以下「α＾０」と表記す
る。）〜α＾１５を乗算する第１定数乗算器１８０〜１
９５を有するものである。
よるデータ誤り訂正装置に用いられているシンドローム
計算回路の構成図を示す。本実施の形態では、ＤＶＤ−
ＲＯＭの８重誤り訂正リードソロモン符号の１符号語に
対して１６個のシンドローム計算回路を持つ場合に、Ｃ
Ｄ−ＲＯＭの１重誤り訂正リードソロモン符号の８符号
語を１回で並列処理する例を示している。すなわち、本
実施の形態におけるシンドローム計算回路は、図１に示
すように、ＤＶＤ−ＲＯＭの８重誤り訂正リードソロモ
ン符号に対する１６個のシンドローム計算回路１００〜
１１５から構成されており、これらシンドローム計算回
路１００〜１１５のそれぞれに、入力データの入力端子
１２０〜１３５、ガロア体の加算器１４０〜１５５、遅
延器としてのフリップフロップ回路１６０〜１７５、お
よびガロア体の元αの０乗（以下「α＾０」と表記す
る。）〜α＾１５を乗算する第１定数乗算器１８０〜１
９５を有するものである。
【００１５】また、本実施の形態におけるシンドローム
計算回路は、ＣＤ−ＲＯＭの１重誤り訂正リードソロモ
ン符号のシンドロームを並列処理できるようにするため
に、上記１６個のシンドローム計算回路１００〜１１５
のうち訂正能力の小さい方の２個（１００と１０１）を
除いた残りのシンドローム計算回路１０２〜１１５のそ
れぞれに、上記ＣＤ−ＲＯＭの１重誤り訂正リードソロ
モン符号のシンドロームを計算するのに用いられる，ガ
ロア体の元α＾０およびα＾１を求める第２定数乗算器
２００〜２１３と、上記加算器１４２〜１５５との接続
を上記第１定数乗算器１８２〜１９５から該第２定数乗
算器２００〜２１３に切り換える選択回路２２２〜２３
５とを有するものである。すなわち、新たにα＾０を乗
算する第２定数乗算器２００〜２０６およびα＾１を乗
算する第２定数乗算器２０７〜２１３と、上記第１定数
乗算器と該第２定数乗算器とを選択する選択回路２２２
〜２３５を、各シンドローム計算回路１０２〜１１５に
付加し、これにより、８組の１重誤り訂正リードソロモ
ン符号のシンドローム計算回路１００と１０１、１０２
と１０３、１０４と１０５、１０６と１０７、１０８と
１０９、１１０と１１１、１１２と１１３、１１４と１
１５を構成する。
計算回路は、ＣＤ−ＲＯＭの１重誤り訂正リードソロモ
ン符号のシンドロームを並列処理できるようにするため
に、上記１６個のシンドローム計算回路１００〜１１５
のうち訂正能力の小さい方の２個（１００と１０１）を
除いた残りのシンドローム計算回路１０２〜１１５のそ
れぞれに、上記ＣＤ−ＲＯＭの１重誤り訂正リードソロ
モン符号のシンドロームを計算するのに用いられる，ガ
ロア体の元α＾０およびα＾１を求める第２定数乗算器
２００〜２１３と、上記加算器１４２〜１５５との接続
を上記第１定数乗算器１８２〜１９５から該第２定数乗
算器２００〜２１３に切り換える選択回路２２２〜２３
５とを有するものである。すなわち、新たにα＾０を乗
算する第２定数乗算器２００〜２０６およびα＾１を乗
算する第２定数乗算器２０７〜２１３と、上記第１定数
乗算器と該第２定数乗算器とを選択する選択回路２２２
〜２３５を、各シンドローム計算回路１０２〜１１５に
付加し、これにより、８組の１重誤り訂正リードソロモ
ン符号のシンドローム計算回路１００と１０１、１０２
と１０３、１０４と１０５、１０６と１０７、１０８と
１０９、１１０と１１１、１１２と１１３、１１４と１
１５を構成する。
【００１６】次に、上記シンドローム計算回路の動作を
説明する。ＤＶＤ−ＲＯＭの８重誤り訂正リードソロモ
ン符号のシンドローム計算の場合、１符号語に対して１
６個のシンドロームを計算する。この場合、ガロア体の
元α＾０〜α＾１５までを乗算するので、図１に示すシ
ンドローム計算回路１０２〜１１５における選択回路２
２２〜２３５は、いずれも第１定数乗算器１８２〜１９
５に接続される。そして、ＤＶＤ−ＲＯＭの８重誤り訂
正リードソロモン符号の１符号語につき、その先頭デー
タから順番に、シンドローム計算回路１００〜１１５の
各入力端子１２０〜１３５へデータが入力される。デー
タが各入力端子１２０〜１３５に入力されるたびに、フ
リップフロップ回路１６０〜１７５の保持データを第１
定数乗算器１８０〜１９５にて定数乗算し、加算器１４
０〜１５５にて該定数乗算したデータと上記入力データ
とを加算し、該加算器１４０〜１５５から出力されるデ
ータで、上記フリップフロップ回路１６０〜１７５の保
持データを更新し、これによって、８重誤り訂正リード
ソロモン符号のシンドロームが計算されていく。なお、
シンドロームＳの計算は、従来の技術で説明した計算式
（１）〜（３）に倣って計算され、ここではその詳細は
省略する。
説明する。ＤＶＤ−ＲＯＭの８重誤り訂正リードソロモ
ン符号のシンドローム計算の場合、１符号語に対して１
６個のシンドロームを計算する。この場合、ガロア体の
元α＾０〜α＾１５までを乗算するので、図１に示すシ
ンドローム計算回路１０２〜１１５における選択回路２
２２〜２３５は、いずれも第１定数乗算器１８２〜１９
５に接続される。そして、ＤＶＤ−ＲＯＭの８重誤り訂
正リードソロモン符号の１符号語につき、その先頭デー
タから順番に、シンドローム計算回路１００〜１１５の
各入力端子１２０〜１３５へデータが入力される。デー
タが各入力端子１２０〜１３５に入力されるたびに、フ
リップフロップ回路１６０〜１７５の保持データを第１
定数乗算器１８０〜１９５にて定数乗算し、加算器１４
０〜１５５にて該定数乗算したデータと上記入力データ
とを加算し、該加算器１４０〜１５５から出力されるデ
ータで、上記フリップフロップ回路１６０〜１７５の保
持データを更新し、これによって、８重誤り訂正リード
ソロモン符号のシンドロームが計算されていく。なお、
シンドロームＳの計算は、従来の技術で説明した計算式
（１）〜（３）に倣って計算され、ここではその詳細は
省略する。
【００１７】一方、ＣＤ−ＲＯＭの１重誤り訂正リード
ソロモン符号のシンドローム計算の場合、１符号語に対
して２個のシンドロームを計算する。この場合、ガロア
体の元α＾０とα＾１を乗算するので、図１に示すシン
ドローム計算回路１０２〜１１５における選択手段２２
２〜２３５は、いずれも第２定数乗算器２００〜２１３
に接続される。そして、ＣＤ−ＲＯＭの１重誤り訂正リ
ードソロモン符号の第１の符号語はシンドローム計算回
路１００と１０１で、第２の符号語はシンドローム計算
回路１０２と１０３で、第３の符号語はシンドローム計
算回路１０４と１０５で、第４の符号語はシンドローム
計算回路１０６と１０７で、第５の符号語はシンドロー
ム計算回路１０８と１０９で、第６の符号語はシンドロ
ーム計算回路１１０と１１１で、第７の符号語はシンド
ローム計算回路１１２と１１３で、第８の符号語はシン
ドローム計算回路１１４と１１５で、それぞれシンドロ
ーム計算される。これら第１〜第８の符号語につき、そ
の先頭データから順番に、シンドローム計算回路１００
〜１１５の各入力端子１２０〜１３５へデータが入力さ
れる。入力データが各入力端子１２０〜１３５に入力さ
れるたびに、フリップフロップ回路１６０〜１７５の保
持データを第１定数乗算器１８０，１８１、第２定数乗
算器２００〜２１３にて定数乗算し、加算器１４０〜１
５５にて該定数乗算したデータと上記入力データとを加
算し、該加算器１４０〜１５５からの出力データで、上
記フリップフロップ１６０〜１７５の保持データを更新
し、これによって、１重誤り訂正リードソロモン符号の
シンドロームが計算される。
ソロモン符号のシンドローム計算の場合、１符号語に対
して２個のシンドロームを計算する。この場合、ガロア
体の元α＾０とα＾１を乗算するので、図１に示すシン
ドローム計算回路１０２〜１１５における選択手段２２
２〜２３５は、いずれも第２定数乗算器２００〜２１３
に接続される。そして、ＣＤ−ＲＯＭの１重誤り訂正リ
ードソロモン符号の第１の符号語はシンドローム計算回
路１００と１０１で、第２の符号語はシンドローム計算
回路１０２と１０３で、第３の符号語はシンドローム計
算回路１０４と１０５で、第４の符号語はシンドローム
計算回路１０６と１０７で、第５の符号語はシンドロー
ム計算回路１０８と１０９で、第６の符号語はシンドロ
ーム計算回路１１０と１１１で、第７の符号語はシンド
ローム計算回路１１２と１１３で、第８の符号語はシン
ドローム計算回路１１４と１１５で、それぞれシンドロ
ーム計算される。これら第１〜第８の符号語につき、そ
の先頭データから順番に、シンドローム計算回路１００
〜１１５の各入力端子１２０〜１３５へデータが入力さ
れる。入力データが各入力端子１２０〜１３５に入力さ
れるたびに、フリップフロップ回路１６０〜１７５の保
持データを第１定数乗算器１８０，１８１、第２定数乗
算器２００〜２１３にて定数乗算し、加算器１４０〜１
５５にて該定数乗算したデータと上記入力データとを加
算し、該加算器１４０〜１５５からの出力データで、上
記フリップフロップ１６０〜１７５の保持データを更新
し、これによって、１重誤り訂正リードソロモン符号の
シンドロームが計算される。
【００１８】このように、１回のシンドローム計算処理
において、８重誤り訂正リードソロモン符号では１符号
語しか処理できないが、１重誤り訂正リードソロモン符
号のシンドロームを計算する場合は、８符号語を並列処
理することとなる。従って、１重誤り訂正リードソロモ
ン符号のシンドロームを計算する場合、８重誤り訂正リ
ードソロモン符号のシンドローム計算で使用されるシン
ドローム計算回路１００〜１１５をすべて有効に使用し
て、１重誤り訂正リードソロモン符号のシンドローム計
算を８並列処理することができ、この結果、誤り訂正処
理を高速化することができるという効果がある。なお、
上記シンドローム計算回路１００〜１１５は、例えば、
図３に示すデータ誤り訂正装置に組み込んで用いること
ができる。
において、８重誤り訂正リードソロモン符号では１符号
語しか処理できないが、１重誤り訂正リードソロモン符
号のシンドロームを計算する場合は、８符号語を並列処
理することとなる。従って、１重誤り訂正リードソロモ
ン符号のシンドロームを計算する場合、８重誤り訂正リ
ードソロモン符号のシンドローム計算で使用されるシン
ドローム計算回路１００〜１１５をすべて有効に使用し
て、１重誤り訂正リードソロモン符号のシンドローム計
算を８並列処理することができ、この結果、誤り訂正処
理を高速化することができるという効果がある。なお、
上記シンドローム計算回路１００〜１１５は、例えば、
図３に示すデータ誤り訂正装置に組み込んで用いること
ができる。
【００１９】また、上記の実施の形態では、定数乗算器
の組み合わせとして、ガロア体の元α＾１５とα＾１
（シンドローム計算回路１１５）、α＾１４とα＾０
（シンドローム計算回路１１４）、α＾１３とα＾１
（シンドローム計算回路１１３）、α＾１２とα＾０
（シンドローム計算回路１１２）、α＾１１とα＾１
（シンドローム計算回路１１１）、α＾１０とα＾０
（シンドローム計算回路１１０）、α＾９とα＾１（シ
ンドローム計算回路１０９）、α＾８とα＾０（シンド
ローム計算回路１０８）、α＾７とα＾１（シンドロー
ム計算回路１０７）、α＾６とα＾０（シンドローム計
算回路１０６）、α＾５とα＾１（シンドローム計算回
路１０５）、α＾４とα＾０（シンドローム計算回路１
０４）、α＾３とα＾１（シンドローム計算回路１０
３）、およびα＾２とα＾０（シンドローム計算回路１
０２）において、そのいずれかの定数乗算器を選択する
例を示しているが、本発明は、上記の例に限られるもの
ではなく任意に組合せてもよい。
の組み合わせとして、ガロア体の元α＾１５とα＾１
（シンドローム計算回路１１５）、α＾１４とα＾０
（シンドローム計算回路１１４）、α＾１３とα＾１
（シンドローム計算回路１１３）、α＾１２とα＾０
（シンドローム計算回路１１２）、α＾１１とα＾１
（シンドローム計算回路１１１）、α＾１０とα＾０
（シンドローム計算回路１１０）、α＾９とα＾１（シ
ンドローム計算回路１０９）、α＾８とα＾０（シンド
ローム計算回路１０８）、α＾７とα＾１（シンドロー
ム計算回路１０７）、α＾６とα＾０（シンドローム計
算回路１０６）、α＾５とα＾１（シンドローム計算回
路１０５）、α＾４とα＾０（シンドローム計算回路１
０４）、α＾３とα＾１（シンドローム計算回路１０
３）、およびα＾２とα＾０（シンドローム計算回路１
０２）において、そのいずれかの定数乗算器を選択する
例を示しているが、本発明は、上記の例に限られるもの
ではなく任意に組合せてもよい。
【００２０】また、上記の実施の形態では、シンドロー
ム計算回路１００，１０１に第２定数乗算器と選択回路
とを有していない例を示しているが、本発明は、上記の
例に限られるものではなく、シンドローム計算回路１０
０，１０１に第２定数乗算器と選択回路とを有する構成
としてもよい。
ム計算回路１００，１０１に第２定数乗算器と選択回路
とを有していない例を示しているが、本発明は、上記の
例に限られるものではなく、シンドローム計算回路１０
０，１０１に第２定数乗算器と選択回路とを有する構成
としてもよい。
【００２１】また、上記の実施の形態では、訂正能力の
小さい符号の並列処理符号語数についても、訂正能力の
大きい符号のシンドローム計算回路をすべて使用する例
を示しているが、本発明は、訂正能力の小さい符号のシ
ンドローム計算を２並列以上で処理すれば誤り訂正処理
の高速化という目的は達成されるので、訂正能力の小さ
い符号のシンドローム計算において、訂正能力の大きい
符号のシンドローム計算回路をすべて使用することなく
２並列、３並列または４並列などで並列処理できるよう
にしてもよい。
小さい符号の並列処理符号語数についても、訂正能力の
大きい符号のシンドローム計算回路をすべて使用する例
を示しているが、本発明は、訂正能力の小さい符号のシ
ンドローム計算を２並列以上で処理すれば誤り訂正処理
の高速化という目的は達成されるので、訂正能力の小さ
い符号のシンドローム計算において、訂正能力の大きい
符号のシンドローム計算回路をすべて使用することなく
２並列、３並列または４並列などで並列処理できるよう
にしてもよい。
【００２２】また、上記の実施の形態では、８重誤り訂
正符号と１重誤り訂正符号との２種類の能力の異なる誤
り訂正符号に対する例を示しているが、本発明は、例え
ば８重誤り訂正符号と２重誤り訂正符号と１重誤り訂正
符号などのように３種類またはそれ以上の能力の異なる
誤り訂正符号に対して、複数のガロア体の元の定数乗算
器と、これら複数の定数乗算器を選択する選択手段を持
つようにしてもよい。
正符号と１重誤り訂正符号との２種類の能力の異なる誤
り訂正符号に対する例を示しているが、本発明は、例え
ば８重誤り訂正符号と２重誤り訂正符号と１重誤り訂正
符号などのように３種類またはそれ以上の能力の異なる
誤り訂正符号に対して、複数のガロア体の元の定数乗算
器と、これら複数の定数乗算器を選択する選択手段を持
つようにしてもよい。
【００２３】さらに、上記の実施の形態では、８重誤り
訂正符号と１重誤り訂正符号に対する例を示している
が、本発明は、例えば、８重誤り訂正符号と２重誤り訂
正符号、８重誤り訂正符号と３重誤り訂正符号、５重誤
り訂正符号と１重誤り訂正符号などのように任意の２種
またはそれ以上の能力の異なる誤り訂正符号に対して適
用できるように構成してもよい。
訂正符号と１重誤り訂正符号に対する例を示している
が、本発明は、例えば、８重誤り訂正符号と２重誤り訂
正符号、８重誤り訂正符号と３重誤り訂正符号、５重誤
り訂正符号と１重誤り訂正符号などのように任意の２種
またはそれ以上の能力の異なる誤り訂正符号に対して適
用できるように構成してもよい。
【００２４】
【発明の効果】以上のように、本発明に係るデータ誤り
訂正装置よれば、ｔ（ｔは１以上の整数である。）重誤
り訂正ＢＣＨ符号が付加されたデータの誤り訂正処理を
行う場合に、該ｔ重誤り訂正ＢＣＨ符号のシンドローム
計算の並列処理符号語数が、２ｔ重以上のｎ（ｎは１以
上の整数である。）重誤り訂正ＢＣＨ符号のシンドロー
ム計算の処理符号語数の２倍以上となるよう，２ｎ個の
シンドローム計算回路のうち訂正能力の小さい方の２ｔ
個以外の任意の２ｔ個以上のシンドローム計算回路は、
上記ｔ重誤り訂正ＢＣＨ符号のシンドロームを計算する
のに用いられる，ガロア体の元を求める第２定数乗算器
と、上記加算器との接続を上記第１定数乗算器から上記
第２定数乗算器に切り換える選択手段とを有し、これに
より、訂正能力の大きい２ｔ重以上のｎ重誤り訂正ＢＣ
Ｈ符号のシンドローム計算回路を有効に使用すること
で、訂正能力の小さいｔ重誤り訂正ＢＣＨ符号のシンド
ローム計算が高速化され、その結果、誤り訂正処理の高
速化が実現できるという効果を有する。
訂正装置よれば、ｔ（ｔは１以上の整数である。）重誤
り訂正ＢＣＨ符号が付加されたデータの誤り訂正処理を
行う場合に、該ｔ重誤り訂正ＢＣＨ符号のシンドローム
計算の並列処理符号語数が、２ｔ重以上のｎ（ｎは１以
上の整数である。）重誤り訂正ＢＣＨ符号のシンドロー
ム計算の処理符号語数の２倍以上となるよう，２ｎ個の
シンドローム計算回路のうち訂正能力の小さい方の２ｔ
個以外の任意の２ｔ個以上のシンドローム計算回路は、
上記ｔ重誤り訂正ＢＣＨ符号のシンドロームを計算する
のに用いられる，ガロア体の元を求める第２定数乗算器
と、上記加算器との接続を上記第１定数乗算器から上記
第２定数乗算器に切り換える選択手段とを有し、これに
より、訂正能力の大きい２ｔ重以上のｎ重誤り訂正ＢＣ
Ｈ符号のシンドローム計算回路を有効に使用すること
で、訂正能力の小さいｔ重誤り訂正ＢＣＨ符号のシンド
ローム計算が高速化され、その結果、誤り訂正処理の高
速化が実現できるという効果を有する。
【図１】本発明の一実施の形態によるシンドローム計算
回路の構成図である。
回路の構成図である。
【図２】従来のシンドローム計算回路の構成図である。
【図３】従来のデータ誤り訂正装置の構成図である。
２０，２２，２４，３６，３８，４０：ガロア体の加算
器 ２６，２８，３０，４２，４４，４６，５２，５４，５
６：遅延器 ３２，３４，４８，５０：ガロア体の元の定数乗算器 ７０：入力端子 ７２：データメモリ ７４：出力端子 ７６，７８：シンドローム計算回路 ８０：シンドロームメモリ ８２：ＯＲ回路 ８４：フラグメモリ ８６：誤り検出訂正処理回路 ８８：タイミング制御回路 １００〜１１５，３００〜３０５：シンドローム計算回
路 １２０〜１３５，３２０〜３２５：入力端子 １４０〜１５５，３４０〜３４５：ガロア体の加算器 １６０〜１７５，３６０〜３６５：フリップフロップ回
路（遅延器） １８０〜１９５：ガロア体の元の第１定数乗算器 ２００〜２１３：ガロア体の元の第２定数乗算器 ２２２〜２３５：選択回路 ３８０〜３８５：ガロア体の元の定数乗算器
器 ２６，２８，３０，４２，４４，４６，５２，５４，５
６：遅延器 ３２，３４，４８，５０：ガロア体の元の定数乗算器 ７０：入力端子 ７２：データメモリ ７４：出力端子 ７６，７８：シンドローム計算回路 ８０：シンドロームメモリ ８２：ＯＲ回路 ８４：フラグメモリ ８６：誤り検出訂正処理回路 ８８：タイミング制御回路 １００〜１１５，３００〜３０５：シンドローム計算回
路 １２０〜１３５，３２０〜３２５：入力端子 １４０〜１５５，３４０〜３４５：ガロア体の加算器 １６０〜１７５，３６０〜３６５：フリップフロップ回
路（遅延器） １８０〜１９５：ガロア体の元の第１定数乗算器 ２００〜２１３：ガロア体の元の第２定数乗算器 ２２２〜２３５：選択回路 ３８０〜３８５：ガロア体の元の定数乗算器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B001 AA11 AB02 AC01 AD04 AE02 5J065 AA01 AB01 AC03 AD11 AE06 AF01 AG02 AH02 AH04 AH06 AH20
Claims (1)
- 【請求項１】 ２ｔ（ｔは１以上の整数である。）重以
上のｎ（ｎは１以上の整数である。）重誤り訂正ＢＣＨ
符号のシンドロームを計算するのに用いられる，ガロア
体の元を求める第１定数乗算器、該第１定数乗算器で求
めたデータと入力端子からの入力データとを加算する加
算器、該加算器からの加算データでその保持データを更
新する遅延器をそれぞれに有する２ｎ個のシンドローム
計算回路を備え、２ｔ重以上のｎ重誤り訂正ＢＣＨ符号
が付加されたデータの誤り訂正処理を行うデータ誤り訂
正装置において、 ｔ重誤り訂正ＢＣＨ符号が付加されたデータの誤り訂正
処理を行う場合に、該ｔ重誤り訂正ＢＣＨ符号のシンド
ローム計算の並列処理符号語数が、上記２ｔ重以上のｎ
重誤り訂正ＢＣＨ符号のシンドローム計算の処理符号語
数の２倍以上となるよう，上記２ｎ個のシンドローム計
算回路のうち訂正能力の小さい方の２ｔ個以外の任意の
２ｔ個以上のシンドローム計算回路は、 上記ｔ重誤り訂正ＢＣＨ符号のシンドロームを計算する
のに用いられる，ガロア体の元を求める第２定数乗算器
と、 上記加算器との接続を上記第１定数乗算器から上記第２
定数乗算器に切り換える選択手段とを有することを特徴
とするデータ誤り訂正装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11042187A JP2000244332A (ja) | 1999-02-19 | 1999-02-19 | データ誤り訂正装置 |
| TW089102595A TW457418B (en) | 1999-02-19 | 2000-02-16 | Data error correction device |
| CN001022466A CN1264032B (zh) | 1999-02-19 | 2000-02-18 | 数据错误纠正装置 |
| KR1020000007723A KR100336234B1 (ko) | 1999-02-19 | 2000-02-18 | 데이터 오류 정정 장치 |
| US09/506,319 US6470471B1 (en) | 1999-02-19 | 2000-02-18 | Data error correction apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11042187A JP2000244332A (ja) | 1999-02-19 | 1999-02-19 | データ誤り訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244332A true JP2000244332A (ja) | 2000-09-08 |
Family
ID=12629012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11042187A Pending JP2000244332A (ja) | 1999-02-19 | 1999-02-19 | データ誤り訂正装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6470471B1 (ja) |
| JP (1) | JP2000244332A (ja) |
| KR (1) | KR100336234B1 (ja) |
| CN (1) | CN1264032B (ja) |
| TW (1) | TW457418B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386979B1 (ko) * | 2000-05-25 | 2003-06-09 | 주식회사데이콤 | 갈로아체상에서 비트 직렬 승산기의 병렬화 방법 및 이를이용한 직병렬 승산기 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4095587B2 (ja) * | 2004-06-30 | 2008-06-04 | 株式会社東芝 | データ処理装置及びデータ処理方法 |
| CN105227192B (zh) * | 2014-06-05 | 2018-12-21 | 深圳衡宇芯片科技有限公司 | 一种用于多模式bch码编码的方法及使用该方法的编码器 |
| CN104950478B (zh) * | 2015-05-20 | 2017-08-01 | 吉林大学 | 一种基于有机聚合物材料的有源复合光波导及其制备方法 |
| US10230399B2 (en) * | 2015-06-18 | 2019-03-12 | Altera Corporation | Circuitry and method for decomposable decoder |
| CN106941356B (zh) * | 2016-01-04 | 2020-10-27 | 阿尔特拉公司 | 用于可分解的解码器的电路装置和方法 |
| US11750223B2 (en) * | 2018-03-28 | 2023-09-05 | Maxlinear, Inc. | Low-power block code forward error correction decoder |
| US20230089736A1 (en) * | 2021-09-21 | 2023-03-23 | Nvidia Corporation | Single-cycle byte correcting and multi-byte detecting error code |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130990A (en) * | 1990-02-15 | 1992-07-14 | The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration | VLSI architecture for a Reed-Solomon decoder |
| JPH0574066A (ja) * | 1991-02-28 | 1993-03-26 | Nec Home Electron Ltd | 誤り訂正方法 |
| JPH0555926A (ja) | 1991-08-27 | 1993-03-05 | Canon Inc | 誤り訂正装置 |
| US5699368A (en) * | 1994-03-25 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Error-correcting encoder, error-correcting decoder, and data transmitting system with error-correcting codes |
| US5912905A (en) * | 1994-03-25 | 1999-06-15 | Mitsubishi Denki Kabushiki Kaisha | Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes |
| JPH10150367A (ja) * | 1996-11-15 | 1998-06-02 | Seiko Epson Corp | 誤り訂正装置 |
| JP3863252B2 (ja) * | 1996-11-15 | 2006-12-27 | 富士通株式会社 | 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法 |
-
1999
- 1999-02-19 JP JP11042187A patent/JP2000244332A/ja active Pending
-
2000
- 2000-02-16 TW TW089102595A patent/TW457418B/zh not_active IP Right Cessation
- 2000-02-18 US US09/506,319 patent/US6470471B1/en not_active Expired - Lifetime
- 2000-02-18 CN CN001022466A patent/CN1264032B/zh not_active Expired - Fee Related
- 2000-02-18 KR KR1020000007723A patent/KR100336234B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386979B1 (ko) * | 2000-05-25 | 2003-06-09 | 주식회사데이콤 | 갈로아체상에서 비트 직렬 승산기의 병렬화 방법 및 이를이용한 직병렬 승산기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100336234B1 (ko) | 2002-05-09 |
| TW457418B (en) | 2001-10-01 |
| KR20000076689A (ko) | 2000-12-26 |
| CN1264032A (zh) | 2000-08-23 |
| US6470471B1 (en) | 2002-10-22 |
| CN1264032B (zh) | 2010-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170399A (en) | Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack | |
| US7406651B2 (en) | Forward Chien search type Reed-Solomon decoder circuit | |
| JP3176171B2 (ja) | 誤り訂正方法及びその装置 | |
| EP0836285B1 (en) | Reed-Solomon decoder with general-purpose processing unit and dedicated circuits | |
| JP2000244332A (ja) | データ誤り訂正装置 | |
| JP3281387B2 (ja) | Ｃｒｃ／ｅｄｃチェッカシステム | |
| EP1502356A2 (en) | A method of soft-decision decoding of reed-solomon codes | |
| JP2001127645A (ja) | 誤り訂正方法および誤り訂正装置 | |
| JP3248098B2 (ja) | シンドローム計算装置 | |
| JP2605966B2 (ja) | 誤り訂正回路 | |
| JP2810397B2 (ja) | 誤り訂正装置 | |
| JP2662472B2 (ja) | 誤り訂正処理用シンドローム演算回路 | |
| JP3614978B2 (ja) | ガロア体の除算方法および除算装置 | |
| JP3233502B2 (ja) | 復号化装置 | |
| US20010023497A1 (en) | Parallel processing reed-solomon encoding circuit and method | |
| JP2718481B2 (ja) | ロングディスタンスコードの誤り訂正装置 | |
| JP2000295116A (ja) | 誤り修正符号化方法 | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 | |
| JP2725598B2 (ja) | 誤り訂正符号化器 | |
| JPS6355815B2 (ja) | ||
| JP2600683B2 (ja) | リード・ソロモン符号の復号方法 | |
| JPH09162753A (ja) | 符号語の復号方式 | |
| JP2534563B2 (ja) | 許容誤り逐次訂正回路 | |
| JPS6345923A (ja) | シンドロ−ム計算回路 | |
| JP2002009630A (ja) | ガロア体ユークリッド互除演算装置 |