JP4095587B2 - データ処理装置及びデータ処理方法 - Google Patents

データ処理装置及びデータ処理方法 Download PDF

Info

Publication number
JP4095587B2
JP4095587B2 JP2004194937A JP2004194937A JP4095587B2 JP 4095587 B2 JP4095587 B2 JP 4095587B2 JP 2004194937 A JP2004194937 A JP 2004194937A JP 2004194937 A JP2004194937 A JP 2004194937A JP 4095587 B2 JP4095587 B2 JP 4095587B2
Authority
JP
Japan
Prior art keywords
calculation
data
sync frame
syndrome
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004194937A
Other languages
English (en)
Other versions
JP2006018909A (ja
Inventor
隆裕 南郷
之康 立澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004194937A priority Critical patent/JP4095587B2/ja
Priority to TW094118397A priority patent/TW200603087A/zh
Priority to US11/168,305 priority patent/US20060005110A1/en
Priority to CNA2005100818393A priority patent/CN1725354A/zh
Priority to KR1020050058648A priority patent/KR100675585B1/ko
Publication of JP2006018909A publication Critical patent/JP2006018909A/ja
Application granted granted Critical
Publication of JP4095587B2 publication Critical patent/JP4095587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

この発明は、ＤＶＤ（Digital Versatile Disc）規格に基づく光ディスクなどの情報記憶媒体から読み出されたデータに対してエラー訂正を含むデータ処理を行う、データ処理装置及びデータ処理方法に関する。特に、シンドローム計算を行うデータ処理装置及びデータ処理方法の改善に関する。
近年、デジタルデータを記録および／または再生するＤＶＤ（コンピュータ用のＤＶＤ−ＲＯＭ／Ｒ／ＲＷ／ＲＡＭ；あるいはＡＶ用のＤＶＤビデオ、録再対応のＤＶＤ−ＶＲ、近い将来にはＭＰＥＧ−ＴＳをデジタル録再するＨＤ−ＤＶＤストリーマ）の普及が目覚しい。ＤＶＤ規格に基づく光ディスクには、エラー訂正符号（Error Correction Code；略してＥＣＣ）ブロックから生成されるセクタデータが記録される。
上記のエラー訂正符号ブロックは、縦方向及び横方向に配置された情報シンボルのブロック、この情報シンボルのブロックに含まれる横方向の情報シンボルに対して付加された内符号のＰＩパリティ、及びこの情報シンボルのブロックに含まれる縦方向の情報シンボルと内符号のＰＩパリティの両者に対して付加された外符号のＰＯパリティで構成されている。ＰＯ方向の誤り訂正符号は、符号長２０８バイト、情報長１９２バイト、最小距離１７である。ＰＩ方向の誤り訂正符号は、符号長１８２バイト、情報長１７２バイト、最小距離１１である。
このようなエラー訂正符号ブロックから生成されるセクタデータには、エラー訂正符号が含まれており、このエラー訂正符号によりエラー訂正を行なうことができる（特許文献１）。
また、高倍速再生に対応したエラー訂正処理に関する技術も存在する。即ち、ＤＶＤから読み出した再生情報を一旦バッファメモリに記憶する処理と並行して、この再生情報に含まれるＰＩ方向の符号長１８２バイトに対するシンドロームを計算する技術が存在する（特許文献２）。
特開２００２−７４８６１号公報 特開２００１−６７８２２号公報
しかしながら、バッファメモリへのデータ書き込み処理と並行してシンドロームを計算する方法（特許文献２）は、高倍速再生に対応するという点で利点があるものの、ＤＶＤのような高度な情報処理を行なうシステムにおいては、同期異常の対策が問題となる。
例えばＤＶＤでは、記録データがセクタデータに変換された時点で、ＰＩ方向の符号長１８２バイトは、２つの同期（Ｓｙｎｃ）フレームを構成している。一つの同期フレームには、同期コード（２バイト）とＰＩ方向の符号長１８２バイトのうちの９１バイトが含まれる。ＤＶＤシステムは、同期フレームの単位で同期処理を行う。ＤＶＤシステムのサーボ系の状態や、ＤＶＤディスクの傷・指紋・ホコリの影響など様々な理由から、同期系に異常が発生すると、１つまたはそれ以上の同期フレームが欠損したり、重複したり、あるいは到来の順番が前後したりしまうことがある。
このような同期フレームのトラブルにより、データ列（ＰＩ方向の符号長１８２バイト）のシンドロームを有効に計算することできない場合がある。仮に、片方の同期フレームの９１バイトが正しいデータであったとしても、結果として両方の同期フレームの１８２バイト全てがエラーデータとみなされてしまうことになる。このようなバースト的なエラーは、エラー訂正能力の低下を招き、誤訂正を引き起こす原因となる。
また、ＤＶＤのように複数の同期フレームから構成されているエラー訂正符号のシンドローム計算を、バッファメモリへの書き込みと並行して行なうシンドローム計算回路においては、少なくとも１つの同期フレームが欠損したり前後すると、そのデータ列のシンドローム計算を有効に利用することができず、結果としてエラー訂正能力を低下させてしまう。その対策としては、同期フレーム毎にシンドローム計算を完結するように演算回路を構成することにより、フレーム欠損などが起こった場合においてもシンドローム計算を有効に成立させることが考えられる（ただしこれは周知技術ではない）。この考えの下では、シンクフレームデータの重複が起きた場合、後から来たデータは無視し、前のデータで処理することになる。この手法だと、前のデータが間違っていて、後から来たデータが正しいという状態が多い場合には、訂正不能になるケースが生じてくる。
この発明の課題の１つは、上述したようなシンクフレームデータの重複が起きた場合の問題を解消することである。
この発明の一実施の形態に係るデータ処理方法では、連続して到来する付番されたシンクフレームの情報を用いてＥＣＣ処理が行われる。この方法においては、到来した前記シンクフレームの番号に重複がないときは到着順のシンクフレーム情報を用いてＥＣＣ処理を行い、前記到着順のシンクフレーム情報を用いてＥＣＣ処理を行なう場合よりもエラーレートが重視される場合において到来した前記シンクフレーム番号に重複があるときは、重複した前記シンクフレーム番号のうち後から到来したものを用いてＥＣＣ処理を行なう。ここで、前記シンクフレーム番号は、先行計算系とリトライ計算系でシンドローム計算処理できるように構成され、前記先行計算系のシンドローム計算処理と、前記リトライ計算系のシンドローム計算処理とが、少なくとも部分的に並列処理されるように構成される。
リトライ計算系回路（１４０Ｐ）を設けたので、シンクフレームデータが重複した場合に、後から来たデータを無視することなく処理でき、訂正効率が向上する。
以下、この発明の実施の形態について図面を参照して説明する。図１は、エラー訂正符号ブロックのデータ構造の一例を示す図である。図１に示すように、エラー訂正符号ブロック（ＥＣＣブロック）は、縦方向（ＰＯ系列）及び横方向（ＰＩ系列）に配置された情報シンボルのブロック（情報データ）、この情報シンボルのブロックに含まれる横方向の情報シンボルに対して付加された内符号のＰＩパリティ、及びこの情報シンボルのブロックに含まれる縦方向の情報シンボルと内符号のＰＩパリティの両者に対して付加された外符号のＰＯパリティで構成されている。この例では、ＰＯ方向の誤り訂正符号は、符号長２０８バイト、情報長１９２バイト、最小距離１７である。ＰＩ方向の誤り訂正符号は、符号長１８２バイト、情報長１７２バイト、最小距離１１である。
図２は、ＤＶＤ規格準拠ディスクなどの情報記憶媒体に対して所定の記録単位（セクタ単位）で記録される同期コード付きデータブロックのデータ構造の一例を示す図である。図２に示すように、同期コード付きデータブロックは、セクタデータに対して所定間隔で同期コードが挿入されて生成されたブロックである。セクタデータは、図１に示すエラー訂正符号ブロックの一部のデータから生成されるデータである。具体的に言うと、情報シンボルのブロック（情報データ）とＰＩパリティの両者で構成される１９２行のブロックを、１６個のブロックに分割する。つまり、１つの分割ブロックは１２行で構成される。１２行で構成される１つの分割ブロックに対して、１６行のＰＯパリティのうちの１行を足して、１３行のセクタデータが生成される。分割ブロックは全部で１６個あり、ＰＯパリティも全部で１６行ある。よって、各分割ブロックに対してＰＯパリティのうちの１行を加えることにより、１６個のセクタデータが生成される。一つのセクタデータは、（１２＋１）行、且つ１行あたり（１７２＋１０）バイトである。
このようにして生成されたセクタデータに対して、例えば９１バイト間隔で同期コードを挿入すると、図２に示すような同期コード付きデータブロックが生成される。同期コード付きデータブロックは、図２に示すように、１３行、且つ１行あたり１８６バイトである。同期コード付きデータブロックの１列、即ちデータ列は、二つの同期フレーム（２＋９１＋２＋９１バイト）を含む。一つの同期フレーム（２＋９１バイト）は、同期コード（２バイト）及びセクタデータの一部のデータを含む。一つのデータ列から同期コードを除いて得られる復調データ列は、エラー訂正符号を含むデータであり、この復調データ列の単位でエラー訂正が可能となっている。
図２の例では、２バイトシンクコード＋９１バイトデータで１つの同期フレームが構成され、これが２６フレーム分（１３行×２）集まって物理セクタが構成されている。
図３は、この発明の一実施の形態に係るＤＶＤ再生システム（データ処理装置あるいはディスクドライブ）の概略構成を示すブロック図である。まず、ブロック内のデータの流れについて説明する。光ディスク（ＤＶＤビデオディスク等）１は、サーボコントロールされたスピンドルモータ２により回転駆動されている。このディスク１に記録された物理セクタのデータは、光ピックアップ３により検出され、検出された信号は、適宜増幅されてから、リードチャネル１１に送り込まれる。
リードチャネル１１によりディスクから再生されたデータは、信号処理を施された後、同期復調ブロック１３に送信される。同期復調ブロック１３は、送信されてくるデータに含まれる同期コード（図２参照）を検出し、このデータから同期コードを取り除いた復調データ（９１バイト）を出力する。さらに、同期復調ブロック１３は、出力した復調データが、図１に示すエラー訂正符号ブロックのどの部分のデータであるかを示すアドレス情報も出力する。
ＲＡＭ制御ブロック１８は、同期復調ブロック１３から出力される復調データを、ＲＡＭ１７に格納する。また、復調データは、ＲＡＭ１７に格納される処理と並行して、ＰＩシンドローム計算回路１４にも入力される。ＰＩシンドローム計算回路１４は、復調データ９１バイトのみでシンドロームが成り立つようシンドロームを計算する。
到来履歴情報ブロック１６は、同期復調ブロック１３から出力されるアドレス情報に基づき、フレーム到来状況の履歴情報を作成する。つまり、到来履歴情報ブロック１６は、ディスクからのデータの読み出し状況を、同期フレーム単位で管理する。ＰＩシンドローム計算回路１４は、９１バイトのシンドローム計算前に、到来履歴情報ブロック１６で作成された履歴情報を確認し、常にフレーム欠損やフレーム重複などの発生をチェックする。
同期復調ブロック１３は、ディスク１から読み出されたデータに含まれるＩＤ情報及び同期コードに基づき、同期保護をかけながら、アドレス情報を生成する。同期動作に異常がなければ、到来履歴情報ブロック１６に送信されてくるアドレス情報は連続した値となる。到来履歴情報ブロック１６は、全てのアドレス情報を記憶する構成であってもよいし、エラー訂正符号ブロックのアドレスとのビットマップ構成でもよい。
なお、ＤＶＤディスク１に記録されたデータには、インタリーブ処理が施されている。このため、図１に示すデータ並び順で復調データが到来するわけではない。そこで、ＲＡＭ制御ブロック１８およびＰＩシンドローム計算回路１４は、アドレス情報を基にデインタリーブ処理を施しながら、ＲＡＭ１７への格納場所およびシンドローム計算を実行する。同期ミス（同期異常）がなければ、エラー訂正符号ブロック中の全てのデータが、欠損や重複することなく到来して、ＲＡＭ１７に格納される。ＰＩシンドローム計算も全てのデータ列が揃った状態で実行される。ＰＩシンドローム計算結果は、ＰＩシンドロームバッファメモリ１５に格納される。
エラー訂正回路１９は、ＰＩシンドローム計算結果を用いてエラー訂正処理を行う。例えば、ＰＩ系列から訂正処理を行う場合は、ＰＩシンドローム計算結果を用いて、エラーパターンとエラーロケーションを算出し、ＲＡＭ１７内の情報エラーを訂正する。この時、ＰＩシンドローム計算結果が０の場合はエラー無しであると判断し、エラー訂正処理は実行しない。
また、符合長の長いＰＯ系列から訂正処理を行う場合は、ＲＡＭ１７からＰＯ方向のデータ列を読み出し、エラー訂正回路１９内に存在するＰＯシンドローム計算回路によりシンドローム計算を実行した後、エラーパターンとエラーロケーションを算出してＲＡＭ１７内の情報エラーを訂正する。ただし、この場合においては、ＰＩシンドローム計算結果が「０でない」データ列のアドレス情報を利用することで消失訂正を実行することができ、通常訂正よりも訂正能力を高めることが可能となる。
訂正処理が全て完了し、ＲＡＭ１７内のデータから情報エラーがなくなったら、ＲＡＭ制御ブロック１８を通してデスクランブラ/ＥＤＣブロック２０で最終的なエラーチェックを行い、インターフェイス２１を通してホストにデータが送信される。
次に具体的に９１バイトのみのデータでシンドローム計算を成立させる方法について説明する。エラー訂正処理に用いられる符号理論においてはＰＩ系列の入力データＩ0〜Ｉ181を以下のような入力情報式Ｉ(x)として扱う。
I(x)=I0x181+I1x180+…I180x+I181
ＰＩ系列のシンドローム値は、この入力情報式Ｉ(x)にガロア体の根であるα0〜α9を代入したものであり、以下のように表される。
S0=I(a0)=I0+I1+…+I180+I181
S1=I(a1)=I0a181+I1a180+…+I180a+I181
・
・
S9= I(a9)=I0a9×181+I1a9×180+…+I180a9+I181)
このシンドローム値Ｓ０〜Ｓ９が全て０の場合は再生データ中にエラーがないことを示すのだが、シンドローム計算式を成立させるためには１８２バイトのデータが必要である。
一方、上記Ｓ０〜Ｓ９の式を書き換えると、以下のようにも表せる。
S0=(I0+I1+…+I89+I90)+(I91+I92+…+I180+I181)
S1=(I0a90+I1a89+…+I89a+I90)a91+(I91a90+I92a89+…+I180a+I181)
・
・
S9=(I0a9×90+I1a9×89+…+I89a9+I90)a9×91+(I91a9×90+I92a9×89+…+I180a9+I181)
各シンドローム計算式の前側の括弧内の式は、ＰＩデータ列の前側９１バイトをシンドローム計算した結果を表している。また、後側の括弧内の式は、後側９１バイトをシンドローム計算した結果を表している。すなわち、符号長１８２バイトの場合、前側９１バイトの同期フレームでシンドローム計算を完結させる場合は、９１バイトのシンドローム計算にαn×91を乗じればよい。ただしｎはシンドローム次数を表す。また、後側９１バイトの同期フレームでシンドローム計算を完結させる場合は９１バイトのシンドローム計算結果をそのままを用いればよい。
図４は、ＰＩシンドローム計算回路１４とＰＩシンドロームバッファメモリ１５の詳細を示すブロック図である。図５は、図４に示すＰＩシンドローム計算回路１４中の各スイッチのシーケンスを示す図である。図４及び図５を参照して、各動作を説明する。
図４に示すＰＩシンドローム計算回路１４中のＳＷ１〜ＳＷ５はシンドロームＳ0〜Ｓ9計算回路で連動して動くスイッチである。はじめに、同期ミスのない通常動作の場合を考える。まずＳＷ１をｃ側に倒した状態で、回路に９１クロック与え、前側９１バイト分だけのシンドローム計算を実行して計算結果をレジスタＤ01〜Ｄ91にラッチする。次に、後側９１バイトを処理する前に、ＳＷ１をａ側、ＳＷ３をｆ側に倒し、乗算器Ｍ１〜Ｍ９により、前側９１バイトのシンドローム計算結果にαn×91を乗算し、これをＤ02〜Ｄ92にラッチする。この間ＳＷ５はＯｆｆ状態にしておく。
続いて、後側９１バイトを前側９１バイトと同様にＳＷ１をｃ側に倒した状態でシンドローム計算を実行し、計算結果を再びレジスタＤ01〜Ｄ91にラッチする。後側９１バイト計算終了後、ＳＷ１を今度はｂ側、ＳＷ２をｄ側、ＳＷ４をＯＮとすることにより、前側９１バイトと後側９１バイトのシンドローム計算結果同士をＥＸＯＲし、ＳＷ５のＯＮによってＰＩ符号長１８２バイトのシンドローム計算結果をＰＩシンドロームバッファ１５に格納する（図５（ａ）参照）。
続いて、フレーム欠損した場合の対処方法について説明する。まず、後側９１バイトが欠損した場合である。この場合は、前記通常動作において前側９１バイトのシンドローム計算結果がレジスタＤ02〜Ｄ92に格納されている段階において、次に到来の９１バイトのシンクフレームのアドレスが後側９１バイトのシンクフレームのアドレスと一致しない場合である。この場合は、後側フレーム欠損と判断し、ＳＷ１をｃ側、ＳＷ４、ＳＷ５をＯＮにして、前記レジスタ内の計算結果をＰＩ符号長１８２バイトのシンドローム計算結果としてＰＩシンドロームバッファ１５に格納する（図５（ｂ）参照）。
また、前側９１バイトが欠損した場合は、前記通常動作の最初の９１バイト入力の段階で、アドレスが後側９１バイトのアドレスであった場合である。この場合は、ＳＷ１をｃ側にした状態で９１バイト分のシンドローム計算をして結果をＤ01〜Ｄ91にラッチし、計算終了後にＳＷ１をｂ側、ＳＷ２をｄ側、ＳＷ４をＯＦＦ、ＳＷ５をＯＮとして、前記レジスタ内の計算結果をＰＩ符号長１８２バイトのシンドローム計算結果としてＰＩシンドロームバッファ１５に格納する（図５（ｃ）参照）。
これらデータ欠損した場合のシンドローム計算結果は、足りない９１バイト分を見かけ上０データとして計算したことと同義である。
次にフレームの到来順番が前後した場合について説明する。このフレーム前後とは、フレーム欠損として処理してＰＩシンドロームバッファ１５に計算結果を一度は格納したのだが、その欠損したと判断したフレームがあらためて到来した場合のことである。この場合は、ＰＩシンドロームバッファ１５に格納されているシンドローム計算結果をもう一度呼び戻す必要がある。
例えば、前側９１バイトのシンクフレームがあらためて到来した場合は、通常動作と同様にＳＷ１をｃ側に倒して前側９１バイトに対するシンドローム計算を実行し、計算結果をレジスタＤ01〜Ｄ91にラッチする。またこの計算と並行して、ＳＷ３をｇ側に倒し、ＰＩシンドロームバッファ１５内の後側９１バイトに対するシンドローム計算結果を呼び出してレジスタＤ02〜Ｄ92にラッチしておく。前側９１バイトの計算が終了したら、ＳＷ１をａ側、ＳＷ２をｅ側に倒して、乗算器Ｍ１〜Ｍ９によりαn×91を乗算するとともにＳＷ４をＯＮにしてレジスタＤ02〜Ｄ92内の後側９１バイトの計算結果とＥＸＯＲし、ＳＷ５のＯＮでＰＩ符号長１８２バイトのシンドローム計算結果としてＰＩシンドロームバッファ１５に再度書き込む（図５（ｄ）参照）。
同様に、後側９１バイトのシンクフレームがあらためて到来した場合は、通常動作と同様にＳＷ１をｃ側に倒して後側９１バイトに対するシンドローム計算を実行し、計算結果をレジスタＤ01〜Ｄ91にラッチする。またこの計算と並行して、ＳＷ３をｇ側に倒し、ＰＩシンドロームバッファ１５内の前側９１バイトに対するシンドローム計算結果を呼び出してレジスタＤ02〜Ｄ92にラッチしておく。後側９１バイトの計算が終了したら、ＳＷ１をｂ側、ＳＷ２をｄ側、ＳＷ４をＯＮにしてレジスタＤ02〜Ｄ92内の前側９１バイトの計算結果とＥＸＯＲし、ＳＷ５のＯＮでＰＩ符号長１８２バイトのシンドローム計算結果としてＰＩシンドロームバッファ１５に再度書き込む（図５（ｅ）参照）。
続いて、フレーム重複の場合について説明する。フレーム重複とは、同じアドレスのフレームが再度到来した場合のことである。この場合は（一実施の形態では）到来履歴情報１６より、再度同じアドレスが到来したことをＰＩシンドローム計算回路１４が認知し、その９１バイトのデータを無視して計算処理を行わないようにする。なお、上記の「フレーム重複があったとき」にシンドローム計算処理を行なう場合（他の実施の形態）については、図７以降を参照して後述する。
以上の説明のように、図４に示す構成の回路ブロックにより、フレーム欠損およびフレーム前後、フレーム重複の場合においてもシンドローム計算を常に成立せしめることが可能となる。
ただし、このＰＩシンドローム計算回路１４を用いる場合にはメインデータである再生情報が格納されているＲＡＭ１７との整合性について注意をする必要がある。フレーム欠損の場合にはＰＩシンドローム計算回路１４は見かけ上０データとして処理を行っている。このため、ＲＡＭ１７として例えばＤＲＡＭなどを用いている場合には、０データではないデータがゴミデータとして格納されたままになっている可能性がある。このためエラー訂正回路１９はエラー訂正処理を行う前に到来履歴情報１６の情報をもとに、欠損したアドレスのＲＡＭ上データを０データで埋める作業を行う。また前側と後側両方の同期フレームが欠損した場合には、ＰＩシンドロームバッファメモリ１５内のデータにも注意を払う必要があり、余計なデータが残っていた場合には同様に０データで埋める。
この場合はシンドロームが０データということで情報エラーが一見ないように見える。このため、ＰＯ系列の消失訂正を利用する場合にはシンドロームが「０でない」という情報以外に到来履歴情報１６を用いることで、この処理による誤訂正要因を防止することが可能となる。
図６は、上記説明したエラー訂正処理の手順の一例を示すフローチャートである。まず、ＲＡＭ１７にエラー訂正符号ブロック分のデータが書き込まれ、この書込み処理と並行して、ＰＩシンドロームが計算され、ＰＩシンドローム計算結果はＰＩシンドロームバッファメモリ１５に格納される（ステップＳ１）。到来履歴情報１６に格納された到来履歴情報に基づき、フレーム欠損の発生が検出されると（ステップＳ２イエス）、ＲＡＭ１７上のフレーム欠損箇所が０データで埋められる（ステップＳ３）。
到来履歴情報１６に格納された到来履歴情報に基づき、符号長全てのデータが欠損していることが検出されると（ステップＳ４イエス）、ＰＩシンドロームバッファメモリ１５内の余計なデータが０データで埋められる（ステップＳ５）。そして、ＰＩシンドロームバッファメモリ１５のデータ、及び到来履歴情報１６に格納された到来履歴情報を利用して、エラー訂正処理が実行される（ステップＳ６）。
上記説明したこの発明の一実施の形態の特徴を整理すると、次のようになる：
（イ）この発明のデータ処理装置及びデータ処理方法は、同期フレーム単位でエラー訂正符号としてのシンドローム計算を完結させることができる。このため、同期系に異常が生じてフレーム欠損などが発生しても、バッファメモリへのデータ書き込みと並行するシンドローム計算結果を有効利用することができる。さらには、同期系異常によるエラー伝播を防ぎ、これにともなうエラー訂正能力の低下を防止することもができる。
（ロ）この発明のデータ処理装置及びデータ処理方法は、同期フレームの到来履歴を持つので、常にフレームの欠損、重複、順番入れ替わりを把握することができる。これらフレームの欠損、重複、順番入れ替わりの問題に対応したシンドローム計算処理に切り替えることが可能となる。
（ハ）この発明のデータ処理装置及びデータ処理方法は、シンドローム計算結果だけでなく、同期フレームの到来履歴情報を用いることで、誤訂正を防止して、より確実なエラー検出およびエラー訂正処理を実行することが可能となる。
図７は、この発明の他の実施の形態に係る再生システム（データ処理装置またはディスクドライブ）の概略構成を示すブロック図である。図７の構成は図３の改良版にあたる。図３と図７において、同じ参照符号の回路ブロックは同等の機能を有している。また、図７の１４０Ｐおよび１４０Ｒは図３の１４に機能上対応し、図７の１５０および１９０は図３の１５および１９に機能上対応している。ただし、図７の１４０Ｐ、１４０Ｒ、１５０および１９０の方は、図３の対応部分よりも相対的に高機能（あるいは別機能）を持たせている。
すなわち、図７の構成では、同期異常（シンクフレームの重複等）がないときは先行計算系回路１４０Ｐでシンドローム計算やＥＤＣ（エラー検出コード）計算が行なわれ、その結果が格納バッファ群１５０に格納される。これは、図３の構成におけるＰＩシンドローム計算回路１４とＰＩシンドロームバッファメモリ１５の動作に対応する。一方、同期異常があったときは、図７の構成では、リトライ計算系回路１４０Ｒでシンドローム計算やＥＤＣ（エラー検出コード）計算が行なわれ、その結果で格納バッファ群１５０の格納内容が更新される（この点が図３と異なる）。こうして更新された計算結果（同期異常がなければ更新前の計算結果）が、訂正実行処理系回路１９０（図３のエラー訂正回路１９に対応）で処理される。
より具体的には、図７の先行計算系回路１４０Ｐでは、同期異常の中でも、データの欠損、入れ換わりに関しては、到来履歴情報（図３のブロック１６の説明参照）により認識し、矛盾無く計算することが可能である。しかし、シンクフレームのデータが重複した場合、先行シンドローム計算を１度計算してしまうと、２回目に同じシンクフレームのデータが到来したとしても、同期が崩れるためもう一度やり直しはできない。また、重複時のデータは、最初に来たデータよりも最後に来たデータの方が、信頼性が高いことが一般的である。つまり、最初に来たデータが多くのエラーを含んでいる場合、先行シンドローム計算を行った結果に依存すると、訂正不能になる可能性が高くなる。そこで、シンクフレームのデータが重複してしまった場合の対処方法として、モードを二つ用意する。すなわち、先に到来した前者のシンクフレームを利用するか、あとから到来した後者のシンクフレームを利用するかである。このモードの切り換えは、後述するＥＣＣＯＶＷ信号を用いて、同期復調部１３を通してシステムコントローラ２２が通知する。このＥＣＣＯＶＷ信号に基づくモード切り換えの処理についいては、図１０を参照して後述する。
図７のシステム構成は、次のモードを持っている：
（１）早い者勝ちモード（先行計算結果有効）
高倍速再生を必要とするモード。先行計算系回路１４０Ｐによる先行シンドローム結果を優先するために、シンクフレームが重複した場合（同期異常があった場合）に、前者（先に到来したシンクフレーム）を優先して後者（後から到来したシンクフレーム）を無視する。メモリ（ＤＲＡＭ）１７側も整合性をとるために前者を優先して後者を無視する。
（２）上書き許可モード（シンクフレームに重複あればリトライ計算結果有効）
エラーレートを重要視した場合のモード。シンクフレームが重複した場合は後者（後から到来したシンクフレーム）を優先して（先に到来したシンクフレームに対して）上書きを行う。シンクフレームの重複が起こった場合は、ＥＣＣデコード系モジュール１００内のハードウエア（図３では到来来歴情報ブロック１６に対応；後述する図１１では到来フラグ格納用ＦＦ１５１）がシステムコントローラ２２に通知する。しかし、上書きを許可するものの、なるべくだったら高速処理のため先行シンドローム結果を用いたい。そこで、通知がない場合は無事に先行シンドロームが計算できたとして先行計算結果を有効にする。通知があった場合は、リトライシンドローム計算に移行し、メモリ（ＤＲＡＭ）１７側も、整合性をとるために、後者（後から到来したシンクフレーム）のデータを前者（先に到来したシンクフレーム）のデータに上書きする。
図７は、上記「上書き許可モード」でシンクフレームの重複が発生した場合の情報の流れを<1>〜<4>で示している。すなわち、リードチャネル１１内でＡ／Ｄ変換されたデータは同期復調部１３に入力される。同期復調部１３は、入力されたデータを基に各種属性信号を生成し、入力されたデータと共に、生成した属性信号を出力する。この属性信号の中には、上記「早い者勝ちモード」と「上書き許可モード」を識別するＥＣＣＯＶＷ信号も含まれている。
同期復調部１３から出力されたデータは、先行計算系回路１４０Ｐ、およびメモリ制御部１８を介してメモリ（ＤＲＡＭ等で構成される）１７に送られる（<1>のパス）。先行計算系回路１４０Ｐは、送られてきたデータに基づきシンドローム計算等の処理を行なう。その処理の間、同期復調部１３からのデータはＤＲＡＭ１７に格納されて行く。このデータ転送途中にハードウエアがシンクフレームの重複を認識すると、ＥＣＣＯＶＷ信号が有効（例えばＥＣＣＯＶＷ＝１、すなわち「上書き許可モード」）であれば、ＤＲＡＭ１７には、同期復調部１３からのデータが、上書きしながら格納されていく。
上書き許可モードでシンクフレームの重複が発生した場合には、先行計算系回路１４０Ｐで行った計算を無効にし、新たに、ＤＲＡＭ１７上のデータを用いて、リトライ計算系回路１４０Ｒにおいてシンドローム計算を行い（<2>のパス）、その結果を格納バッファ１５０に格納することにより、データの更新を行う。その後、訂正実行処理系回路１９０において更新されたデータを用いて訂正実行処理を行い（<3>のパス）、最終的には、訂正処理後のデータが、デスクランブル回路２０およびインターフェイス２１を通って（<4>のパス）、ホスト側に出力される。
なお、図７の構成が光ディスク１に対するディスクドライブ装置に適用される場合は、この装置は、シンクフレームデータが記録されたディスク（１）を回転駆動するモータ（２）と、前記モータで回転駆動されるディスク（１）から前記シンクフレームデータを含む情報を復調する復調回路系（３、４、１１、１３）と、前記復調回路系（１３）で復調された情報を記憶するメモリ部（１７、１８）と、前記復調回路系（１３）で復調された情報からシンドローム計算を行なう先行計算系回路（１４０Ｐ）と、前記メモリ部（１７）に記憶された情報からシンドローム計算を行なうリトライ計算系回路（１４０Ｒ）と、前記先行計算系回路（１４０Ｐ）の計算結果を格納し、あるいは前記リトライ計算系回路（１４０Ｒ）の計算結果を格納するバッファ群（１５０）と、前記バッファ群に格納された計算結果から、前記復調回路系（１３）で復調された情報に対するエラー訂正を実行する訂正実行処理系回路（１９０）とで構成できる。
図８は、図７のシステム構成におけるデータ転送の概念を説明する図である。この図は、同期復調部１３からのシンクフレームデータの転送状態を例示している。この例では、図２と同様に１シンクフレームは９１バイトで構成されており、データの到来に異常がある場合は、このシンクフレーム単位で異常となる（この実施の形態では、これを総称して同期異常という）システムとしている。
図９は、図７のシステム構成においてシンクフレームデータが正常に到来した場合と重複して到来（同期異常）があった場合を説明する図である。図８のようなシンクフレームデータが図７のＥＣＣデコード系モジュール１００へ正常に送られているときは、図９（ａ）に示すようにシンクフレームに重複はない。しかし、何らかの原因でシンクフレームが重複すると、例えば図９（ｂ）のようになる（この例ではフレーム番号１０のシンクフレームに重複が起きている）。この発明の実施の形態では、図９（ｂ）のようなシンクフレームの重複があったときに、動作モード（前述した「早い者勝ちモード」と「上書き許可モード」）に応じて、先に到来したシンクフレーム（前者）と後から到来したシンクフレーム（後者）の取り扱い方法を適宜変更できるようになっている。
図１０は、図７のシステム構成における処理例を説明するフローチャートである（この処理は、図７のシステムコントローラ２２内にインストールされたファームウエアにより実行できる）。この処理例は、前述したＥＣＣＯＶＷ信号によるモード切り換えに関する処理である。すなわち、ＥＣＣＯＶＷ信号＝０であれば（ステップＳＴ１００イエス）、高倍速再生に適した「早い者勝ちモード」であると判定し、常に先行計算系回路１４０Ｐの計算結果を利用して、訂正実行処理を行なう（ステップＳＴ１０６）。「早い者勝ちモード」でなくても（ステップＳＴ１００ノー）、図９（ｂ）のような同期異常がない（シンクフレームの重複がない）ときは（ステップＳＴ１０２ノー）、先行計算系回路１４０Ｐの計算結果を利用して、訂正実行処理を行なう（ステップＳＴ１０６）。
一方、「早い者勝ちモード」ではなく「上書き許可モード」（ステップＳＴ１００ノー）において図９（ｂ）のような同期異常が発生したときは（ステップＳＴ１０２イエス）、先に到来したシンクフレーム［１０］よりも後に到来したシンクフレーム［１０］の方が信頼性が高い（エラーの可能性が低い）という経験則から、後に到来したシンクフレームを用い、リトライ計算系回路１４０Ｒの計算結果を利用して、訂正実行処理を行なう（ステップＳＴ１０４）。
（図１０のまとめ）
＜上書き許可モードと早い者勝ちモード＞
シンクフレームデータに重複がある（図９（ｂ））場合において、先に到来した重複シンクフレームデータを優先させる先行計算結果有効モード（早い者勝ちモード：ＥＣＣＯＶＷ＝０）と、後から到来した重複シンクフレームデータを優先させるリトライ計算結果有効モード（上書き許可モード：ＥＣＣＯＶＷ＝１）を設定する。そして、前記先行計算結果有効モード（早い者勝ちモード：ＥＣＣＯＶＷ＝０）では、先行計算系回路１４０Ｐの計算結果を訂正実行処理系回路１９０で用い（ステップＳＴ１０６）、前記リトライ計算結果有効モード（上書き許可モード：ＥＣＣＯＶＷ＝１）では、リトライ計算系回路１４０Ｒの計算結果を訂正実行処理系回路１９０で用いる（ステップＳＴ１０４）。
＜重複発生したらリトライ計算結果をＥＣＣに利用＞
シンクフレームデータに重複があるかどうかを検査し、重複があるときは（ステップＳＴ１０２イエス）、先行計算系回路１４０Ｐの計算結果でなくリトライ計算系回路１４０Ｒの計算結果を訂正実行処理系回路１９０で用いる。
＜重複発生なしなら先行計算結果をＥＣＣに利用＞
システムコントローラ２２は、シンクフレームデータに重複がないときは（ステップＳＴ１０２ノー）、先行計算系回路１４０Ｐの計算結果を訂正実行処理系回路１９０で用いるように構成される。
図１１は、図７のシステム構成におけるＥＣＣデコード系モジュール（ＬＳＩなど）１００の詳細を例示する図である。このモジュール１００に組み込まれる回路内には、５種類の格納バッファ（１５２〜１５６）が設けてある。これらのバッファの機能としては、大別して、先行計算系（１４０Ｐ）、リトライ計算系（１４０Ｒ）、デコード処理系（１９０）の３つの機能に分類することができる。
先行計算系回路１４０Ｐでは、先行ＰＩ、ＰＯシンドローム計算（１４０Ｐ３、１４０Ｐ４）やＰＩ、ＰＯエラーフラグの確認および先行ＥＤＣ計算（１４０Ｐ１、１４０Ｐ２）を行う。その計算結果は、それぞれ格納バッファ（シンドローム計算結果はＳＲＡＭ１５３、１５６；エラーフラグはフリップフロップＦＦ１５４、１５５；ＥＤＣ計算結果はＳＲＡＭ１５２）に格納される。また、同期復調系１３から転送されてきたデータの到来を確認し、その結果を到来フラグ格納用ＦＦ１５１へ格納する。ＦＦ１５１に格納されたフラグは、システムコントローラ２２に転送される。このフラグにより、システムコントローラ２２は、同期復調系１３からのデータがデコード系モジュール１００へ到来したことを知ることができる。なお、格納バッファ群１５０内のＳＲＡＭ１５３と１５６は、リードとライトを同時に扱えるよう、２つのポートを備えている。
リトライ計算系回路１４０Ｒは、先行計算系の失敗に伴い再度シンドローム、ＥＤＣ計算を行うパスである。リトライ計算の入力データは、同期復調系１３から直接メモリ（ＤＲＡＭ等）１７へ書き込んだデータを用いて行う。先行計算系（１４０Ｐ）と同様に、各計算結果は格納バッファ（１５２〜１５６）に格納される。
シンドローム、ＥＤＣ、エラーフラグの計算結果が５つの格納バッファ（１５２〜１５６）に保持されると、その格納データを用いて訂正実行処理系回路１９０内の訂正実行処理回路１９１において訂正処理（デコード系処理）が行われ、その処理結果がエラーパターン／エラーロケーション格納用バッファ１９２に格納される。その結果、エラーパターンとエラーロケーションのデータのみがメモリ制御部１８へ転送される。ＤＲＡＭ１７内では、その訂正情報（エラーパターンとエラーロケーション）を利用して、既に保持しているエラーの含まれたデータに対して訂正処理を行い、エラー訂正を完了する。
なお、図１１のバッファ１５２〜１５６のブロック内記述において、ＳＲＡＭ（２）、ＦＦ（２）等の括弧内の数字は、そのバッファのバンク数を示している。ここで複数バンクが用いられる理由は、以下の図１２の説明のところで後述する。
図１２は、図７のシステム構成におけるＥＣＣデコード系モジュール１００の動作概念を説明する図である（図１２の処理は、図７のシステムコントローラ２２内にインストールされたファームウエアにより実行できる）。以下、図１２を参照して、前述した３つの機能（先行計算系機能、リトライ計算系機能、訂正実行処理系機能）の処理タイミングについて説明する。前述した通り、機能としては、先行計算系、リトライ計算系、訂正実行処理系が挙げられる。先行計算系（１４０Ｐ）については、同期復調系１３から転送されて来るデータの順番通りにサイクリックに処理される。
これに対して、リトライ計算系（１４０Ｒ）や訂正実行処理系（１９０）は、要求された開始、終了タイミングで制御されるため、処理単位で見ると非同期的に実現される。したがって、この２つの処理は並列に動作する可能性がある。この処理が同時に発生すると、サイクリックな処理と非同期的な処理の結果を格納するためのバッファは１つでは実現が困難であるため、５つの格納バッファ（図１１の１５２〜１５６参照）は、いずれも複数のバンクを保有している。
上述したように複数バンクを保有した図１１の格納バッファ群１５０を用いた動作例を、以下に述べる。すなわち、、まず、ｉ番目のＥＣＣブロックの先行計算が終了した時点（時間ｔ１２）で、バンク０に計算結果を格納する。その後、非同期的な処理（リトライ計算系や訂正実行処理系）の処理開始の要求を受けると、その処理を開始する（時間ｔ２０）。そして、リトライ計算を行った結果、バンク０内のシンドローム計算結果を更新する。さらに、訂正実行処理を行った結果、エラーパターン/エラーロケーションが求まるため、そのデータを元に、バンク０内のシンドローム結果の更新を行い、その後の訂正実行処理で無駄な訂正処理を行わないようになっている。
ここで、この非同期的な処理について、図１２のように複数の処理（リトライ計算系と訂正実行処理系）が発生する場合は、時系列的に処理される（時間ｔ２０〜）。並行して、先行計算系では、（ｉ＋１）番目のＥＣＣブロックの計算を開始し（時間ｔ２１）、その結果はバンク１に格納する（時間ｔ２２）。このように、ｉ番目のＥＣＣブロックの処理についてはバンク０に対して行い、（ｉ＋１）番目のＥＣＣブロックの処理についてはバンク１に対して行うことになる。また、（ｉ＋２）番目の先行計算結果は、再びバンク０に格納されることになる。したがって、バンクの切り換え制御とバンク切り換え時の各回路の初期化制御が重要な処理となる。この「バンクの切り換え制御とバンク切り換え時の各回路の初期化制御」は、図７、図１１等に示されるシステムコントローラ２２内のファームウエアにより実行できる。
上述した実施の形態によれば、
・エラー率のよい（同期異常のない）通常動作では、先行計算系回路１４０Ｐを用いてメモリ（ＤＲＡＭ）１７へのアクセスを最小限に留めつつ、エラー率が悪い（同期異常のある）場合には、信頼性の高いリトライ計算系回路１４０Ｒを用いることができる。
・同期異常であるシンクフレームの重複が起きた場合でも、後から来たシンクフレームデータで訂正処理ができるので、訂正効率を向上することができる。また、先行計算を動作させながら、リトライ計算を行うために、処理速度も落すことなく処理ができる。
（実施の形態のまとめ）
（１）この発明の一実施の形態に係るデータ処理装置は、復調データ列（９１＋９１バイト）のシンドロームを計算するシンドローム計算手段（図３ではシンドローム計算回路１４；図７では先行計算系回路１４０Ｐとリトライ計算系回路１４０Ｒ）を備えている。このシンドローム計算手段は、一つの同期フレームから同期コードを除いて得られる同期フレーム単位の復調データ（９１バイト）のシンドローム計算を成立させるため、その計算（×α９１、×α２×９１、…）を行なう回路構成を含むことができる。
（２）また、この発明の一実施の形態に係るデータ処理装置は、先行計算系回路１４０Ｐとリトライ計算系回路１４０Ｒを内蔵するＥＣＣデコード系モジュール１００を備えている。このモジュール１００により、シンクフレームデータが重複した場合に、後から来たデータを無視することなく処理ができるので訂正効率の向上に繋がる。
（３）さらに、ＥＣＣデコード系モジュール１００内に格納バッファ群を複数系統（図１１では、ＰＩ系に１５３と１５４の２系統があり、ＰＯ系に１５５と１５６の２系統がある）設けている。そうすることで、先行計算処理をしながら、並行して、リトライ計算、訂正実行処理を行うことができるので、処理速度を落すことなく効率の高い訂正処理ができる。
（４）さらに、再生速度に応じて、複数の回路（先行計算系回路とリトライ計算系回路）を切り替えて使用することができる。
（５）さらに、エラーカウンタ（例えば図６のステップＳ２におけるフレーム欠損１つを９１バイトのエラー発生として、そのエラー発生のカウント値）に応じて、上記複数の回路を切り替えて使用することができる。
（６）さらに、消費電力を監視して、上記複数の回路を切り替えて使用することができる。（具体的には、電池駆動されるポータブル機器等において、電池寿命を延ばすためのロングライフモードでは、先行計算系回路を使用し、リトライ計算系回路への通電はカットするなど。）
なお、この発明は前述した実施の形態に限定されるものではなく、現在または将来の実施段階では、その時点で利用可能な技術に基づき、その要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、この構成要件が削除された構成が発明として抽出され得る。
エラー訂正符号ブロックのデータ構造の一例を示す図。 ＤＶＤなどの情報記憶媒体に対して所定の記録単位（セクタ単位）で記録される同期コード付きデータブロックのデータ構造の一例を示す図。 この発明の一実施の形態に係る再生システム（データ処理装置またはディスクドライブ）の概略構成を示すブロック図。 ＰＩシンドローム計算回路とＰＩシンドロームバッファメモリの詳細を例示する図。 図４に示すＰＩシンドローム計算回路の各スイッチのシーケンスを例示する図。 エラー訂正処理の手順の一例を説明するフローチャート図。 この発明の他の実施の形態に係る再生システム（データ処理装置またはディスクドライブ）の概略構成を示すブロック図。 図７のシステム構成におけるデータ転送の概念を説明する図。 図７のシステム構成においてシンクフレームデータが正常に到来した場合と重複して到来（同期異常）があった場合を説明する図。 図７のシステム構成における処理例を説明するフローチャート図。 図７のシステム構成におけるＥＣＣデコード系モジュール（ＬＳＩなど）の詳細を例示する図。 図７のシステム構成におけるＥＣＣデコード処理の動作概念を説明する図。
符号の説明
１…光ディスク；２…スピンドルモータ；３…光ピックアップ（レーザダイオード、フォトディテクタ、光学系等を持つ）；４…アナログアンプ；１１…リードチャネル；１２…サーボ回路；１３…同期復調ブロック；１４…ＰＩシンドローム計算回路；１５…ＰＩシンドロームバッファメモリ；１６…到来履歴情報ブロック；１７…ＲＡＭ（メモリ）；１８…ＲＡＭ制御ブロック（メモリ制御部）；１９…エラー訂正回路；２０…デスクランブラ；２１…インターフェイス（Ｉ／Ｆ）；２２…システムコントローラ；１００…ＥＣＣデコード系モジュール（ＬＳＩ化可能）；１４０Ｐ…先行計算回路（シンドローム計算／ＥＤＣ計算）；１４０Ｒ…リトライ計算回路（シンドローム計算／ＥＤＣ計算）；１５０…格納バッファ群（ＳＲＡＭ、ＦＦ等）；１９０…訂正実行処理系回路

Claims (3)

  1. 付番されたシンクフレームのデータを含む情報を記憶するメモリ部と、
    前記シンクフレームのデータを含む情報からシンドローム計算を行なう先行計算系回路と、
    前記メモリ部に記憶された情報からシンドローム計算を行なうリトライ計算系回路と、
    前記先行計算系回路の計算結果を格納し、あるいは前記リトライ計算系回路の計算結果を格納するバッファ群と、
    前記バッファ群に格納された計算結果から、前記シンクフレームのデータを含む情報に対するエラー訂正を実行する訂正実行処理系回路と、
    到来した前記シンクフレームの番号に重複がないときは、到着順のシンクフレーム情報を用いて前記エラー訂正を行なわせ、前記到着順のシンクフレーム情報を用いて前記エラー訂正を行なう場合よりもエラーレートが重視される場合において到来した前記シンクフレーム番号に重複があるときは、重複した前記シンクフレーム番号のうち、後から到来したものを用いて前記エラー訂正を行なわせるように構成したシステムコントローラと
    を備えたデータ処理装置。
  2. 付番されたシンクフレームのデータが記録されたディスクを回転駆動するモータと、
    前記モータで回転駆動されるディスクから前記シンクフレームのデータを含む情報を復調する復調回路系と、
    前記復調回路系で復調された情報を記憶するメモリ部と、
    前記復調回路系で復調された情報からシンドローム計算を行なう先行計算系回路と、
    前記メモリ部に記憶された情報からシンドローム計算を行なうリトライ計算系回路と、
    前記先行計算系回路の計算結果を格納し、あるいは前記リトライ計算系回路の計算結果を格納するバッファ群と、
    前記バッファ群に格納された計算結果から、前記復調回路系で復調された情報に対するエラー訂正を実行する訂正実行処理系回路と、
    到来した前記シンクフレームの番号に重複がないときは、到着順のシンクフレーム情報を用いて前記エラー訂正を行なわせ、前記到着順のシンクフレーム情報を用いて前記エラー訂正を行なう場合よりもエラーレートが重視される場合において到来した前記シンクフレーム番号に重複があるときは、重複した前記シンクフレーム番号のうち、後から到来したものを用いて前記エラー訂正を行なわせるように構成したシステムコントローラと
    を備えたディスクドライブ装置。
  3. 連続して到来する付番されたシンクフレームの情報を用いてＥＣＣ処理を行なう方法において、
    到来した前記シンクフレームの番号に重複がないときは、到着順のシンクフレーム情報を用いてＥＣＣ処理を行い、
    前記到着順のシンクフレーム情報を用いてＥＣＣ処理を行なう場合よりもエラーレートが重視される場合において到来した前記シンクフレーム番号に重複があるときは、重複した前記シンクフレーム番号のうち、後から到来したものを用いてＥＣＣ処理を行なうように構成し、
    前記シンクフレーム番号は、先行計算系とリトライ計算系でシンドローム計算処理できるように構成され、前記先行計算系のシンドローム計算処理と、前記リトライ計算系のシンドローム計算処理とが、少なくとも部分的に並列処理されるように構成したデータ処理方法。
JP2004194937A 2004-06-30 2004-06-30 データ処理装置及びデータ処理方法 Expired - Fee Related JP4095587B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004194937A JP4095587B2 (ja) 2004-06-30 2004-06-30 データ処理装置及びデータ処理方法
TW094118397A TW200603087A (en) 2004-06-30 2005-06-03 Data processing apparatus and method
US11/168,305 US20060005110A1 (en) 2004-06-30 2005-06-29 Data processing apparatus and method
CNA2005100818393A CN1725354A (zh) 2004-06-30 2005-06-30 数据处理设备和方法
KR1020050058648A KR100675585B1 (ko) 2004-06-30 2005-06-30 데이터 처리 장치 및 데이터 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194937A JP4095587B2 (ja) 2004-06-30 2004-06-30 データ処理装置及びデータ処理方法

Publications (2)

Publication Number Publication Date
JP2006018909A JP2006018909A (ja) 2006-01-19
JP4095587B2 true JP4095587B2 (ja) 2008-06-04

Family

ID=35515465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194937A Expired - Fee Related JP4095587B2 (ja) 2004-06-30 2004-06-30 データ処理装置及びデータ処理方法

Country Status (5)

Country Link
US (1) US20060005110A1 (ja)
JP (1) JP4095587B2 (ja)
KR (1) KR100675585B1 (ja)
CN (1) CN1725354A (ja)
TW (1) TW200603087A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150798A1 (en) * 2005-12-12 2007-06-28 Jia-Horng Shieh Method for decoding an ecc block and related apparatus
US7681110B2 (en) * 2006-08-30 2010-03-16 Microsoft Corporation Decoding technique for linear block codes
US8930680B2 (en) 2007-12-21 2015-01-06 International Business Machines Corporation Sync-ID for multiple concurrent sync dependencies in an out-of-order store queue
US9170962B2 (en) * 2007-12-21 2015-10-27 International Business Machines Corporation Dynamic designation of retirement order in out-of-order store queue
JP5811106B2 (ja) * 2013-01-11 2015-11-11 セイコーエプソン株式会社 映像処理装置、表示装置および映像処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW225067B (ja) * 1992-11-26 1994-06-11 Philips Electronics Nv
JP2000244332A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd データ誤り訂正装置
JP2001057022A (ja) * 1999-08-18 2001-02-27 Sony Corp データ記録媒体、データ記録装置、データ記録方法、データ再生装置およびデータ再生方法
JP3450756B2 (ja) * 1999-09-08 2003-09-29 松下電器産業株式会社 誤り訂正方法および誤り訂正装置
EP1223578A3 (en) * 2000-12-12 2008-07-16 Kabushiki Kaisha Toshiba Data processing method using error-correcting code and an apparatus using the same method

Also Published As

Publication number Publication date
JP2006018909A (ja) 2006-01-19
US20060005110A1 (en) 2006-01-05
CN1725354A (zh) 2006-01-25
KR100675585B1 (ko) 2007-02-02
KR20060049721A (ko) 2006-05-19
TW200603087A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
JP2854391B2 (ja) Ｄａｔテープのデータ・グループを組み立てるための方法
US6661591B1 (en) Disk drive employing sector-reconstruction-interleave sectors each storing redundancy data generated in response to an interleave of data sectors
JP2554743B2 (ja) 再生のための誤り訂正装置
US20040257900A1 (en) Data recording method, recording medium and reproduction apparatus
CN1779838B (zh) 执行可变数量的纠错重复的数字信号处理方法和装置
JP2003516598A (ja) 誤り訂正装置
KR100675585B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
JP3711106B2 (ja) データ処理装置及びデータ処理方法
JP2004079011A (ja) データ再生方法及びデータ再生装置
JP2539417B2 (ja) 情報記録方式
JP3774423B2 (ja) メモリ
JP4518586B2 (ja) データ記録装置およびそのリライト決定方法
JP4071789B2 (ja) メモリアドレス発生装置及び方法
JPH01307063A (ja) 光デイスク記録再生装置
JPH1186464A (ja) 信号処理装置
JPH09330569A (ja) ディジタル信号再生方法及びディジタル信号再生装置
JP4004102B2 (ja) 符号誤り訂正検出装置
JP2005166117A (ja) 誤り訂正回路
JPH11134818A (ja) ディジタル信号再生装置およびディジタル信号再生方法
JP2779540B2 (ja) 磁気テープ装置
JP3829617B2 (ja) デジタル信号記録装置
JP2004087018A (ja) エラー訂正方法およびエラー訂正装置
JP3995693B2 (ja) 符号誤り訂正検出装置
JP2002074861A (ja) ディジタルデータ再生装置及び再生方法
JP2003257134A (ja) 信号再生方法及び信号再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees