JPH07202723A - デコーダ、これに使用するエラー探知シーケンス・ジェネレータおよびデコーディング方法 - Google Patents

デコーダ、これに使用するエラー探知シーケンス・ジェネレータおよびデコーディング方法

Info

Publication number
JPH07202723A
JPH07202723A JP6333749A JP33374994A JPH07202723A JP H07202723 A JPH07202723 A JP H07202723A JP 6333749 A JP6333749 A JP 6333749A JP 33374994 A JP33374994 A JP 33374994A JP H07202723 A JPH07202723 A JP H07202723A
Authority
JP
Japan
Prior art keywords
value
error
generating
error detection
state error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6333749A
Other languages
English (en)
Other versions
JP3305525B2 (ja
Inventor
Qi Bi
ビ キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07202723A publication Critical patent/JPH07202723A/ja
Application granted granted Critical
Publication of JP3305525B2 publication Critical patent/JP3305525B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【目的】 リード・ソロモンまたはＢＣＨコードで符号
化された情報中のビットエラーの訂正に使用するための
エラー探知シーケンス値を演算する際の反復数を減少し
たデコーダを提供する。 【構成】 シンドローム・ジェネレータ１１０は、符号
化された情報ブロックｒを受け取り、対応するシンドロ
ーム値ｓのセットを生成する。エラー検出器は１２０は
エラー探知シーケンス・ジェネレータであり、シンドロ
ーム値のセットに基づいてエラー探知シーケンスλを生
成する。エラー探知器１４０は、エラー探知シーケンス
に基づいて情報ブロック中の正しくないシンボルの位置
を示す信号ｚを生成する。エラー訂正器１３０は、シン
ドローム値のセット、エラー探知シーケンス、正しくな
いシンボルの位置を示す信号を受け取り、デコードされ
た情報信号ｙを生成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、記憶されるまたは送信
されるデジタル情報中のビットエラー訂正を可能にする
デコーダに係り、特に、ＢＣＨコードまたはリード・ソ
ロモン（Reed-Solomon）コードでエンコードされた情報
のデコーダに関する。
【０００２】
【従来技術の説明】代表的なデジタル通信システムは、
送信器、送信チャンネル、および宛先の受信器からな
る。動作において、送信器は、情報源からのデジタル情
報を送信チャンネルを経て受信器へ送信する。送信チャ
ンネル中の雑音、干渉、およびひずみは、送信される情
報に影響を及ぼし、宛先の受信器で受信される情報中に
ビットエラーを生じさせることがある。
【０００３】雑音、干渉、およびひずみを最小化するた
めに、種々のエンコード手法またはコードが、通信シス
テムにおいて採用されてきた。これらのエンコード手法
は、送信される情報にパリティーデータを付加すること
により、所定の最大数のビットエラーを検出し、訂正す
ることを可能にする。ブロックコーディングおよびコン
ボリューション（畳み込み）コーディングは、デジタル
情報送信のために、今日一般的に使用されているコーデ
ィングの２つのタイプである。ブロックコーディングを
使用するエンコーダは、情報シーケンスをｋ個の情報ビ
ットを含む別々のメッセージブロックに分割する。
【０００４】このエンコーダは、各メッセージブロック
および対応するパリティービットシーケンスをＮ個のビ
ットのコードワードで送る。ここで、Ｎ＝ｒ＋ｋであ
る。このＮビットのコードワードは、単に対応するｋ個
のビットのメッセージブロック中の情報に基づいて生成
されるので、ブロックコード・エンコーダは、論理回路
の組み合わせにより実現できる。ブロックコーディング
手法の一般的説明は、「Lin,S.and Costello,Jr.,D.J.,
Error Control Coding: Fundamentals and Application
s,Chap.3,pp.51-84(Prentice Hall,1986)」（以下リン
・コステロと呼ぶ。）に示されている。
【０００５】畳み込みコーディングを使用するエンコー
ダも、ｋ個のビットの長いメッセージブロック上で動作
し、ｒ個のパリティービットのシーケンスを生成し、Ｎ
ビット長の対応するコードワードを生じる。しかし、各
コードワードのパリティービットは、特定のｋ個のビッ
トメッセージブロック中の情報だけでなく、先に送信さ
れた多数のコードワード中に含まれた情報にも依存す
る。畳み込みコードエンコーダは、送信されたコードワ
ードの履歴を保持するための手段を必要とし、これはシ
ーケンシャル論理回路を用いて実現できる。代表的なコ
ンボリューションコーディング法およびその遂行は、
「リン・カストロ」Ｃｈａｐ．１０、ｐｐ．２８７−３
１４に示されている。
【０００６】セルラー電話通信システムにおいては、畳
み込みコードが最も一般的に使用されているエンコード
法である。セルラー送信チャンネル中のデジタル信号の
減衰が比較的急速に起きるので、受信される情報中にビ
ットエラーが生じ、典型的には、バースト中に生じる。
畳み込みコードは、ビットエラーの訂正に必要とされる
デコーディング処理時間が長いために、ビットエラーの
バーストを訂正するためには、劣っているエンコード法
であるが、エンコードされるセルラー情報を差し込むこ
とにより、合理的なデコーディング時間が達成できる。
【０００７】情報の差し込みおよびスクランブルは、ビ
ットエラーを十分にランダム化し、これらのエラーのバ
ースト性向を取り除き、畳み込みコーディングを検出お
よびセルラー電話通信用途において有効かつ実用的なコ
ーディング方法にする。畳み込みコードにとって効率の
良いデコーディング方法は、ビタービ（Viterbi）アル
ゴリズムである。ビタービ・アルゴリズムは、「Blahu
t,R.G.Theory and Practice of Error Control Codes,
Chap.12.8,pp.377-382(Addison-Wesley Pub.Co.1983)」
（以下、「ブラハット」と呼ぶ。）に詳しく示されてい
る。
【０００８】
【発明が解決しようとする課題】しかし、パーソナル通
信システムＰＣＳのような用途においては、送信チャン
ネルを経て送信される情報の減衰は、セルラー電話通信
システムにおける減衰よりもはるかにゆるやかである。
結果として、ＰＣＳチャンネル中で生成されるビットエ
ラーのバースト性向は、情報を差し込むことによって
は、有効に除去することができない。従って、畳み込み
コーディングは、ＰＣＳシステムにおけるビットエラー
訂正のための望ましい手法ではない。
【０００９】リード・ソロモンコードは、ブロックコー
ドの形式であり、送信される情報の送信品質を改善する
ために一般に使用され、バースト中に起こるビットエラ
ーの訂正に有効である。バーレカンプ・マッセイ（Berl
ekamp-Massey）アルゴリズムは、リード・ソロモンコー
ドのデコーディングに一般に使用される方法であり、情
報メッセージ中の合計ｎ個のシンボルエラーを特定し訂
正するために、２ｎ回の数学的反復を必要とする。ここ
で、エラーの数ｎは、特定のリード・ソロモンコードシ
ステムが訂正するように設計されたエラーの最大数以下
である。
【００１０】しかし、バーレカンプ・マッセイアルゴリ
ズムの数学的反復は、各反復の相違値Δｒの演算が先の
反復についての相違値Δｒの演算結果に依存するため、
逐次的に実行されなければならない。さらに、各相違値
Δｒの演算は、複雑で時間がかかる多項式の増加をもた
らす。
【００１１】リード・ソロモンコードのための従来の他
のデコーディング手法は、ピーターソン・ゴレンスタイ
ン・ツィーラー（Peterson-Gorenstein-Zierler）式の
逆行列を解くことを利用する。これは、実用的でなく、
かなり遅いｎ3の数学的反復を必要とする。ピーターソ
ン・ゴレンスタイン・ツィーラー式およびバーレカンプ
・マッセイアルゴリズムの一般的な説明は、「ブラハッ
ト」Chap.7.2および7.5、pp.166-173と183-191にそれぞ
れ示されている。
【００１２】より大きなエラー訂正能力をもち、高ビッ
トレートで情報を送ることが望まれているので、実質的
により速いレートでの情報のデコードのニーズが生まれ
た。本発明は、処理遅れおよび演算の複雑さを改善した
デコーダを提供することを目的とする。また、大規模な
エコーキャンセル回路を必要とせずに、宛先の受信器で
の音声品質を改善可能な、通信システムにおけるデジタ
ル音声信号のためのデコーディング手法を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明は、送信または格
納されるリード・ソロモンコードまたはＢＣＨ（Bose,C
haudhuri and Hocquenghem）コードで符号化された情報
をデコードするための改善された回路および方法であ
る。本発明は、リード・ソロモンコードおよびＢＣＨコ
ードの特別の属性を回路中で利用する。この回路は、ｎ
個のシンボルエラーの検出および訂正に約ｎ回だけの演
算反復を必要とする。この回路および方法は、各反復に
おいて２つの相違値の演算を必要とするが、各反復は、
従来技術による代表的なデコーダの反復よりも演算の複
雑さは小さい。
【００１４】本発明において、デコーディング時間のさ
らなる低減は、２つの相違値すなわち各反復の誤差値を
並列的に生成するデコーディング法を採用することによ
り達成される。本発明において、デコーディング処理遅
れを減少させた結果、デコーダ回路の複雑さおよびコス
トが減少し、付随するエコーキャンセル回路の負担が少
なくなる。
【００１５】
【実施例】図１により、本発明のデコーディング回路お
よび方法を採用した通信システム１を説明する。情報ソ
ース１０は、ソース情報シーケンスｕをチャンネルエン
コーダ２０に与える。ソース情報シーケンスｕは、デジ
タル信号であり、アナログ・デジタルコンバータを用い
ることにより、音声コミュニケーションのようなアナロ
グ信号源から得ることができる。チャンネルエンコーダ
２０は、リード・ソロモンコードを用いて、ソース情報
シーケンスｕを別個にエンコードされたシーケンス、す
なわち情報ブロックｖに変換する。得られる情報ブロッ
クｖは、バイナリーデジタルシーケンスであってもよ
い。図１においては、通信システム１は、リード・ソロ
モンエンコーディングを使用しているが、ＢＣＨエンコ
ーディングを使用して同じ様に構成できる。
【００１６】変調器３０は、チャンネルエンコーダ２０
から受け取った各情報ブロックｖを送信チャンネル４０
上に送信するための信号に変換する。送信チャンネル４
０のための適切な送信チャンネルは、電話回線、高周波
無線リンク、テレメーターリンク、無線リンク、衛星リ
ンクなどである。送信チャンネル４０を通して送信され
る波形は、ブロック５０で示された雑音、干渉およびひ
ずみの作用をうけて改悪される。例えば、電話回線にお
いて、干渉は、スイッチング・インパルス雑音、熱雑
音、他の電話回線からの混線、または落雷などにより生
じる。
【００１７】復調器６０は、改悪された波形を送信チャ
ンネル４０から受け取り、受け取った各波形を処理し
て、デジタル出力シーケンス、すなわち受け取られたシ
ーケンスｒを生成する。この受け取られたシーケンスｒ
は、チャンネルエンコーダ２０により生成されるエンコ
ードされた情報ブロックｖに対応し、雑音、干渉および
ひずみｅにより起こり得るビットエラーを含んでいる。
【００１８】この受け取られたシーケンスｒは、チャン
ネルデコーダ７０に与えられる。チャンネルデコーダ７
０は、ビットエラーを検出し、訂正するために、シーケ
ンスｒを処理する。チャンネルデコーダ７０により生成
される信号は、デコードされたシーケンスｙである。送
信チャンネル４０中で生じるエラーの数が、特定のリー
ド・ソロモンコードシステムが訂正するように設計され
たエラーの最大数以下である場合、このデコードされた
シーケンスｙは、情報ソース１０により生成された情報
シーケンスｕと同じになる。デコードされたシーケンス
ｙは、宛先の受信器８０に与えられる。
【００１９】図１中の通信システム１のチャンネルエン
コーダ２０およびその付随する構成要素は、リード・ソ
ロモンコードを使用して、送信品質を十分なレベルに維
持する。リード・ソロモンコードは、ＢＣＨコードの特
別な形式であり、Ｎ個のシンボルからなる情報ブロック
に基づく。ここで、各シンボルは、Ｍビットからなる。
リード・ソロモンコードにおいて、シンボル当たりのビ
ット数Ｍと情報ブロック当たりのシンボル数Ｎとの関係
は、通常Ｎ＝２M−１の関係を満足するように選択され
る。例えば、コーディングシステムがシンボル当たり４
ビット、すなわちＭ＝４で設計される場合、情報ブロッ
ク当たりのシンボル数Ｎは２4−１、すなわち１５とな
る。
【００２０】図１の通信システム１のようなリード・ソ
ロモンコードシステムにおいて、送信される各コードワ
ードすなわち情報ブロック中の２ｔ個のシンボルがパリ
ティー情報として受け取られる場合、チャンネルデコー
ダは、最大ｔ個のシンボルエラーを検出、訂正できる。
例えば、最大２個のシンボルエラーを検出し、訂正する
ためには、４個のシンボル、すなわち２（２）がパリテ
ィーシンボルとして受け取られなければならない。
【００２１】従って、通信システム１が上述したコーデ
ィングを採用すると、チャンネルエンコーダ２０は、受
け取った情報シーケンスｕをそれぞれ４ビットの１１シ
ンボルのメッセージブロックシーケンスに分割すること
になる。また、チャンネルエンコーダ２０は、１１個の
シンボルメッセージ・ブロックシーケンスのそれぞれに
含まれる情報に基づいて、対応する４シンボルパリティ
ーシーケンスを生成することになる。送信されるコード
ワードすなわち情報ブロックは、１１個のメッセージブ
ロックシンボルおよび４個のパリティーシンボルからな
る１５個のシンボルから構成されることになる。
【００２２】リード・ソロモンコードシステムは、コー
ディング法が、特定のシンボルの１つのビットまたは全
てのビットが誤りであるかどうかに関係なく、シンボル
エラーの訂正に基づくので、バースト中に生じるビット
エラーを効率よく訂正することができるという有利な特
徴を有する。従って、上述した２つのシンボルエラーを
訂正できるコーディングシステムは、全てのエラーが２
つのシンボル内で生じる場合、情報ブロック中で最大８
つのビットエラーを訂正できる。
【００２３】図１のチャンネルエンコーダ２０のような
リード・ソロモンタイプ・チャンネルエンコーダを構成
するための適切な方法は、「リン・コステロ」Ｃｈａ
ｐ．６．５，ｐｐ．１７０−１７８に記載されている。
さらに、変調器３０および復調器６０として使用するた
めに、異なるチャンネルを経てデータを送信、受信する
ための変調器および復調器の設計は公知である。
【００２４】本発明による適切なチャンネルデコーダ７
０の一実施例を図２により説明する。図１の復調器６０
により生成された受信されるシーケンスｒは、シンドロ
ーム・ジェネレータ１１０の入力１１１に与えられる。
シンドローム・ジェネレータ１１０は、受信されたシー
ケンスｒに基づいて、シンドローム値の演算されたシー
ケンスに対応する信号ｓを生成する。この信号ｓは、反
復を減少したエラー検出器１２０およびエラー訂正器１
３０の第１の入力１３１に与えられる。エラー検出器１
２０は、本発明による反復減少法により演算されたエラ
ー探知シーケンスΛに対応するエラー信号λを生成す
る。このエラー検出器については、図３により後で詳し
く説明する。エラー信号λは、エラー探知器１４０およ
びエラー訂正器１３０の第２の入力１３２に与えられ
る。
【００２５】エラー探知器１４０は、エラー信号λ中の
情報に基づいて、対応する情報内のシンボルエラーの位
置を探知する。エラー探知器１４０は、シンボルエラー
の決定された位置に基づいて信号ｚを生成する。生成さ
れた信号ｚは、エラー訂正器１３０の第３の入力１３３
に与えられる。また、エラー探知器１４０は、エラース
テータス出力１４１を有する。
【００２６】エラー訂正器１３０は、その入力１３１、
１３２、１３３における信号に基づいて、対応する情報
ブロック中の特定された場所の正しくないシンボルエラ
ーのための適切な値を決定し、対応するデコードされた
信号ｙを生成する。デコードされた信号ｙは、図１中の
情報ソース１０により供給される信号ｕに対応する。さ
らに、エラー探知器１４０により検出されるシンボルエ
ラーの数が、コーディングシステムの訂正可能なシンボ
ルエラーの最大数よりも大きいと、エラー探知器１４０
は、その出力１４１にエラーステータス信号を生成す
る。
【００２７】シンドローム・ジェネレータ１１０は、受
信されたシーケンスｒ中の各情報ブロックについてのシ
ンドローム値を生成する。シンドローム値は、シンドロ
ーム・ジェネレータ１１０により、受信された情報シー
ケンスｒ中の情報から再演算された、受信されたパリテ
ィーシンボルおよびパリティーチェック桁のベクトル和
である。演算されたシンドローム値の数は、特定のコー
ディングシステムが訂正するように設計されたシンボル
エラーの数の２倍である。シンドローム値の演算は、公
知である。シンドローム値の演算および特性は、「リン
・コステロ」Ｃｈａｐ．４．４、ｐｐ．９８−１０３
に、リード・ソロモンコードシステムのためのシンドロ
ーム値の生成は、Ｃｈａｐ．６．５，ｐｐ．１７０−１
７５に説明されている。
【００２８】反復減少エラー検出器１２０は、各情報ブ
ロック中に生じるシンボルエラーの数を検出し、エラー
探知シーケンスΛを演算する。従来技術によるチャンネ
ルデコーダにおいて、エラー探知シーケンスΛの生成
は、エラーの検出、探知および訂正の全ての機能の最大
のデコーディング処理時間および複雑さを要求する。デ
コーディング処理時間を減少させる本発明による適切な
反復減少エラー検出器１２０は、図３に示されている。
一般的なタイプのエラー探知器１４０は、正しくないシ
ンボルの場所を決定するために、チーン（Ｃｈｉｅｎ）
法を採用する。代わりに、エラー探知器１４０は、正し
くないシンボルの特定の場所を決定するために、エラー
探知シーケンスΛに対応する多項式の零を解くことがで
きる。エラー訂正器１３０は、公知のフォーネイ（Ｆｏ
ｒｎｅｙ）法を用いて、各情報ブロック中の特定された
正しくないシンボルのための適切なシンボル値を生成で
きる。一般的なエラー探知技術およびエラー探知方法
は、「ブラハット」ｃｈ．７．５，ｐｐ．１８３−１９
１に示されている。
【００２９】コーディングシステム中のデジタルシーケ
ンスは多項式と同様な特性を有しているので、デジタル
シーケンスは多項式で表現できる。例えば、バイナリー
シーケンスＣ＝１０１１は、Ｃ（Ｘ）＝（１）Ｘ4＋
（０）Ｘ3＋（１）Ｘ2＋（１）Ｘ＝Ｘ4＋Ｘ2＋Ｘと表す
ことができる。多項式Ｃ（Ｘ）は、第１項が４のべき指
数をもつので、４次式である。ｎ次の多項式Ｂ（Ｘ）
は、 Ｂ（Ｘ）＝ｂnＸn＋ｂn-1Ｘn-1＋・・・＋ｂ2Ｘ2＋ｂ1
Ｘ で定義される。
【００３０】シーケンスが１つ左へシフトされると、多
項式の最も低次の位置の係数は、表示されているように
０または１で補充される。 Ｂ1（Ｘ）＝ｂnＸn+1＋ｂn-1Ｘn＋・・・＋ｂ2Ｘ3＋ｂ1
Ｘ2＋Ｘ Ｂ0（Ｘ）＝ｂnＸn+1＋ｂn-1Ｘn＋・・・＋ｂ2Ｘ3＋ｂ1
Ｘ2 Ｋ位置だけシフトし、Ｋ次以下の係数を０とすると、多
項式は、 Ｂ0 K（Ｘ）＝ｂnＸn+K＋・・・＋ｂ2ＸK+2＋ｂ1ＸK+1 で表される。
【００３１】従って、上述したコーディングシステムに
おいては、エラー探知シーケンスΛは、エラー探知多項
式Λ（Ｘ）＝ΛnＸn＋Λn-1Ｘn-1＋・・・＋Λ1Ｘ1で表
すことができる。さらに、２つの情報シーケンスの乗算
および加算については、Λ＝（Λ1，Λ2，Λ3，Λ4）、
Ｓ＝（Ｓ1，Ｓ2，Ｓ3，Ｓ4）とすると、次式で表され
る。
【数１】
【００３２】この表示法は、図３の反復減少エラー検出
器１２０および対応する図４の反復減少ルーチン４００
の説明中のデジタル情報シーケンスに採用される。図３
のエラー検出器１２０において、シンドローム・シフト
レジスタ２１０は、図２のシンドローム・ジェネレータ
１１０から受け取った信号ｓからのシンドローム値を含
む。シンドローム・シフトレジスタ２１０は、データラ
イン２１２により第１および第２の乗算器２２０、２２
１に接続されている。また、乗算器２２０、２２１は、
データライン２３２によりエラー探知シフトレジスタ２
３０に接続されている。乗算器２２０、２２１は、シン
ドローム・シフトレジスタ２１０により与えられるシン
ドローム値とエラー探知シフトレジスタ２３０により与
えられるエラー探知シーケンス値とをかけ算する。制御
論理回路２３５は、シンドローム・シフトレジスタ２１
０およびエラー探知シフトレジスタ２３０の制御入力２
１１、２３１に接続され、シンドローム値とエラー探知
値のそれぞれが乗算器２２０、２２１に与えられる順序
を制御する。乗算器２２０、２２１により生成される積
の値がアキュムレータ２４０、２４１にそれぞれ与えら
れる。アキュムレータ２４０、２４１は、受け取った積
の値を逐次的にそれぞれ加算する。
【００３３】また、アキュムレータ２４０は、スイッチ
Ｓ１に接続されている。スイッチＳ１は、それぞれ第１
および第２の現在状態エラー値を保持する、第１の現在
状態エラーレジスタ２５０および第２の現在状態エラー
レジスタ２６０に接続されている。図３に示すようにス
イッチＳ１が第１の位置にあるとき、アキュムレータ２
４０の内容が第１の現在状態エラーレジスタ２５０に導
かれる。代わりに、図３中に破線２６１で示されている
ようにスイッチＳ１が第２の位置にあるとき、アキュム
レータ２４０の内容が第２の現在状態エラーレジスタ２
６０に導かれる。第１および第２の現在状態エラー値を
生成するために用いられる回路構成は、破線２５５内に
示されている。第１および第２の現在状態エラー値を生
成するための他の回路構成２５６が、図５に示されてい
る。
【００３４】アキュムレータ２４１中の加算値は、第３
の現在状態エラー値を保持するための第３の現在状態エ
ラーレジスタ２６５に与えられる。第３の現在状態エラ
ーレジスタ２６５中に保持された値は、第１の除算器２
８０の被除数入力２８２に接続されたスイッチＳ６に与
えられる。
【００３５】第１の現在状態エラーレジスタ２５０は、
第１の現在状態エラー値を第１の以前状態エラーレジス
タ２７０、第１の除算器２８０の除数入力２８１、およ
び第２の除算器２９０の被除数入力２９１に与える。ま
た、第１の現在状態エラーレジスタ２５０は、制御論理
回路２３５に接続されている。第２の現在状態エラーレ
ジスタ２６０は、第２の現在状態エラー値を第２の以前
状態エラーレジスタ３００およびスイッチＳ６に与え
る。
【００３６】図３に示すようにスイッチＳ６が第１の位
置にあるとき、第２の現在状態エラーレジスタ２６０の
内容が第１の除算器２８０に与えられる。代わりに、図
３中に破線２６７で示されているようにスイッチＳ６が
第２の位置にあるとき、第３の現在状態エラーレジスタ
２６５の内容が第１の除算器２８０に与えられる。
【００３７】第１の以前状態エラーレジスタ２７０は、
第１の以前状態エラー値を第２の除算器２９０の除数入
力２９２、および第３の除算器３１０の除数入力３１１
に与える。第２の以前状態エラーレジスタ３００は、第
３の除算器３１０の被除数入力３１２に接続されてい
る。レジスタ２５０、２６０、２６５、２７０、３００
に含まれる値は、代わりにそれぞれ値ａ，ｂ，ｃ，η，
βと呼ばれる。
【００３８】第１の除算器２８０は、スイッチＳ６が第
１の位置にあるとき、除算値ｂ／ａに対応する信号を生
成し、スイッチＳ６が第２の位置にあるとき、除算値ｃ
／ａに対応する信号を生成する。第２および第３の除算
器２９０、３１０は、それぞれ除算値ａ／η、β／ηに
対応する信号を生成する。第３の除算器３１０の除算値
β／ηは、スイッチＳ２に与えられる。スイッチＳ２
は、減算器３２０の減数入力３２１に接続されている。
【００３９】スイッチＳ２は、図３に示すように閉じた
位置にあるとき、除算値β／ηを減算器３２０に導き、
図３に示されていない開いた位置にあるとき、除算値を
減算器３２０に与えない。第１の除算器２８０により生
成される除算値ｂ／ａまたはｃ／ａは、減算器３２０の
被減数入力３２２に与えられる。減算器３２０は、スイ
ッチＳ２およびスイッチＳ６の位置によって、−（ｂ／
ａ）、−（ｃ／ａ）、または（β／η−ｂ／ａ）のいず
れかの値に対応する信号Δを生成する。減算器３２０は
（β／η−ｃ／ａ）の値に対応する信号を生成すること
ができるが、この値はデコーディング動作に通常必要と
されない。
【００４０】第２の除算器２９０により生成される除算
値ａ／ηは、乗算器３３０に与えられる。乗算器３３０
は、中間反復シーケンスＢの値を含む中間反復シフトレ
ジスタ３４０に接続されている。制御論理回路２３５
は、中間反復シフトレジスタ３４０の制御入力３４１に
接続されており、乗算器３３０に与えられるべき中間反
復値のどれかを導く。乗算器３３０は、多項式（ａ／
η）Ｂ（Ｘ）により表される積の値をスイッチＳ３に与
える。スイッチＳ３は加算器３５０に接続されており、
図３に示すようにスイッチＳ３が閉じた位置にあると
き、多項式（ａ／η）Ｂ（Ｘ）により表される積の値が
加算器３５０に与えられ、図３に示されていないスイッ
チＳ３が開いた位置にあるとき、そのような積の値は加
算器３５０に与えられない。
【００４１】減算器３２０により生成される信号Δは、
乗算器３６０に与えられる。乗算器３６０は、以前状態
エラー探知シフトレジスタ３７０に接続されている。こ
のシフトレジスタ３７０は、以前状態エラー探知シーケ
ンスＴの値を含む。シフトレジスタ３７０の制御入力３
７１は、制御論理回路２３５に接続されており、制御論
理回路２３５がシーケンスＴのどの値が乗算器３６０に
与えられるべきかを制御する。乗算器３６０は、信号Δ
とシフトレジスタ３７０中の各シーケンス値を掛け算
し、得られた積のシーケンスをスイッチＳ４に導く。乗
算器３６０により生成された積の値は、多項式ΔＴ
（Ｘ）で表すこともできる。
【００４２】図３に示すような閉じた状態において、ス
イッチＳ４は、多項式表現ΔＴ（Ｘ）の積の値を加算器
３５０に与える。スイッチＳ４が図３に示さない開いた
状態にあるとき、生成された積の値は加算器３５０に与
えられない。加算器３５０は、シフトレジスタ２３０に
格納されたエラー探知シーケンス値を受け取る。加算器
３５０は、スイッチＳ３およびＳ４が閉じた位置にある
とき、エラー探知シーケンスの現在値、（ａ／η）Ｂ
（Ｘ）の値、および積の値ΔＴ（Ｘ）を逐次足し算する
ことにより、エラー探知シーケンスについての新しい値
または更新された値を逐次的に生成する。エラー探知シ
ーケンスについて逐次的に生成される新しい値の反復が
シフトレジスタ２３０に与えられる。
【００４３】シフトレジスタ２３０は、シーケンスの値
をスイッチＳ５に与える。スイッチＳ５は、シフトレジ
スタ３７０の入力３７２および出力３７３に接続されて
いる。シフトレジスタ出力３７３は、シフトレジスタ３
７３は、シフトレジスタ３４０に接続されている。従っ
て、シフトレジスタ３７０に格納されたシーケンス値が
シフトレジスタ３４０およびスイッチＳ５に与えられ
る。さらに、シフトレジスタ３７０の制御入力は、制御
論理回路２３５に接続されている。
【００４４】スイッチＳ５は、図３に示されているよう
な第１の位置にあるとき、シフトレジスタ２３０に格納
されたシーケンスの値をシフトレジスタ３７０の入力３
７２に導く。スイッチＳ５が、図３中の破線３７４で示
されているような第２の位置にあるとき、シフトレジス
タ２３０に格納されたシーケンスの値はシフトレジスタ
３７０の入力３７１に戻される。スイッチＳ５を第２の
位置にセットすると、制御論理回路２３５は、シフトレ
ジスタ３７０に含まれる以前状態エラー探知シーケンス
を図４に示されるシフトされたバージョンとして更新す
る。
【００４５】シフトレジスタ２３０は、ドライバ３８０
に接続されている。ドライバ３８０は、シフトレジスタ
２３０に含まれたエラー探知シーケンスの生成の完了に
応じて信号λを生成する。信号λは、図２のエラー訂正
器１３０およびエラー探知器１４０に与えられる。
【００４６】制御論理回路２３５は、スイッチＳ１〜Ｓ
６を制御する。その詳細は、説明を明瞭かつ簡単にする
ために図示していない。制御論理回路２３５は、エラー
検出器１２０を制御し、図４中のルーチン４００を実行
する。また、制御論理回路２３５は、シフトレジスタ２
１０、２３０、３４０、３７０を制御し、ルーチン４０
０により要求される特定の順序で処理するために、それ
ぞれのシーケンスの値を与える。さらに、制御論理回路
２３５は、エラー検出器１２０の動作に必要な全てのタ
イミングを与える。エラー検出器１２０は、図４のルー
チン４００に示された反復減少方法に従って、エラー探
知シーケンスΛを得ることにより、エラー信号λを生成
する。
【００４７】図３中の反復減少エラー検出器１２０の動
作を、図４の対応するルーチン４００を参照して説明す
る。新しいシンドローム値が、図３中のシンドローム・
シフトレジスタ２１０により受け取られたとき、制御論
理回路２３５は、図４のステップ４１０に示されている
ように、シフトレジスタ２３０、３４０、３００を
「０」に初期化し、レジスタ２７０を「１」に初期化す
る。また、ステップ４１０において、制御論理回路２３
５に含まれているエラーカウンタｎを「０」にリセット
する。
【００４８】エラーカウンタｎは、ステップ４２０にお
いて制御論理回路２３５によりテストされ、特定のリー
ド・ソロモンコードシステムのための訂正可能なエラー
の最大値ｔ以上であるかどうか決定される。エラーカウ
ンタｎがｔ以上である場合、ルーチン４００はステップ
４３０に進み、ドライバ３８０が、シフトレジスタ２３
０に含まれるエラー探知シーケンスに基づいて、信号λ
を生成する。一方、ステップ４２０において、エラーカ
ウンタｎが訂正可能なエラーの最大値ｔよりも小さい場
合、ルーチン４００はステップ４４０に進む。訂正可能
なエラーの最大値ｔは、典型的には「１」よりも大きい
ので、新たに受け取ったシンドローム値セットの処理に
おける初期化の後に、通常、ルーチン４００はステップ
４４０に進む。ステップ４３５において、エラーカウン
タｎはインクレメントされる。そしてステップ４４０に
おいて、スイッチＳ１を第１の位置にセットすることに
より、第１の現在状態エラー値ａが生成される。この値
ａの生成において、制御論理回路２３５は、シフトレジ
スタ２１０、２３０を制御し、含まれているシーケンス
値が次式に従ってアキュムレータ２４０に与えられる。
【数２】
【００４９】アキュムレータ２４０で生成された値ａ
は、レジスタ２５０に格納される。シフトレジスタ２５
０中の値ａは、ステップ４５０において制御論理回路２
３５によりテストされる。値ａが「０」でない場合、ル
ーチン４００は、ステップ４６０〜４６８に示された第
１の反復法による反復について、エラー探知シーケンス
値を演算する。しかし、ステップ４５０において、値ａ
が「０」である場合、ルーチン４００は、ステップ４７
０〜５８０に示された第２の反復法による反復につい
て、エラー探知シーケンス値を演算する。
【００５０】ステップ４６０〜４６８に示された第１の
反復法において、スイッチＳ１は、ステップ４６０にお
いて、第２の位置にセットされており、シフトレジスタ
２１０、２３０のシーケンス値は、次式に従ってアキュ
ムレータ２４０中で値ｂを生成する順序で乗算器２２０
に与えられる。
【数３】
【００５１】ステップ４６０において、スイッチＳ１は
第２の位置にセットされて、アキュムレータ２４０中で
生成された値ｂは、レジスタ２６０に与えられて、格納
される。ステップ４６２において、スイッチＳ２は閉じ
た位置にセットされ、スイッチＳ６は第１の位置にセッ
トされる。これは、減算器３２０に式Δ＝β／η−ｂ／
ａで表される値Δを生成させるためである。ステップ４
６２において、シフトレジスタ３７０に、多項式Ｔ
（Ｘ）＝Λ1（Ｘ）により表されるように、シフトレジ
スタ２３０からのシーケンスΛの最も低次の位置に
「１」を入れてシフトされたバージョンがロードされ
る。
【００５２】ステップ４６６において、特定の反復につ
いてのエラー探知シーケンスΛの値が、スイッチＳ３、
Ｓ４を閉じた位置にセットすることにより生成され、加
算器３５０は、多項式Λ（Ｘ）＝Λ（Ｘ）＋ΔＴ（Ｘ）
＋（ａ／η）Ｂ（Ｘ）に従って、エラー探知シーケンス
Λの値を生成する。生成されたシーケンス値は、シフト
レジスタ２３０に格納される。そして、ルーチン４００
は、ステップ４６８に進み、シフトレジスタ３４０に、
シフトレジスタ３７０に格納されている値がロードされ
る。この値は、多項式Ｔ0（Ｘ）で表わされるように、
最も低次の位置に「０」を入れて１つ位置をシフトされ
たものである。
【００５３】また、ステップ４６８において、レジスタ
２７０、３００は、レジスタ２５０、２６０の内容でそ
れぞれロードされ、値をη＝ａ、β＝ｂにセットする。
ステップ４６８の終了後、ルーチン４００はステップ４
２０に戻り、エラーカウンタｎが訂正可能なエラーの最
大数ｔに対して、次の反復をステップ４４０で処理を開
始するか、ステップ５２０で信号λを生成するかをテス
トされる。
【００５４】ステップ４４０において生成された値ａが
ステップ４５０において「０」であると決定されたと
き、エラー探知シーケンスΛの生成における特定の反復
のために、第２の反復法が実行される。第２の反復法
は、ステップ４７０において、カウンタ値ｊを「０」に
初期化することにより始まる。カウンタ値ｊは、制御論
理回路２３５中に保持される。カウンター値ｊは、ステ
ップ４８０においてテストされる。ｊ＝２ｔ−２ｎの場
合、すなわちカウンタ値ｊが訂正可能なエラーの最大数
ｔと現在のエラーカウントｎとの差の２倍に等しい場
合、ルーチンはステップ４３０に進み、信号λが生成さ
れて、ルーチン４００は終了する。しかし、ステップ４
８０において、ｊ≠２ｔ−２ｎである場合、ルーチン４
００はステップ４９０に進む。ステップ４９０におい
て、制御論理回路２３５は、シフトレジスタ２１０、２
３０中で値を操作し、アキュムレータ２４０中で次式に
従う値ａを生成する。
【数４】
【００５５】アキュムレータ２４０中で値ａの生成が終
了すると、制御論理回路２３５は、スイッチＳ１を第１
の位置にセットし、アキュムレータ２４０中に含まれた
値ａは、レジスタ２５０に格納される。
【００５６】ステップ５００において、格納された値ａ
は制御論理回路２３５によりテストされる。値ａが
「０」である場合、カウンタ値ｊはステップ５１０にお
いてインクレメントされ、ルーチン４００はステップ４
８０に戻る。ステップ４８０において、ステップ４３０
において信号λを生成するか、ステップ４９０において
新しい値を生成するために、再びテストされる。しか
し、ステップ５００において、値ａが「０」でない場
合、ルーチン４００はステップ５１５に進む。
【００５７】ステップ５１５において、制御論理回路２
３５は、シフトレジスタ２１０、２３０が、シンドロー
ムシーケンス値および現在のエラー探知シーケンス値を
特定の順序で乗算器２２０に与えるように命令する。値
ｂは、次式に従ってアキュムレータ２４０の中で生成さ
れる。
【数５】
【００５８】スイッチＳ５は、第２の位置にセットされ
て、アキュムレータ２４０中の和は、第２の現在状態エ
ラーレジスタ２６０に与えられる。そして、ステップ５
２０において、スイッチＳ５は第１の位置にセットさ
れ、シフトレジスタ２３０に含まれたシーケンス値は、
多項式Ｔ（Ｘ）＝Λ（Ｘ）で表されるように、シフトレ
ジスタ３７０にロードされる。ステップ５３０におい
て、スイッチＳ３は閉じる位置にセットされ、スイッチ
Ｓ４は開く位置にセットされ、加算器３５０は、多項式
Λ（Ｘ）＝Λ（Ｘ）＋（ａ／η）Ｂ0 j+1（Ｘ）に従っ
て、エラー探知シーケンス値Λを生成する。生成された
シーケンス値は、シフトレジスタ２３０に格納される。
ステップ５３０において、制御論理回路２３５中の値ｋ
は、カウンタ値ｊにセットされる。
【００５９】ステップ５４０において、カウンタ値ｊは
インクレメントされ、ステップ５４５において、第３の
現在状態エラー値ｃが、次式に従ってアキュムレータ２
４１中で生成される。
【数６】
【００６０】この値ｃは、レジスタ２６５に格納され
る。ステップ５５０において、スイッチＳ５は第２の位
置にセットされ、シフトレジスタ３７０は、最も低次の
位置に「０」または「１」を入れた内容のシフトされた
バージョンで更新される。これは、ｊ＝ｋ＋１の場合、
多項式Ｔ1（Ｘ）であり、その他の場合、多項式Ｔ
0（Ｘ）である。
【００６１】シフトレジスタ２３０中のエラー探知シー
ケンス値Λは、ステップ５６０において、多項式Λ
（Ｘ）＝Λ（Ｘ）−（ｃ／ａ）Ｔ（Ｘ）に従って更新さ
れる。ステップ５６０におけるエラー探知シーケンス値
の更新を実行するために、スイッチＳ２、Ｓ３は開く位
置にセットされ、スイッチＳ４は閉じる位置にセットさ
れ、スイッチＳ５、Ｓ６は第２の位置にセットされる。
シフトレジスタ２３０の内容がステップ５６０において
更新された後、ステップ５７０において、カウンタ値ｊ
がテストされる。ステップ５７０において、カウンタ値
ｊが２ｋ＋２よりも大きい場合、ルーチン４００はステ
ップ５８０に進む。そうでなければ、ルーチン４００は
ステップ５４０に戻り、ステップ５４０〜５６０のシー
ケンスにおいて新しいエラー探知シーケンス値を生成す
るために、新しい値ｃが生成される。
【００６２】ステップ５８０において、シフトレジスタ
３４０は、最も低次の位置に「０」を入れた、シフトレ
ジスタ３７０中のシーケンスのシフトされたバージョン
で更新される。ステップ５８０において、エラーカウン
タｎは、ｎ＝ｎ＋ｋ＋１に従って更新される。レジスタ
２７０、３００は、それぞれレジスタ３５０、２６０の
内容で更新される。η＝ａ、β＝ｂである。ステップ５
８０の完了後、ルーチン４００はステップ４２０に戻
り、エラー探知シーケンス値Λの生成のための新しい反
復を始める。
【００６３】このようにして、図３の回路１２０は、図
４のルーチン４００を実行し、エラー探知シーケンス値
Λおよび対応する信号λを生成する。この回路１２０の
他に図４のルーチン４００を実行できる種々の回路構成
がある。例えば、回路１２０中に使用される構成要素の
数を減らすために、乗算器２２１およびアキュムレータ
を取り除き、スイッチＳ１を３位置スイッチに置き換え
て、ルーチン４００で要求される方法でレジスタ２５
０、２６０、２６５のいずれかにアキュムレータ２４０
の加算された内容を与えることができる。
【００６４】図３の回路構成２５５は現在状態エラー値
ａおよびｂを直列的に生成するが、これらの値を並列的
に演算し、デコーディング処理時間をさらに減少させる
ことができる。図５中に示された回路構成２５６は、図
３の直列的回路構成と置き換えることができる適切な並
列的回路構成である。図５と図３では、現在状態エラー
レジスタ２５０、２６０およびデータライン２１２、２
３２のような同じ要素には同じ符号を付してある。図５
中のレジスタ２５０、２６０の出力は、図３中のレジス
タ２５０、２６０と同じ回路要素に接続される。
【００６５】図５において、図３中のレジスタ２１０、
２３０からのデータライン２１２、２３２は、乗算器２
２５、２２６にそれぞれ接続されている。乗算器２２
５、２２６は、データライン２１２、２３２上のシーケ
ンス値を掛け算し、得られた積の値をアキュムレータ２
４５、２４６にそれぞれ与える。アキュムレータ２４
５、２４６は、乗算器２２５、２２６から受け取った積
の値を加算し、加算値を第１および第２の現在状態エラ
ーレジスタ２６０、２５０にそれぞれ与える。レジスタ
２６０、２５０に与えられるアキュムレータ２４５、２
４６中の加算値は、第１および第２の現在状態エラー値
ａおよびｂにそれぞれ対応する。
【００６６】回路構成２５６は、値ａおよびｂを実質的
に同時に生成し、デコーディング処理時間の所望の削減
を可能にする。回路構成２５６と結合されて動作するた
めに使用される特別のシフトレジスタ２１０および２３
０は、図４の反復減少ルーチン４００の方法で、データ
ライン２１２、２３２上にその内容の２つの異なるシフ
トされたバージョンを供給する能力を持たなければなら
ない。
【００６７】図４のルーチン４００の第１の反復方法
に、適切な修正を加えることができる。この適切な修正
は、ステップ４５０のテスト動作の実行の前にステップ
４４０、４６０の値ａおよびｂの演算を同時に実行する
ことからなる。第１の反復方法において、現在状態エラ
ー値ａおよびｂを同時に生成することにより、デコーデ
ィング処理時間の全体的削減が達成される。これは、処
理時間の観点から、第１の反復方法は代表的なデコーデ
ィング動作において主な時間的拘束だからである。
【００６８】代表的な受信されるエンコードされた情報
ブロックのコンピュータシミュレーションにより、対応
する生成されたシンドローム値が、ピーターソン・ゴレ
ンスタイン・ツィーラー式によりシンドローム行列に配
置されている場合、ｐ次の正方行列を形成することがわ
かっている。配置されたシンドローム行列および特定の
対応行列は、各行列の行列式が「０」でない、非特異行
列である。特定の対応行列は、シンドローム行列の次数
を逐次デクレメントすることにより生成され、特定次の
行列の最高次の行および列は、次の低次の行列の生成に
おいて考慮されない。従って、特定の対応行列は、ｐ−
１、ｐ−２、・・・・１次の正方行列になる。
【００６９】代表的データのほとんどの場合のように、
シンドローム行列がそのような特性をもつ場合、ルーチ
ン４００のステップ４４０において生成される対応する
第１の現在状態エラー値は「０」ではなく、エラー探知
シーケンスΛの反復的生成は、第１の反復方法により達
成される。
【００７０】図６は、図４の反復減少ルーチン４００に
よる信号λの生成に適した他の実施例による処理回路６
００を示す。マイクロプロセッサまたはマイクロコント
ローラのような処理ユニット６１０は、図２中のシンド
ローム・ジェネレータ１１０からの信号ｓを受け取る。
処理ユニット６１０は、データライン６２１およびアド
レスライン６２２により、ＲＯＭのような不揮発性メモ
リ６２０に接続され、データライン６３１およびアドレ
スライン６３２により、ＲＡＭのような揮発性メモリ６
３０に接続されている。処理ユニット６１０は、図４の
ルーチン４００を実行するためのソフトウエアプログラ
ムを使用して、エラー探知シーケンスΛに対応するエラ
ー信号λを生成する。処理装置６１０により生成される
エラー信号λは、図２のエラー訂正器１３０およびエラ
ー探知器１４０に与えられる。
【００７１】さらに、処理ユニット６１０中で２以上の
プロセッシング・コンポーネントを使用することによ
り、ステップ４４０と４６０のように、反復減少ルーチ
ン４００中のいくつかのステップを並列的に実行し、図
５に関して既に述べたように、デコーディング処理時間
の削減が可能になる。本発明による反復減少回路および
方法は、リード・ソロモンコードでエンコードされた情
報のデコーディングに限られるものではなく、ＢＣＨコ
ードでエンコードされた情報のデコーディングにも同様
に適用可能である。
【００７２】図１に示された本発明によるチャンネルデ
コーダ７０を使用する通信システム１は、データ記憶シ
ステムのためのコーディングに機能的に類似しており、
この場合は、変調器３０が書き込みユニット、送信チャ
ンネル４０が記憶媒体、復調器６０が読み出しユニット
になる。従って、本発明による反復減少エラー検出回路
および方法は、通信システムに限定されるべきではな
く、データ記憶システムおよびリード・ソロモンコーデ
ィングまたはＢＣＨコーディングが使用される他の用途
にも適用可能である。
【００７３】
【発明の効果】以上述べたように、本発明によれば、約
ｎ回の数学的反復をすることにより、実質的に削減され
たデコーディング処理時間でｎ個のシンボルエラーを検
出できるデコーダを提供することができる。
【図面の簡単な説明】
【図１】本発明によるチャンネルデコーダを使用する通
信システムの構成例を示すブロック図。
【図２】本発明の一実施例によるデコーダ回路の構成を
示すブロック図。
【図３】図２中のエラー検出器の構成例を示すブロック
図。
【図４】図３のエラー検出器の動作を示すフローチャー
ト図。
【図５】図３中において現在状態エラー値を生成するた
めの回路構成の他の一例を示すブロック図。
【図６】図３のエラー検出器の動作を達成するための処
理システムの他の一例を示すブロック図。
【符号の説明】
１０ 情報ソース ２０ チャンネル・エンコーダ ３０ 変調器 ４０ 送信チャンネル ５０ 雑音、干渉、ひずみ ６０ 復調器 ７０ チャンネル・デコーダ ８０ 受信器 １１０ シンドローム・ジェネレータ １２０ エラー検出器 １３０ エラー訂正器 １４０ エラー探知器 ２１０ シンドローム・シフトレジスタ ２１１ 制御入力 ２２０ 第１の乗算器 ２２１ 第２の乗算器 ２２５ 乗算器 ２２６ 乗算器 ２３０ エラー探知シフトレジスタ ２３１ 制御入力 ２３５ 制御論理回路 ２４０ アキュムレータ ２４１ アキュムレータ ２４５ アキュムレータ ２４６ アキュムレータ ２５０ 第１の現在状態エラーレジスタ ２６０ 第２の現在状態エラーレジスタ ２６５ 第３の現在状態エラーレジスタ ２７０ 第１の以前状態エラーレジスタ ２８０ 第１の除算器 ２９０ 第２の除算器 ３００ 第２の以前状態エラーレジスタ ３１０ 第３の除算器 ３２０ 減算器 ３３０ 乗算器 ３４０ シフトレジスタ ３５０ 加算器 ３６０ 乗算器 ３７０ 以前状態エラー探知シフトレジスタ ３８０ λジェネレータ（ドライバ） ６１０ 処理ユニット

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 符号化された情報ブロック（ｒ）を受け
    取り、対応するシンドローム値（ｓ）のセットを生成す
    るシンドローム・ジェネレータ（１１０）と、 このシンドローム値のセットを受け取り、これに基づい
    てエラー探知シーケンス（λ）を生成するエラー探知シ
    ーケンス・ジェネレータであるエラー検出器（１２０）
    と、 エラー探知シーケンスを受け取り、これに基づいて情報
    ブロック中の正しくないシンボルの位置を示す信号
    （ｚ）を生成するエラー探知器（１４０）と、 シンドローム値のセット、エラー探知シーケンス、正し
    くないシンボルの位置を示す信号を受け取り、デコード
    された情報信号（ｙ）を生成するエラー訂正器（１３
    ０）とを有するデータシンボルを含むエンコードされた
    情報ブロックをデコードするデコーダ。
  2. 【請求項２】 エラー探知シーケンス・ジェネレータ
    が、 受け取ったシンドローム値のセットを保持する手段（２
    １０）と、 現在状態エラー探知シーケンス値（Λ）を保持する手段
    （２３０）と、 シンドローム値とエラー探知シーケンス値を特定の順序
    で掛け算し、その結果を加算することにより、第１の現
    在状態エラー値を生成する手段（２２０、２４０、Ｓ
    １）と、 シンドローム値とエラー探知シーケンス値を第１の現在
    状態エラー値の場合と異なる特定の順序で掛け算し、そ
    の結果を加算することにより、第２の現在状態エラー値
    を生成する手段（２２０、２４０、Ｓ１）と、 シンドローム値とエラー探知シーケンス値を第１および
    第２の現在状態エラー値の場合と異なる特定の順序で掛
    け算し、その結果を加算することにより、第３の現在状
    態エラー値を生成する手段（２２１、２４１）と、 第１の現在状態エラー値に基づいて、第１の以前状態エ
    ラー値を生成する手段（２７０）と、 第２の現在状態エラー値に基づいて、第２の以前状態エ
    ラー値を生成する手段（３００）と、 第２の現在状態エラー値を第１の現在状態エラー値でわ
    り算することにより、第１の中間値を生成する手段（２
    ８０、Ｓ６）と、 第１の現在状態エラー値を第１の以前状態エラー値でわ
    り算することにより、第２の中間値を生成する手段（２
    ９０）と、 第２の以前状態エラー値を第１の以前状態エラー値でわ
    り算することにより、第３の中間値を生成する手段（３
    １０）と、 第１の中間値から第３の中間値を引き算することによ
    り、第４の中間値を生成する手段（３２０）と、 第３の現在状態エラー値を第１の現在状態エラー値でわ
    り算することにより、第５の中間値を生成する手段（２
    ８０、Ｓ６）と、 中間反復シーケンス値を保持する手段（３４０）と、 以前状態エラー探知シーケンス値を保持する手段（３７
    ０）と、 中間シーケンスの値を第２の中間値と掛け算することに
    より、第１の積の値を生成する手段（３３０）と、 以前状態エラー探知シーケンスの値を第１、第４または
    第５の中間値と選択的に掛け算することにより、第２の
    積の値を生成する手段（３６０）と、 第１の積の値、第２の積の値、以前状態エラー探知シー
    ケンス値および現在状態エラー探知保持手段中の値を選
    択的に加算することにより、新しい現在招待エラー探知
    シーケンス値を生成する手段（３５０）と、 現在状態エラー探知保持手段中の内容に基づく信号を生
    成する信号生成手段（３８０）と、 エラー探知シーケンス・ジェネレータの動作を制御する
    ための制御手段（２３５）とを有することを特徴とする
    請求項１記載のデコーダ。
  3. 【請求項３】 エラー探知シーケンス・ジェネレータ
    が、 シンドローム値のセットを受け取るためのシンドローム
    ・シフトレジスタ（２１０）と、 エラー探知シーケンス値を保持するエラー探知シフトレ
    ジスタ（２３０）と、 シンドローム・シフトレジスタおよびエラー探知シフト
    レジスタに接続されて、第１、第２および第３の現在状
    態エラー値を生成する手段（２２０、２２１、２４０、
    ２４１）と、 エラー値生成手段に接続された第１の現在状態エラーレ
    ジスタ（２５０）と、 エラー値生成手段に接続された第２の現在状態エラーレ
    ジスタ（２６０）と、 エラー値生成手段に接続された第３の現在状態エラーレ
    ジスタ（２６５）と、 第１の現在状態エラーレジスタに接続された第１の以前
    状態エラーレジスタ（２７０）と、 第２の現在状態エラーレジスタに接続された第２の以前
    状態エラーレジスタ（３００）と、 第２の現在状態エラーレジスタ中の値を第１の現在状態
    エラーレジスタ中の値でわり算した値に対応する値を生
    成する第１の手段（２８０、Ｓ６）と、 第３の現在状態エラーレジスタ中の値を第１の現在状態
    エラーレジスタ中の値でわり算した値に対応する値を生
    成する第２の手段（２８０、Ｓ６）と、 第１の現在状態エラーレジスタ中の値を第１の以前状態
    エラーレジスタ中の値でわり算した値に対応する値を生
    成する第１の除算器（２９０）と、 第２の以前状態エラーレジスタ中の値を第１の以前状態
    エラーレジスタ中の値でわり算した値に対応する値を生
    成する第２の除算器（３１０）と、 出力、減数入力、および被減数入力を有し、被減数入力
    が第１または第２の手段により生成される値を受け取る
    減算器（３２０）と、 入力および出力を有し、閉じた位置または開いた位置の
    いずれでも動作し、入力は第２の除算器により生成され
    る値を受け取り、出力は減算器の被減算入力と接続され
    ており、閉じた位置にあるときは、減算器の出力が第１
    の手段により生成される値を第２の除算器により生成さ
    れる値に対応し、開いた位置にあるときは、減算器の出
    力が第１または第２の手段により生成される値に対応す
    る第１のスイッチ（Ｓ２）と、 出力、第１の入力、および第２の入力を有し、第１の入
    力が減算器出力に接続された第１の乗算器（３６０）
    と、 入力および出力を有し、閉じた位置または開いた位置の
    いずれでも動作し、入力が第１の乗算器の出力に接続さ
    れた第２のスイッチ（Ｓ４）と、 出力、第１の入力、および第２の入力を有し、第１の入
    力が第１の除算器により生成された値を受け取る第２の
    乗算器（３３０）と、 第２の乗算器の第２の入力に接続された中間反復シフト
    レジスタ（３４０）と、 入力および出力を有し、閉じた位置または開いた位置の
    いずれでも動作し、入力は第２の乗算器の第２の出力に
    接続された第３のスイッチ（Ｓ３）と、 第１、第２および第３の入力および出力を有し、第１の
    入力は第２のスイッチ出力に接続され、第２のスイッチ
    が閉じた位置にあるときは、第１の乗算器出力における
    値が第２の入力に与えられ、開いた位置にあるときは、
    第１の乗算器出力は入力に接続されず、第２の入力が第
    ３のスイッチ出力に接続され、第３のスイッチが閉じた
    位置にあるときは、第２の乗算器出力における値が第２
    の入力に与えられ、開いた位置にあるときは、第２の乗
    算器出力は入力に接続されず、第３の入力および出力が
    エラー探知シフトレジスタに接続される加算器（３５
    ０）と、 第２の乗算器の第２の入力および中間反復シフトレジス
    タに接続された以前状態エラー探知シフトレジスタ（３
    ７０）と、 出力および第１、第２の入力を有し、第１または第２の
    位置のいずれでも動作し、第１の入力および出力は以前
    状態エラー探知シフトレジスタに接続されており、第２
    の入力はエラー探知シフトレジスタに接続されており、
    第１の位置にあるときは、以前状態エラーレジスタはそ
    の内容のシフトされたバージョンでロードされることが
    でき、第２の位置にあるときは、以前状態エラーレジス
    タはエラー探知シフトレジスタの内容でロードされるこ
    とができるようにする第４のスイッチ（Ｓ５）と、 エラー値生成手段、第１および第２の手段、前記スイッ
    チ、前記シフトレジスタ、アキュムレータおよび第１の
    現在状態エラーレジスタに接続され、エラー探知シーケ
    ンス・ジェネレータの動作を制御する制御論理回路（２
    ３５）と、 エラー探知シフトレジスタに接続されて、生成されたエ
    ラー探知シーケンス値に対応する信号を生成する信号ジ
    ェネレータ（３８０）とを有することを特徴とする請求
    項１記載のデコーダ。
  4. 【請求項４】 受け取ったシンドローム値のセットを保
    持する手段（２１０）と、 現在状態エラー探知シーケンス値（Λ）を保持する手段
    （２３０）と、 シンドローム値とエラー探知シーケンス値を特定の順序
    で掛け算し、その結果を加算することにより、第１の現
    在状態エラー値を生成する手段（２２０、２４０、Ｓ
    １）と、 シンドローム値とエラー探知シーケンス値を第１の現在
    状態エラー値の場合と異なる特定の順序で掛け算し、そ
    の結果を加算することにより、第２の現在状態エラー値
    を生成する手段（２２０、２４０、Ｓ１）と、 シンドローム値とエラー探知シーケンス値を第１および
    第２の現在状態エラー値の場合と異なる特定の順序で掛
    け算し、その結果を加算することにより、第３の現在状
    態エラー値を生成する手段（２２１、２４１）と、 第１の現在状態エラー値に基づいて、第１の以前状態エ
    ラー値を生成する手段（２７０）と、 第２の現在状態エラー値に基づいて、第２の以前状態エ
    ラー値を生成する手段（３００）と、 第２の現在状態エラー値を第１の現在状態エラー値でわ
    り算することにより、第１の中間値を生成する手段（２
    ８０、Ｓ６）と、 第１の現在状態エラー値を第１の以前状態エラー値でわ
    り算することにより、第２の中間値を生成する手段（２
    ９０）と、 第２の以前状態エラー値を第１の以前状態エラー値でわ
    り算することにより、第３の中間値を生成する手段（３
    １０）と、 第１の中間値から第３の中間値を引き算することによ
    り、第４の中間値を生成する手段（３２０）と、 第３の現在状態エラー値を第１の現在状態エラー値でわ
    り算することにより、第５の中間値を生成する手段（２
    ８０、Ｓ６）と、 中間反復シーケンス値を保持する手段（３４０）と、 以前状態エラー探知シーケンス値を保持する手段（３７
    ０）と、 中間シーケンスの値を第２の中間値と掛け算することに
    より、第１の積の値を生成する手段（３３０）と、 以前状態エラー探知シーケンスの値を第１、第４または
    第５の中間値と選択的に掛け算することにより、第２の
    積の値を生成する手段（３６０）と、 第１の積の値、第２の積の値、以前状態エラー探知シー
    ケンス値および現在状態エラー探知保持手段中の値を選
    択的に加算することにより、新しい現在招待エラー探知
    シーケンス値を生成する手段（３５０）と、 現在状態エラー探知保持手段中の内容に基づく信号を生
    成する信号生成手段（３８０）と、 エラー探知シーケンス・ジェネレータの動作を制御する
    ための制御手段（２３５）とを有するエンコードされた
    データに基づくシンドローム・シーケンス値を含む信号
    を受け取り、エラー探知シーケンスに対応する信号を生
    成するエラー探知シーケンス・ジェネレータ。
  5. 【請求項５】 （Ａ）符号化された情報に基づいてシン
    ドローム値（ｓ）のセットを生成するステップと、 （Ｂ）反復減少エラー探知シーケンスジェネレータ法を
    用いて、シンドローム値（ｓ）のセットに基づいてエラ
    ー探知シーケンス（Λ）に対応するエラー信号（λ）を
    生成するステップと、 （Ｃ）エラー探知シーケンスに基づいて情報ブロック中
    の正しくないシンボルの位置を示す信号を生成するステ
    ップと、 （Ｄ）シンドローム値のセット、エラー探知シーケン
    ス、正しくないシンボルの位置を示す信号に基づき、デ
    コードされた情報信号を生成するステップとを有する
    データシンボルを含む符号化された情報ブロック中にあ
    るエンコードされた情報をデコードするためのデコーデ
    ィング方法。
JP33374994A 1993-12-20 1994-12-19 復号器、誤りロケータシーケンス生成器および復号方法 Expired - Lifetime JP3305525B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US169939 1993-12-20
US08/169,939 US5483236A (en) 1993-12-20 1993-12-20 Method and apparatus for a reduced iteration decoder

Publications (2)

Publication Number Publication Date
JPH07202723A true JPH07202723A (ja) 1995-08-04
JP3305525B2 JP3305525B2 (ja) 2002-07-22

Family

ID=22617838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33374994A Expired - Lifetime JP3305525B2 (ja) 1993-12-20 1994-12-19 復号器、誤りロケータシーケンス生成器および復号方法

Country Status (4)

Country Link
US (1) US5483236A (ja)
EP (1) EP0660533B1 (ja)
JP (1) JP3305525B2 (ja)
DE (1) DE69430519T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2747869A1 (fr) * 1996-04-17 1997-10-24 Canon Kk Procede et dispositif de correction d'erreurs de transmission de suites de nombres
US6119262A (en) * 1997-08-19 2000-09-12 Chuen-Shen Bernard Shung Method and apparatus for solving key equation polynomials in decoding error correction codes
US6408418B1 (en) * 1998-10-29 2002-06-18 Lucent Technologies Inc. Reduced-state device and method for decoding data
DE50007210D1 (de) 1999-04-30 2004-09-02 Rohde & Schwarz Verfahren zum messen der empfangsseitigen bitfehlerrate eines dvb-übertragungssystems
DE19919900A1 (de) * 1999-04-30 2000-11-02 Rohde & Schwarz Verfahren zum Messen der empfangsseitigen Bitfhlerrate eines DVB-Übertragungssystems
US20030101406A1 (en) * 2001-10-12 2003-05-29 Leilei Song Low complexity and low power FEC supporting high speed parallel decoding of syndrome-based FEC codes
TW566008B (en) * 2001-11-28 2003-12-11 Univ Nat Chiao Tung Apparatus for solving key equation polynomials in decoding error correction codes
US6617985B1 (en) * 2002-04-15 2003-09-09 Lsi Logic Corporation Method and/or apparatus for implementing constraint codes with low error propagation
FR2860360B1 (fr) * 2003-09-29 2005-12-09 Canon Kk Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon
TWI326988B (en) * 2007-03-28 2010-07-01 Ind Tech Res Inst Rs decoder and ibma method and parallel-to-serial conversion method thereof
US8301987B2 (en) * 2009-10-29 2012-10-30 Sandisk Il Ltd. System and method of decoding data with reduced power consumption
US8788915B2 (en) 2012-03-05 2014-07-22 Micron Technology, Inc. Apparatuses and methods for encoding using error protection codes
JP2016126813A (ja) * 2015-01-08 2016-07-11 マイクロン テクノロジー， インク． 半導体装置
KR20210150149A (ko) 2020-06-03 2021-12-10 삼성전자주식회사 신드롬과 부분 계수 정보를 병렬적으로 생성하는 에러 정정 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219852A (ja) * 1982-06-15 1983-12-21 Toshiba Corp エラ−訂正回路
US4719628A (en) * 1983-12-20 1988-01-12 Sony Corporation Method and apparatus for decoding error correction code
US4845713A (en) * 1987-06-08 1989-07-04 Exabyte Corporation Method and apparatus for determining the coefficients of a locator polynomial
JPH02125532A (ja) * 1988-11-04 1990-05-14 Sony Corp Ｂｃｈ符号の復号装置
JPH0827732B2 (ja) * 1991-01-22 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 線形代数コード復号のためのキー方程式を解く方法
DE4105860C2 (de) * 1991-02-25 1995-04-20 Broadcast Television Syst Schaltungsanordnung zum Erkennen und Korrigieren von Fehlern in Datenworten
DE4140018A1 (de) * 1991-12-04 1993-06-09 Bts Broadcast Television Systems Gmbh, 6100 Darmstadt, De Verfahren und schaltungsanordnung zum decodieren von rs-codierten datensignalen

Also Published As

Publication number Publication date
EP0660533A3 (en) 1996-01-03
DE69430519T2 (de) 2002-10-31
EP0660533B1 (en) 2002-05-02
JP3305525B2 (ja) 2002-07-22
EP0660533A2 (en) 1995-06-28
US5483236A (en) 1996-01-09
DE69430519D1 (de) 2002-06-06

Similar Documents

Publication Publication Date Title
JP3305525B2 (ja) 復号器、誤りロケータシーケンス生成器および復号方法
WO1995012850A1 (en) Reed-solomon decoder
US5805617A (en) Apparatus for computing error correction syndromes
US5535225A (en) Time domain algebraic encoder/decoder
US5936978A (en) Shortened fire code error-trapping decoding method and apparatus
US7058876B1 (en) Method and apparatus for use in a decoder of a forward error correction (FEC) system for locating bit errors in a error locator polynomial
KR100192795B1 (ko) 리드 솔로몬 복호기의 에러 위치 다항식 계산 장치
EP1502356B1 (en) A method of soft-decision decoding of reed-solomon codes
US7096408B1 (en) Method and apparatus for computing the error locator polynomial in a decoder of a forward error correction (FEC) system
KR0135824B1 (ko) 오류 위치 및 추정 다항식 계산방법 및 이를 이용한 리드-솔로몬 복호기
KR100258951B1 (ko) 리드-솔로몬(rs) 복호기와 그 복호방법
US6735737B2 (en) Error correction structures and methods
KR100192804B1 (ko) 리드 솔로몬 복호화기에서의 다항식 평가 장치
EP0793352B1 (en) Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder
Khan et al. Hardware implementation of shortened (48, 38) Reed Solomon forward error correcting code
US5978950A (en) Polynomial evaluator for use in a reed-solomon decoder
US5751732A (en) Polynomial evaluator for use in a reed-solomon decoder
KR100192802B1 (ko) 리드 솔로몬 디코더의 에러값 계산 및 정정 장치
US7155656B1 (en) Method and system for decoding of binary shortened cyclic code
JP2000295116A (ja) 誤り修正符号化方法
JP2002530002A (ja) リード・ソロモン復号器において誤りロケータ多項式根を見出すための高速事前計算回路および方法
KR100212829B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
Lee et al. An efficient recursive cell architecture of modified Euclid's algorithm for decoding Reed-Solomon codes
KR100202949B1 (ko) 리드 솔로몬 디코더의 에러 정정 시스템
KR100335482B1 (ko) 에러정정시스템

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term