KR960702131A - 에러 보정가능한 데이타 전송 방법 및 반-순환 코드를 토대로한 장치(Error correctable data transmission method and device based on semi-cyclic codes) - Google Patents

에러 보정가능한 데이타 전송 방법 및 반-순환 코드를 토대로한 장치(Error correctable data transmission method and device based on semi-cyclic codes) Download PDF

Info

Publication number
KR960702131A
KR960702131A KR1019950704557A KR19950704557A KR960702131A KR 960702131 A KR960702131 A KR 960702131A KR 1019950704557 A KR1019950704557 A KR 1019950704557A KR 19950704557 A KR19950704557 A KR 19950704557A KR 960702131 A KR960702131 A KR 960702131A
Authority
KR
South Korea
Prior art keywords
symbols
symbol
block
check
error
Prior art date
Application number
KR1019950704557A
Other languages
English (en)
Inventor
마리 파울 콘스탄트 바겐 요제프
게라르두스 마리누스 루도비쿠스 톨휴이젠 마리아
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔.브이. filed Critical 프레데릭 얀 스미트
Publication of KR960702131A publication Critical patent/KR960702131A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code

Abstract

디지탈 신호는 균일한 비드 길이의 다수의 정보 심볼 시퀀스로서 전송된다. 각 시퀀스는 각 입력 채널에서 인코딩을 통해 진송시 포함되는 체크 워드를 각 입력 채널에서 발생시킨다. 각 입력 채널로부터 나오는 제1블럭의 심볼중 한 심볼이 제1정렬 상태에서 제1에러 보정 인고더에 인가되어 일련의 (p) 제1체크 심볼을 생성시킨다. 다음에, 제1블럭의 각 심볼 및 (p) 제1체크 심볼의 각각은 각각 서로 다른 지연만큼 지연되어 제2정렬상태에서 제2블럭의 심볼을 얻어 제2에러-보정 인코더에 공급한다. 이것이 일련의 (q) 제2체크 심볼을 생성하여 전송한다. 제1 및 제2체크 심볼은 반순환 코드의 (S+p+q)칼럼 및 (p) 및 (q)로우 각각을 갖는 각 페리티체크 매트릭스를 만족시키도록 생성된다. 지연은 제1정렬 상태의 인접 심볼을 제2정렬 상태의 인접 인스턴스에 배치하고 (q)제2체크 심볼은 제1정렬 상태에 따라서 제1인코더에 리트로 결합된다.

Description

에러 보정가능한 데이타 전송 방법 및 반-순환 코드를 토대로한 장치(Error correctable data transmission method and device based on semi-cyclic codes)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 인코딩 장치의 전체 블럭도.
제5도는 인코딩 실시예를 상세히 도시한 도면.
제7도는 디코딩 실시예를 상세히 도시한 도면.
제8도는 디코딩 장치의 전체 블럭도.
제9도는 캐리어상의 심볼 배치를 도시한 도면.

Claims (46)

  1. 다수의 정보 심볼의 s시퀀스 형태로 디지탈 정보신호를 전송하는 방법으로서, 각 심볼은 균일한 비트길이를 갖고 이와 같은 각 심볼 시퀀스는 상기 디지탈 정보 전송에 의해 초래되는 에러 심볼을 보정하는 인코딩에 따라서 전송된 신호에 포함되는 체크 워드를 각 입력 채널에서 발생시키는 상기 디지탈 정보 신호 전송방법에 있어서, - 제1정렬 상태(arranging state)에서 이와 같은 각 입력 채널로부터의 제1블럭의 s심볼중하나의 심볼을 제1에러 보정 인코더에 인가하여 일련의 p 제1체크 심볼을 발생시키는 단계와, - 상기 제1블럭의 각 심볼 및 p 제1체크 심볼을 각각 서로 다른 지연 시간만큼 지연시켜 제2정렬 상태에서 최종 제2블럭의 심볼을 제공하는 단계 및, - 상기 제2블럭의 심볼을 제2에러 보정 인코더에 인가하여 일련의 q 제2체크 심볼을 발생시키고 상기 제1 및 제2체크 심볼뿐만 아니라 상기 정보 심볼을 전송하는 단계를 포함하며, 상기 제1및 제2체크 심볼이 각 패리티 체크 매트릭스를 만족시키도록 생성되며, 각각 매트릭스는 s+p+q 칼럼을 갖지만 반-순환 코드에서 p.q〉1인 p및 q로우를 각각 가지며, 상기 지연은 상기 제1정렬 상태의 인접 심볼을 상기 제2정렬 상태의 균일하게-이격된 인스텐스로 배치하며, 상기 q 제2체크 심볼은 상기 제1정렬 상태에 따라서 상기 제1에러-보정 인코더에 리트로 결합되고 모든 심볼은 제1체크 심볼 및 제2체크 심볼에 의해 보호되는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  2. 제1항에 있어서, 상기 제1블럭의 유한 시퀀스를 전송하기 위하여, 상기 유한 시퀀스의 종료후 상기 제1 및 제2체크 심볼의 트레일링 시퀀스는 상기 지연 및 리트로 결합에 의해 생성되며 노션얼 정보 심볼만을 포함하는 일련의 s+q+1 제1블럭으로 제한되는 것을 특징으로 하는 디자탈 정보 신호 전송 방법,
  3. 제2항에 있어서, 상기 제1 및 제2체크 심볼의 트레일링 시퀀스는 심볼 와이즈 가산을 통해서 상기 유한시퀀스의 시작부에서 제1 및 제2체크 심볼의 초기 시퀀스에 오버레이 되므로써 원통형 저장 포맷을 실현하는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  4. 제1항에 있어서, 상기 제1블럭의 유한 시퀀스를 전송하기 위하여, 상기 제1 및 제2에러 브정 인코더는 교대로 활성화 되어 적당하면 언제든지 하나 이상의 초기 상기 제1블럭으로의 순환 랩핑(end-aroundwrapping)에 의해 상기 제2블럭을 완성시키므로써 상기 인코더 각각의 정렬 상태에서 균일한 정보 심볼수를 수신하는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 인코딩 후 그리고 전송전에 균일한 인터리빙 지연이 오드채널 및 이본 재널간에 실현되는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  6. 제5항에 있어서, 상기 인터리빙은 상기 제1에러-보정 인코더에 의해 생성된 워드내의 오드 채널 또는 이본 채널중에서 심볼-와이즈 순열과 결합되는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 소정의 인터벌 헤더 정보는 상기 제1블럭중 특정 블럭으로 도입되고 상기 특정 제1블럭에 대한 상기 방법은 s정보 심볼수의 상보적인 감소를 통해서 p체크 심볼수를 상승시키는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  8. 제1항 내지 7항 중 어느 한 항에 있어서, 상기 제1블럭 및/또는 상기 제2블럭의 소정 그리고 균일하게 위치된 체크 심볼수의 비트-와이즈 인버젼을 포함하는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  9. 제1항 내지 8항 중 어느 한 항에 있어서, 상기 정보 심볼을 상기 제1에러-보정 인코더에 인가하기 전 상기 정보 심볼을 스크탬블링 하는 단계를 더 포함하는 것을 특징으로 하는 다지탈 정보 신호 전송 방법.
  10. 다수의 입력 심볼의 s+p+q 시퀀스를 수신하므로써 제1항에 청구된 바와 같은 방법에 따른 에러 보정정보를 갖는 디지탈 정보 신호를 디코딩 하는 방법으로서, 각 심볼은 균일한 비트 길이를 갖고 이와 같은 각 심볼 시퀀스는 에러 심볼을 보정하는 인코딩에 따라서 전송된 신호에 포함되는 체크 워드를 각 입력 채널에서 발생시키는 상기 디지탈 정보 신호 디코딩 방법에 있어서, 제1정렬 상태(arranging state)에서 이와 같은 각입력 재널로부터의 제3블럭의 s심볼중 하나의 심볼을 p 제1체크 심볼을 토대로 상기 제1를럭의 심볼을 디코딩하는 제1에러 보정 디코더에 인가하는 단계와, 상기 제3블럭의 s사용자 심볼 각각 및 제2체크 심볼 각각을 서로 다른 지연 시간만큼 지연시켜 제2정렬 상태를 따른 최종 제4블럭의 심볼을 제공하는 단계로서, 상기 제4블럭의 심볼 각각은 서로 다른 제3블럭으로부터 발생되는 상기 제공 단계 및, 상기 제4블럭의 심볼을 제2에러보정 디코더에 인가하여 q 제2체크 심볼을 트대로 상기 블럭의 심볼을 디코딩하여 상기 제4블럭의 S디코딩된 사용자 심볼을 출력하는 단계를 포함하며, 상기 제1 및 제2에러-보정 디코더 각각은 반-순환 코드의 패리티체크 매트릭스를 인가하며, 상기 각 매트릭스는 s+p+q 칼럼을 갖지만 p.q〉1인 p 및 q로우 각각을 갖는데, 상기 지연은 또한 디코딩후 상기 p 제1체크 심볼에 인가하고 상기 제1정렬 상태의 인접 심볼을 상기 제2정렬상태의 균일하게 이격된 인스턴스로 배치하므로써 모든 심볼이 상기 제1 및 제2체크 심볼에 의해 보호되도록하는 것을 특징으로 하는 디지탈 정보 신호 디코딩 방법.
  11. 제10항에 있어서, 모든 s 사용자 심볼 및 p 제1체크 심볼 및 q 제2체크 심볼을 지연하는 상기 제2에러-보정 디코더에서 상기 디코딩후 실행되어 상기 제1에러 보정 디코더에 사용되는 것과 동일한 코드에 따라서 제3에러-보정 디코더에서 디코딩 하기 위하여 상기 제1정렬 상태를 재생성하는 것을 특징으로 하는 디지탈정보 신호 디코딩 방법.
  12. 제10항 또는 11항에 있어서, 수신 후 그리고 디코딩전, 균일한 디인터리빙 지연이 오드 채널 및 이본채널간에 실현되는 것을 특징으로 하는 디지탈 정보 신호 디코딩 방법.
  13. 제12항에 있어서, 상기 디인터리빙 지연은 상기 제1에러-보정 디코더에 의해 디코드될 워드내에서 오드채널 또는 이본 채널중에서 심볼-와이즈 리버스 순열에 의해 결합되는 것을 특징으로 하는 디지탈 정보 신호디코딩 방법.
  14. 제10항 내지 13항 중 어느 한 항에 있어서, 디코딩전 상기 제3블럭 및/또는 상기 제4블럭 각각의 소정의 그리고 균일하게 위치화된 체크 심볼수를 비트-와이즈 재인버팅 시키는 인버젼 수단을 구비하는 것을 특징으로 하는 디지탈 정보 신호 디코딩 방법.
  15. 다수의 정보 심볼의 s시퀀스 형태로 디지탈 정보 신호를 전송하는 장치로서, 각 심볼은 균일한 비트길이를 갖고 이와 같은 각 심볼 시퀀스는 상기 디지탈 정보 전송에 의해 초래되는 에러 심볼을 보징하는 인코딩에 따라서 전송된 신호에 포함되는 체크 워드를 각 입력 채널에서 발생시키는 상기 디지탈 정보 신호 전송장치에 있어서, 제1블럭의 심볼중 한 심볼을 이와 같은 각 채널에서 수신하는 제1다수의 s입력 재널을 갖고 제1정렬 상태를 갖는 입력 수단과, 상기 제1다수의 채널에 의해 공급되고 일련의 p 제1체크 심볼을 발생시키도록 배열되는 제1에러 보정 인코더와, 상기 제1에러 보정 인코더에 의해 공급되어 상기 제1블럭의 각 심볼 및 p 제1체크 심볼을 각각 서로 다른 지연 시간만큼 지연시켜 제2정렬 상태에서 최종 제2블럭의 심볼을 s+p채널상에 제공하는 지연 수단으로서, 상기 제2블럭의 각 심볼은 각각 서로 다른 제1블럭으로 발생되는 상기 지연수단과, 상기 제2블럭의 심볼을 수신하는 상기 s+p채널에 의해 공급되고 일련의 q 제2체크 심볼을 발생시키도록 배열되는 제2에러-보정 인코더 및 상기 제2블럭의 심볼과 더불어 상기 q 제2체크 심볼을 전송하는 전송수단을 구비하며, 상기 제1 및 제2에러 보정 인코더는 각 패리티 체크 매트릭스에 따라서 체크 심볼을 수행하도록 배열되며, 상기 매트릭스 각각은 s+p+q 칼럼을 갖지만 p.q〉1인 반순환 코드에서 p 및 q로우를 각각 가지며, 상기 지연 수단은 상기 제1정렬 상태의 인접 심볼 및 그와 관련된 제1체크 심볼을 상기 제2정렬 상태의 균일하게-이격된 인스턴스로 배치하며, 상기 제2에러-보정 인코더에 의해 공급되는 니트로 결합 수단을 가져 상기 q 제2체크 심불은 상기 제1정렬 상태에 따라서 상기 제1에러-보정 인코더에 다시 공급하므로써 모든 심볼이 제1체크 심볼 및 제2체크 심볼에 의해 보호되도록 하는 것을 특징으로 하는 디지탈 정보 신호 전송장치.
  16. 제15항에 있어서, 상기 제1블럭의 유한 시퀀스를 전송하기 위하여, 상기 유한 시퀀스의 종료후, 상기 제1 및 제2에러-보정 인코더는 단지 노션얼 정보 심볼만을 구비하는 일련의 s+q-1 제1블럭으로 제한될때 상기 지연 및 리트로 결합에 의해 상기 제1 및 제2체크 심볼의 트레일링 시퀀스를 계속해서 발생시키는 것을 특징으로 하는 디지탈 정보 신호 전송 장치.
  17. 제16항에 있어서, 상기 제1 및 제2체크 심볼의 트레일링 시퀀스 발생시에 상기 유한 시퀀스의 시작부에서 제1 및 제2체크 심볼의 초기 시퀀스에 심볼-와이즈 가산에 의한 상기 트레일링 시퀀스를 오버레이 하는 오버레이 수단을 구비하므로써 상기 전송 수단이 원통형 저장 포맷을 형성하도록 하는 것을 특징으로 하는디지탈 정보 신호 전송 장치.
  18. 제15항에 있어서, 상기 제1블럭의 유한 시퀀스를 전송하기 위하여, 상기 제1 및 제2에러-보정 인코더는 교대로 활성화 되고 적절하면 언제든지 하나 이상의 초기 상기 제1블럭을 순환 랩핑에 의해 상기 제2블럭을 완성하므로써 각 정렬 상태에서 균일한 정보 심볼수를 수신하는 것을 특징으로 하는 디지탈 정보 신호 전송장치.
  19. 제15항 내지 18항 중 어느 한 항에 있어서, 인코딩 후 그리고 전송전 오드 채널 및 이본 채널간에 균일한 인터리빙 지연을 실행하는 인터리브 수단을 더 구비하는 것을 특징으로 하는 디지탈 정보 신호 전송 장치.
  20. 제19항에 있어서, 상기 제1에러-보정 인코더에 의해 생성된 워드내의 이본 재널 또는 오드 채널중에서 심볼-와이즈 순열에 의해 상기 인터리빙을 결합하는 순열 수단을 더 구비하는 것을 특징으로 하는 디지탈정보 신호 전송 장치.
  21. 제15항 내지 20항 중 어느 한 항에 있어서, 소정 인터벌에서, 헤더 정보는 상기 제1블럭들 중 하나의 블럭에 포함되며, 상기 제1에러-보정 인코더는 이와 같은 특정 제1블럭과 관계하여 s정보 심볼수를 상보적으로 감소시키므로써 p체크 심볼수를 향상시키도록 배열되는 것을 특징으로 하는 디지탈 정보 신호 전송 장치.
  22. 제15항 내지 21항 중 어느 한 항에 있어서, 상기 제1블럭 및/또는 상기 제2를럭의 소정 그리고 균일하게 위치화된 체크 심볼수를 비트-와이즈 인버트 하는 인버전 수단을 더 구비하는 것을 특징으로 하는 디지탈정보 신호 전송 장치.
  23. 제15항 내지 22항 중 어느 한 항에 있어서, 상기 제1에러-보정 인코더의 입력에 배치되고 스크램블링 동작을 실행하는 스크램블링 수단을 더 구비하는 것을 특징으로 하는 디지탈 정보 신호 전송 장치.
  24. 제15항 내지 23항 중 어느 한 항에 있어서, (p+q)를 일정하게 유지시키면서 상기 제1블럭의 유한 시퀀스에 대한 p 및 q값을 가변시키는 가변 수단을 더 구비하는 것을 특징으로 하는 디지탈 정보 신호 전송 장치.
  25. 제24항에 있어서, q=0이 되도록 배열되는 것을 특징으로 하는 디지탈 정보 신호 전송 장치.
  26. 제1정렬 상태에 따라서 제3블럭의 심볼중 하나의 심볼을 수신하는 다수의 S+p+q 입력 채널을 구비하는 입력수단을 갖는 제10항에 청구된 방법에 따라서 에러 보정 정보를 갖는 디지탈 정보 신호 디코딩 장치로서, 상기 입력 수단에 의해 공급되어 p 제1체크 심볼을 토대로 상기 제3블럭의 심벌을 디코딩 하는 제1에러-보정디코더와, 상기 제1에러-보정 디코더에 의해 공급되어 상기 제3블럭의 s사용자 심볼 각각 및 q 제2체크 심볼 각각을 서로 다른 지연 시간만큼 지연시켜 상기 제2정렬 상태에 따라서 최종 제4심볼 블럭을 제공하는 지연수단으로서, 상기 제4블럭의 각 심볼은 각각 서로 다른 제3블럭으로부터 발생하는 상기 지연 수단과, 상기 지연 수단에 의해 공급되어 q 제2체크 심볼을 토대로 상기 제4블럭의 심볼을 디코딩 하고 상기 제4블럭의 디코딩된 사용자 심볼을 출력하는 제2에러-보정 디코더를 구비하며, 상기 제1 및 제2에러 보정 디코더는 반순환 코드의 패리티 체크 매트릭스를 인가하도록 배열되는데, 각 매트릭스는 s+p+q 칼럼을 갖지만 p.q〉1인 p및 q로우를 각각 가지며, 상기 지연은 또한 디코딩을 상기 p 제2체크 심볼에 인가되고 상기 제1정렬 상태의 인접 심볼을 상기 제2정렬 상태의 불균일하게 이격된 인스턴스로 배치하므로써 상기 제1체크 심볼 및 상기 제2체크 심볼에 대한 상기 제1 및 제2에러 보정 디코더의 에러 보호 동작을 실행하는 것을 특징으로 하는 디지탈 정보 신호 디코딩 장치.
  27. 제25항에 있어서, 상기 제2에러 보정 디코더에 의해 공급되어 모든 s사용자 심볼 및 P 제1체크 심볼 및 q 제2체크 심볼을 지연하여 상기 제1정렬 상태를 재생하고 제3에러-보정 디코더에 의해 공급되어 상기 제1에러 보정 디코더에 사용되는 코드와 동일한 코드에 따라서 디코딩 하는 제2지연 수단을 더 구비하는 것을특징으로 하는 디지탈 정보 신호 디코딩 장치.
  28. 제26항 또는 27항에 있어서, O. K. 신호의 출력하에서 임의의 추가 에러-보정 디코더를 이용함이 없이 상기 제3블럭의 사용자 심볼을 출력하는 상기 제1에러 보정 디코더의 출력에 배치되는 보충 출력 수단을 갖는 것을 특징으로 하는 디지탈 정보 신호 디코딩 장치.
  29. 제26항, 27항 또는 28항 중 어느 한 항에 있어서, 상기 제1에러-보정 디코더의 입력에 배치되어 오드 채널 및 이본 채널간에 균일한 디인터리빙 지연을 실행하는 디인터리브 수단을 갖는 것을 특징으로 하는 디지탈정보 신호 디코딩 장치.
  30. 제29항에 있어서, 상기 디인터리빙 수단에 결합되어 디코딩전 상기 오드 재널 또는 상기 이본 채널중에서 심볼-와이즈 리버스 순열을 실행하는 리버스 순열 수단를 구비하는 것을 특징으로 하는 디지탈 정보 신호디코딩 장치.
  31. 제26항 내지 30항 중 어느 한 항에 있어서, 상기 제1 및/또는 제2블럭 각각의 소정의 그리고 균일하게 위치화된 체크 심볼수를 비트-와이즈 인버트 하는 인버젼 수단을 구비하는 것을 특징으로 하는 디지탈 정보신호 디코딩 장치.
  32. 제26항 내지 31항 중 어느 한 항에 있어서, 원통형 포맷에 따라서 저장된 상기 제3블럭의 유한 시퀀스를 수신하기 위하여, 상기 제1 및 제2에러-보정 디코더는 각 정렬 상태에서 균일한 심볼수를 수신하도록 배열되며, 상기 제2에러-보정 디코더는 적절하면 언제든지 하나 이상의 초기 상기 제3블럭으로 순환 랩핑에 의해상기 제4블럭을 완성하는 것을 특징으로 하는 디지탈 정보 신호 디코딩 장치.
  33. 제26항 내지 32항 중 어느 한 항에 있어서, 원통형 포맷에 따라서 저장된 상기 제3블럭의 유한 시퀀스를 수신하기 위하여 그리고(p+q)가 일정하게 유지되는 동안 상기 제1블럭의 각 유한 시퀀스중에서 p 및 q값을 가변시키는 가변 수단을 갖고 실제 상기 유한 시퀀스로부터 표시기를 검출하는 검출 수단을 가지며, 상기 검출수단의 출력이 상기 가변 수단에 공급되는 것을 특징으로 하는 디지탈 정보 신호 디코딩 장치.
  34. 제33항에 있어서, 상기 가변 수단은 q=0이 되도록 배열되는 것을 특징으로 하는 디지탈 정보 신호 디코딩 장치.
  35. 제10항 내지 15항 중 어느 한 항에서 청구된 바와 같은 방법 또는 제26항 내지 32항 중 어느 한 항에서 청구된 바와 같은 장치에 따라서 데이타 소스 장치로서 사용하기 위한 데이타 캐리어에 있어서, 상기 데이타 캐리어는 스트링된 데이타 워드를 포함하는데, 각 데이타 워드는 심볼 시퀀스를 포함하고 제1 및 제2반순환코드의 제1 및 제2체크 심볼을 각각 포함하며, 상기 심볼은 제3 및 제4블럭의 심볼 각각에 속하는 제1 및 제2정렬 상태중에서 크로스-인터리빙된 포맷에 따라서 에러-보정 디코딩용 워드에 배열되고 임의 상기 블럭의 모든 심볼은 상기 제1 및 제2반순환 코드에 의해 에러 보호되는 것을 특징으로 하는 데이타 캐리어.
  36. 제35항에 있어서, 상기 에러-보정 디코딩용 상기 제3블럭의 유한 시퀀스를 갖는데, 상기 제3블릭 및 제4블럭 모두는 적절하면 어재든지 하나이상의 초기 상기 제3블럭으로 계속적으로 상기 제4블럭을 순환 랩핑하므로써 균일한 심볼수를 갖는 것을 특징으로 하는 데이타 캐리어.
  37. 제35항 또는 제36항에 있어서, 오드 채널 및 이본 채널간에 균일한 인터리빙 지연으로 부터 앱스트랙트되고 오드 채널 또는 이본 채널중에서 심볼-와이즈 순열을 응용 가능한 경우, 특정 워드의 모든 심블은 상기 제1정렬 상태에서 발생과 관계하여 단조롭게 저장되고 제1 및 제2체크 심볼은 상기 데이타 워드의 단일 논리엔드에 위치되는 것을 특징으로 하는 데이타 캐리어.
  38. 제35항, 36항 또는 37항 중 어느 한 항에 있어서, 상기 데이타는 블럭으로서 조직화 되는데, 각 블럭은 심볼을 토대로 인터리브 되는 다수의 제1코드 워드를 구비하며, 동기화 파트 또는 보조 정보 파트를 포함하는 블럭의 시퀀스의 소정 프랙선을 포함하는 것을 특징으로 하는 데이타 캐리어.
  39. 제35항 내지 제36항 중 어느 한 항에 있어서, 원통형 코드 포맷에 따라서 저장된 상기 제3블릭의 칵 시퀀스에 따라서 조직화된 데이타를 포함하며, 각 시퀀스는 (p+q)가 일정하게 유지되는 동안 p 51 q의 서로 다른값을 가지며, 이와 같은 각 유한 시퀀스는 q의 실제값을 신호와 하는 표시기를 갖는 것을 특징으로 하는 데이타 캐리어.
  40. 제39항에 있어서, 특정 표시기 값 신호가 q=0인 것을 특징으로 하는 데이타 캐리어.
  41. 제1항에 있어서, 준비 단계에서 최종 상기 제1블력인 심볼을 포함하는 모든 C2 코드 워드를 우선 인코딩하므로써 그리고 다음 qC1-코드 워드에 C2 코드 위드의 제2체크 심볼을 할당하므로써 그리고 상기 제1블럭의 유한 시퀀스와 관계되는 C1 코드 워드 및 C2 코드 워드를 모두 인코딩 하므로써, 상기 제1블럭의 유한 시퀀스를 전송하는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  42. 제41항에 있어서, 매체를 통해서 제1 및 제2상기 유한 시퀀스를 전송하기 위하여, 인코딩 후, 상기 제1및 제2유한 시퀀스는 동기화 정보양에 의해 분리되면서 상기 매체에 제공되는 것을 특징으로 하는 디지탈 정보신호 전송 방법.
  43. 제42항에 청구된 바에 의해 제조되는 데이타 캐리어에 있어서, 일련의 인코딩된 상기 유한 시퀀스는 어버팅 방식으로 상기 매체상에 위치되고 더미 정보 심볼을 구비하는 최소 길이 동기화 에리어는 상기 인코딩된 유한 시퀀스중에서 분산되는 것을 특징으로 하는 데이타 캐리어.
  44. 제1항에 있어서, m비제로 상기 제l데이타 블럭의 유한 시퀀스를 전송하기 위하여, a: 초기 상기 제1데이타 블럭에서 시작되어 0≤y≤m 연속적인 제1데이타 블럭 각각에 대해 C1 코드 워드 및 다음 C2 코드 워드를 형성하는 단계와, b: 최종 데이타 심볼을 제의한 최종 상기 제1데이타 블럭의 각 데이타 심볼에 대한 관계된 C2 코드 워드를 형성하는 단계와, c: 파트 b를 생성한 후, 최종 상기 제1데이타 블럭으로부터 시작되어 0≤z=m-3≤m 연속적인 제1데이타 블럭 각각에 대해 C2 코드 워드 및 다음 C1 코드 워드를 형성하는 단계와, d: 파트 a 51 c를 생성한 후, qC1 코드 워드 또는 pC2 코드 워드를 통해서 pxq체크 심볼을 포함하는 다이아몬드형태를 생성시키는 단계를 포함하는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  45. 제1항에 있어서, m≥s 비제로 상기 제1데이타 블럭(원통 포맷으로)의 유한 시퀀스를 전송하기 위하여, a: 파트(b1,b2)를 실행한 후, C1 코드 워드 및 다음 C2 코드 워드를 형성하는 0≤3≤m 연속적인 제1데이타블럭 각각에 대한 초기 상기 제1데이타 블럭에서 시작되며, b1: 최종 상기 제1데이타 블럭의 각 데이타 심볼에 대한 최종 데이타 심볼을 제외한 관련 C2 코드 워드를 형성하며, b2: s행 및 q열의 심볼의 한 블럭의 모든 심볼을 초기 q심볼의 상기 제1블럭에 대응적으로 위치된 데이타 심볼로 부터 감산하며, c: 파트(b1, b2)를 실행한 후, C2 코드 워드 및 다음 C1 코드 워드를 형성하는 0≤z=m-y≤m 연속적인 제1데이타 블럭 각각에 대한 최종 상기 제1데이타 블럭으로부터 시작되며, d: 파트(a 및 c)를 행성한 후, qC1 코드 워드 또는 pC2 코드 워드 중 하나의 워드를 통해서 pxq체크 심볼을 포함하는 다이아몬드 형태를 생성하며, e: 파트(b1)를 실행한 후, 배타적인 체크 심볼을 포함하는 q열을 완성하며, q열의 모든 심볼을 초기 q심볼 열에 대응적으로 위치된 심볼에 가산한 다음 q체크열의 블럭을 억압하는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
  46. 제1항에 있어서, m〈s 비제로 상기 제1데이타 블럭(원통 포맷으로)의 유한 시퀀스를 전송하기 위하여, a: 파트(b1,b2)를 실행한 후, C1 코드 워드 및 다음 C2 코드 워드를 형성하는 0≤3≤m 연속적인 제1데이타블럭 각각에 대한 초기 상기 제1데이타 블럭으로부터 시작되며, b1: 관련 C2 코드 워드를 형성하는 최종 상기제1데이타 블럭의 각 데이타 심볼에 대해 최종 데이타 심볼을 제외한 다음 C2 코드 워드의 초기 데이타 심볼에 인접한 행에 있는 최종 데이타 심볼을 갖도록 형성된 관계된 각 C2 코드 워드를 형성하며 체크 심볼 생성중에 후자의 C2 코드 워드의 체크 심볼상에 전자의 C2 코드 워드의 체크 심볼을 중첩시키며, b2: 행상의 모든 체크 심볼이 감산필때까지 열 j+m, j+2m 등의 체크 심볼이 열j의 데이타 심볼로부터 감산되는 상기 행상에 위치되는 데이타 심볼로부터 s행 및 q열의 블럭의 모든 심볼을 감산하며, c: 파트(b1,b2)를 실행한 후 C2코드 워드 및 다음 C1 코드 워드를 형성하는 O≤z=m-y≤m 연속적인 제1데이타 블럭 각각에 대한 최종 상기 제1데이타 블럭으로부터 시작되며, d: 파트(a 및 c)를 생성한 후, qC1 코드 워드 또는 pC2 코드 워드중 하나의 워드를 통해서 pxq체크 심볼을 포함하는 다이아몬드 형태를 생성하며, e: 파트(bl)를 실행하고 파트 b1의심 볼을 포함하는 배타적인 체크 심볼을 포함하는 q열을 완성한 후, 상기 방식으로 그리고 포인트 b2의 초기 q심볼 열S에 대응적으로 위치되는 심볼에 q열의 모든 심볼을 가산한 다음 상기 q체크열의 블럭을 억압하는 것을 특징으로 하는 디지탈 정보 신호 전송 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950704557A 1994-02-16 1995-02-14 에러 보정가능한 데이타 전송 방법 및 반-순환 코드를 토대로한 장치(Error correctable data transmission method and device based on semi-cyclic codes) KR960702131A (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
EP94200336.9 1994-02-16
EP94200336 1994-02-16
EP94200453.4 1994-02-23
EP94200452 1994-02-23
EP94200703 1994-03-21
EP94200703.0 1994-03-21
EP94201824 1994-06-24
EP94201824.3 1994-06-24
EP94203394.5 1994-11-22
EP94203394 1994-11-22
PCT/IB1995/000100 WO1995023384A2 (en) 1994-02-16 1995-02-14 Error correctable data transmission method and device based on semi-cyclic codes

Publications (1)

Publication Number Publication Date
KR960702131A true KR960702131A (ko) 1996-03-28

Family

ID=27514155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704557A KR960702131A (ko) 1994-02-16 1995-02-14 에러 보정가능한 데이타 전송 방법 및 반-순환 코드를 토대로한 장치(Error correctable data transmission method and device based on semi-cyclic codes)

Country Status (7)

Country Link
EP (1) EP0698269A1 (ko)
JP (1) JPH08509351A (ko)
KR (1) KR960702131A (ko)
CN (1) CN1126005A (ko)
AU (1) AU1544895A (ko)
TW (1) TW257907B (ko)
WO (1) WO1995023384A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1118822C (zh) * 1996-06-13 2003-08-20 皇家菲利浦电子有限公司 多磁道存储格式中磁道的猝发性误差校正的方法和设备
JPH1074613A (ja) 1996-08-30 1998-03-17 Tokin Corp テープ、粘着テープ及び自己融着テープ
US6725412B1 (en) * 2000-08-15 2004-04-20 Dolby Laboratories Licensing Corporation Low latency data encoder
KR100683600B1 (ko) * 2002-07-03 2007-02-16 휴우즈 일렉트로닉스 코오포레이션 구조화된 패리티 검사 행렬을 사용하여 저밀도 패리티검사(ｌｄｐｃ) 코드를 인코딩하는 방법
US7418644B2 (en) * 2004-03-01 2008-08-26 Hewlett-Packard Development Company, L.P. System for error correction coding and decoding

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1258134A (en) * 1985-04-13 1989-08-01 Yoichiro Sako Error correction method
US4998252A (en) * 1987-08-06 1991-03-05 Sony Corporation Method and apparatus for transmitting digital data
US5224106A (en) * 1990-05-09 1993-06-29 Digital Equipment Corporation Multi-level error correction system
JP3109087B2 (ja) * 1990-08-24 2000-11-13 ソニー株式会社 符号化装置及び復号化装置

Also Published As

Publication number Publication date
JPH08509351A (ja) 1996-10-01
WO1995023384A3 (en) 1995-10-19
TW257907B (ko) 1995-09-21
CN1126005A (zh) 1996-07-03
AU1544895A (en) 1995-09-11
WO1995023384A2 (en) 1995-08-31
EP0698269A1 (en) 1996-02-28

Similar Documents

Publication Publication Date Title
US6658605B1 (en) Multiple coding method and apparatus, multiple decoding method and apparatus, and information transmission system
EP3624373B1 (en) Computationally efficient convolutional coding with rate-matching
US5140596A (en) High speed encoder for non-systematic codes
RU2008152401A (ru) Устройство перемежения и приемник для сигнала, сформированного устройством перемежения
AU629334B2 (en) Data stream frame synchronisation
US20070043997A1 (en) Reduced complexity error correction encoding techniques
KR930017343A (ko) 데이타 스트림의 인터리빙 및 인코딩 방법과 그 장치
JPWO2007055150A1 (ja) 通信装置、送信機、受信機および誤り訂正光通信システム
WO1986003911A1 (en) Two-step encoding method
JP2002043951A (ja) パラレルパンクチャド畳込みエンコーダ
JP2003324357A5 (ko)
WO2010057011A2 (en) Continuously interleaved error correction
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
WO2006027838A1 (ja) 誤り訂正符号化装置および誤り訂正復号装置
US5473620A (en) Programmable redundancy/syndrome generator
KR960702131A (ko) 에러 보정가능한 데이타 전송 방법 및 반-순환 코드를 토대로한 장치(Error correctable data transmission method and device based on semi-cyclic codes)
US20070195739A1 (en) Method and apparatus for data interleaving and data de-interleaving against periodical position interference
KR960006313A (ko) 전송 방식과 전송 장치
EP1610467A1 (en) Efficient address generation for Forney's modular periodic interleavers
JP2004007587A (ja) 必要なｒａｍメモリを削減できるｅｃｃブロックエンコーダ及びデコーダ
US20090066545A1 (en) Apparatus and method for generating a linear code
JP2010200247A (ja) デジタル伝送システム及びデジタル伝送方法
RU2251210C1 (ru) Кодек помехоустойчивого циклического кода
US7760114B2 (en) System and a method for generating an interleaved output during a decoding of a data block
RU2759801C1 (ru) Способ кодовой цикловой синхронизации для каскадного кода при применении жестких решений

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid