KR960006313A - 전송 방식과 전송 장치 - Google Patents

전송 방식과 전송 장치 Download PDF

Info

Publication number
KR960006313A
KR960006313A KR1019950020714A KR19950020714A KR960006313A KR 960006313 A KR960006313 A KR 960006313A KR 1019950020714 A KR1019950020714 A KR 1019950020714A KR 19950020714 A KR19950020714 A KR 19950020714A KR 960006313 A KR960006313 A KR 960006313A
Authority
KR
South Korea
Prior art keywords
decoding
fec
interleaved
symbol
encoding
Prior art date
Application number
KR1019950020714A
Other languages
English (en)
Inventor
마사미 아이자와
시게루 오키타
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6163495A external-priority patent/JPH0832632A/ja
Priority claimed from JP6361695A external-priority patent/JPH08265175A/ja
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR960006313A publication Critical patent/KR960006313A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/208—Arrangements for detecting or preventing errors in the information received using signal quality detector involving signal re-encoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 정정능력과 하드실현에 관해 뛰어난 인터리브 방식을 제공할 수 있는 전송 방식 및 그 장치를 제공하는 것을 목적으로 한다. FEC 복호화 방식이 적용되는 전송 방식으로서, 상기 FEC부호화 방식에 있어서 FEC부호화 후의 심벌열을 순차적으로 매트릭스 형상으로 배치해 인터리브 블럭을 구성해 인터리브를 행할 때, 상기 심벌열을 순차적으로 해당 인터리브 블럭에 대해 경사시켜 배치해가는 것을 요지로 한다.

Description

전송 방식과 전송 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 본 발명에 관한 인터리브 블럭의 구성예를 도시하는 도면.
제12도는 본 발명에 관한 인터리브 블럭의 메모리와 데이타와의 관계가 일예로서 어긋난 경우에 도시하는 도면.
제14도는 본 발명에 관한 내측 FEC부호화기를 포함하는 일실시예의 구성을 도시하는 블럭도.
제15도는 본 발명에 관한 내측 FEC부호화기를 포함하는 일실시예의 구성을 도시하는 블럭도.

Claims (56)

  1. FEC 부호화 방식이 적용되는 전달 방식으로서, 상기 FEC 부호화 방식에 있어서 FEC 부호화후의 심벌열을 순차적으로 매트릭스 형상으로 배치하여 인터리브· 블럭을 구성하여 인터리브를 실시할 때에 상기 심벌열을 순차적으로 해당 인터리브 블럭에 대하여 경사지게 배치해 가는 것을 특징으로 하는 전송 방식.
  2. FEC 부호화 방식이 적용되는 전달 방식으로서, 송신측에서 nout 비트 단위로 입력되는 입력 심벌열로 nout으로부터 mO로의 속도변환을 행하여 mO비트마다 FEC 부호화를 실시하고, 이 FEC 부호화에 의해 얻어진 심벌열을 ns 심벌마다 구분해서 인터리브· 블럭을 구성하고 인터리브를 실시하여 인터리브· 심벌열을 송출하고, 수신측에서는 수신되는 상기 인터리브· 심벌열에 대응하는 데이타열에 디인터리브 및 FEC복호를 실시하여 1심벌당 mO 비트를 포함하는 FEC복호후의 심벌열을 얻은 후, mO로부터 nout의 속도 변환을 실시하여 nout 비트 단위로 출력하는 동시에, 상기 ns와 mO와 nout을, ns와 mO와의 곱이 nout으로 나누어지도록 설정하는 것을 특징으로 하는 전송 방식.
  3. 제2항에 있어서, 상기 인터리브· 블럭을 구성하여 인터리브를 실시할 때에 심벌열을 순차적으로 해당 인터리브· 블럭에 대해 경사지게 배치해 가는 것을 특징으로 하는 전송 방식.
  4. FEC 부호화 방식이 적용되는 부호화 장치로서, 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식에 의한 부호화를 실시하는 FEC 부호화 수단과, 상기 FEC 부호화 수단으로 부호화하여 얻어진 심벌열을 순차적으로 경사지게 배치해 인터리브· 블럭을 구성하여 인터리브를 실시하는 인터리브 수단을 갖춘 것을 특징으로 하는 부호화 장치.
  5. FEC 부호화 방식이 적용되는 부호화 장치로서, nout 비트 단위로 입력되는 입력 심벌열의 속도변환을 nout으로부터 mO로 행하는 속도변환 수단과, 상기 속도변환 수단으로부터 출력되는 심벌열의 mO 비트마다 FEC 부호화를 실시하는 FEC 부호화 수단과, 상기 FEC 부호화 수단으로부터 출력되는 FEC 부호화 심벌열을 ns 심벌마다 구분해서 인터리브· 블럭을 구성하고, 상기 인터리브· 블럭을 단위로 하여 인터리브 매트릭스를 구성하고, 인터리브를 실시하여 인터리브 · 심벌열을 송출하는 인터리브 수단을 가지고 있으며, 상기 ns와 mO와 nout이 각각 ns와 mO와의 곱이 nout으로 나누어지도록 설정되는 것을 특징으로 하는 부호화 장치.
  6. 제5항에 있어서, 상기 인터리브 수단은 인터리브· 블럭을 구성하여 인터리브를 실시할 때에 심벌열을 순차적으로 해당 인터리브 블럭에 관해 경사지게 배치해 가는 것을 특징으로 하는 부호화 장치.
  7. FEC 부호화 방식에 있어서의 FEC 부호화로 얻어진 FEC 부호화 심벌열을 순차적으로 경사지게 배치하여 인터리브 · 블럭을 구성하고 인터리브를 실시한 인터리브· 심벌열을 수신하여 복호하는 복호 장치로서, 상기 인터리브 심벌열을 대응하는 데이타열에 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단의 출력에 대하여 FEC 부호화 방식에 있어서의 복호를 실시하는 FEC 복호 수단과, 상기 디인터리브 수단의 출력과 FEC 복호 수단의 출력을 입력하여 FEC 복호의 에러율을 검출하는 동시에, 상기 검출된 에러율에 대응하여 동기 플래그를 출력하는 에러검출 수단을 가지며, 상기 디인터리브 수단은 에러율 검출수단으로부터 출력되는 동기 플래그가 비동기 상태를 나타낼 때에는 디인터리브의 타이밍을 늦춰서 인터리브· 블럭의 동기를 확립하는 것을 특징으로 하는 부호화 장치.
  8. nout 비트 단위로 입력되는 입력 심벌열에 nout으로부터 mO의 속도변환을 행하여 mO 비트마다 FEC 부호화를 실시하고, 상기 FEC 부호화에 의해 얻어진 심벌열을 ns 심벌마다 구분해서 인터리브· 블럭을 구성하고 인터리브를 실시한 인터리브· 심벌열을 수신하여 복호하는 복호 장치로서 상기 인터리브· 심벌열에 대응하는 데이타열에 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단의 출력에 FEC 복호를 실시하여 1심벌당 mO 비트를 포함하는 FEC 복호 심벌열을 얻는 FEC 복호 수단과, 상기 FEC 복호 수단의 출력에 mO로부터 nout으로의 속도변환을 실시하여 nout 비트 단위로 출력하는 속도변환 수단과, 상기 디인터리브 수단의 출력과 FEC 복호 수단의 출력을 입력하여 FEC 복호의 에러율을 검출하는 동시에, 이 검출된 에러율에 대응하여 동기 플래그를 출력하는 에러율 검출수단을 가지며, 상기 디인터리브 수단은 상기 에러율 검출수단으로부터 출력되는 동기 플래그가 비동기 상태를 나타낼 때는 디인터리브의 타이밍을 늦춰서 인터리브 블럭의 동기를 확립하는 동시에, 상기 속도변환수단은 동기 확립에 기초한 인터리브· 블럭주기의 타이밍에 의해 속도 변환을 행하고, 또한 상기 ns와 mo와 nout이 각각 ns와 mO와의 곱이 nout으로 나누어지도록 설정되는 것을 특징으로 하는 복호 장치.
  9. 제8항에 있어서, 상기 디인터리브 수단은 FEC 부호화 수단으로 부호화하여 얻어진 심벌열을 순차적으로 경사지게 배치하여 인터리브· 블럭을 구성하고 인터리브가 실시된 인터리브· 심벌열에 대응하는 데이타열에 디인터리브를 실시하는 것을 특징으로 하는 복호 장치.
  10. 제7항에 있어서, 상기 에러율 검출수단은, 상기 FEC 복호 심벌을 비터비 복호하여 얻어진 비터비 복호 비트를 중첩부호화한 부호화 비트의 전부, 또는 그 일부를 출력하는 중첩부호화 회로와, 상기 FEC 복호 심벌을 경판정하여 경판정 부호화 비트를 출력하는 경판정 회로와, 상기 경판정 부호화 비트를 상기 비터비 복호에 걸린 시간만큼 지연시키는 지연회로와, 상기 지연회로로부터 출력되는 경판정 부호화 비트와 상기 중첩부호화 회로로부터 출력되는 부호화 비트의 불일치 수를 계수하여, 그 불일치 빈도로부터 에러율을 추정하여 출력하는 비교판정 수단을 갖는 것을 특징으로 하는 복호 장치.
  11. 제8항에 있어서, 상기 에러율 검출수단은, 상기 FEC 복호 심벌을 비터비 복호하여 얻은 비터비 복호 비트를 중첩부호화한 부호화 비트의 전부, 또는 그 일부를 출력하는 중첩부호화 회로와, 상기 FEC 복호 심벌을 경판정하여 경판정 부호화 비트를 출력하는 경판정 회로와, 상기 경판정 부호화 비트를 상기 비터비 복호에 걸리는 시간만큼 지연시키는 지연회로와, 상기 지연회로로부터 출력되는 경판정 부호화 비트와 상기 중첩부호화회로로부터 출력되는 부호화 비트의 불일치수를 계수하여, 그 불일치 빈도로부터 에러율을 추정하여 출력하는 비교판정 수단을 갖는 것을 특징으로 하는 복호 장치.
  12. 제10항에 있어서, 상기 비교판정 수단은 미리 지정된 값을 임계치로 하고, 상기 불일치 빈도 또는 추정된 에러율이 상기 임계치를 초과하는지의 여부를 판정하여 동기 상태를 나타내는 동기 플래그를 출력하는 것을 특징으로 하는 복호 장치.
  13. 제11항에 있어서, 상기 비교판정 수단은 미리 지정되는 값을 임계치로 하고, 상기 불일치 빈도 또는 추정된 에러율이 상기 임계치를 초과하는지의 여부를 판정하여 동기 상태를 나타내는 동기 플래그를 출력하는 것을 특징으로 하는 복호 장치.
  14. 제12항에 있어서, 상기 비교판정 수단은 상기 미리 지정되는 값으로서 다른 2종류의 임계치를 준비하고, 비동기 상태와 동기 상태에 의해 이들 임계치를 적절히 바꾸는 것을 특징으로 복호 장치.
  15. 제13항에 있어서, 상기 비교판정 수단은 상기 미리 지정되는 값으로서 다른 2종류의 임계치를 준비하고, 비동기 상태와 동기 상태에 의해 이들 임계치를 적절히 바꾸는 것을 특징으로 복호 장치.
  16. 제7항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  17. 제8항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  18. 제9항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  19. 제10항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  20. 제11항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  21. 제12항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  22. 제13항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  23. 제14항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  24. 제15항에 있어서, 상기 FEC 복호 수단은 내부호로서의 중첩부호화 변조방식 혹은 트레리스 부호화 변조방식과 외부호로서의 블럭 부호를 조합시킨 역접 부호화에 대한 것으로서, 상기 에러율 검출수단으로부터 출력된 동기 플래그를 외측블럭 부호의 소실 플래그로서 외측 FEC 복호시에 소실 정정을 행하는 것을 특징으로 복호 장치.
  25. FEC 부호화 방식에 의한 FEC 부호후의 심벌열을 순차 매트릭스 형상으로 배치하여 인터리브 블럭을 구성하고, 각 인터리브 블럭마다 인터리브를 실시하여 전송을 행하는 전송 방식에 있어서, 상기 인터리브를 실시할 때에 임의로 설정된 배열 순서로 각 인터리브 블럭마다의 심벌열을 배열하는 것을 특징으로 하는 전송 방식.
  26. FEC 부호화 방식에 의한 FEC 부호후의 심벌열을 순차적으로 매트릭스 형상으로 배치하여 인터리브· 블럭을 구성하고, 경사 인터리브를 실시하여 전송을 행하는 전송 방식에 있어서, 상기 경사 인터리브· 블럭을 구성할 때에 임의로 설정된 배열 순서로 각 인터리브· 블럭마다의 심벌열을 배열하는 것을 특징으로 하는 전송 방식.
  27. 제25항에 있어서, 상기 임의로 설정된 배열순서는 PN 부호에 의해 결정되는 것을 특징으로 하는 전송 방식.
  28. 제26항에 있어서, 상기 임의로 설정된 배열순서는 PN 부호에 의해 결정되는 것을 특징으로 하는 전송 방식.
  29. 제25항에 있어서, 상기 임의로 설정된 배열순서는 상기 각 인터리브· 블럭을 구성하는 최초의 심벌과 최후의 심벌을 제외하고 배열 변경을 행하는 것을 특징으로 하는 전송 방식.
  30. 제26항에 있어서, 상기 임의로 설정된 배열순서는 상기 각 인터리브· 블럭을 구성하는 최초의 심벌과 최후의 심벌을 제외하고 배열 변경을 행하는 것을 특징으로 하는 전송 방식.
  31. 제27항에 있어서, 상기 임의로 설정된 배열순서는 상기 각 인터리브· 블럭을 구성하는 최초의 심벌과 최후의 심벌을 제외하고 배열 변경을 행하는 것을 특징으로 하는 전송 방식.
  32. 제28항에 있어서, 상기 임의로 설정된 배열순서는 상기 각 인터리브· 블럭을 구성하는 최초의 심벌과 최후의 심벌을 제외하고 배열 변경을 행하는 것을 특징으로 하는 전송 방식.
  33. FEC 부호화된 심벌열을 인터리브하여 전송하는 부호화 장치에 있어서, 중첩부호화 방식 또는 트레리스 부호화 변조 방식에 의한 부호화를 실시하는 FEC 부호화 수단과, 해당 FEC 부호화 수단으로 부호화하여 얻어진 심벌열에 배열 순서로 임의로 변경하여 순차적 매트릭스 형상으로 배치하여 인터리브· 블럭을 구성하는 수단을 갖는 것을 특징으로 하는 부호화 장치.
  34. FEC 부호화된 심벌열을 인터리브하여 전송하는 부호화 장치에 있어서, 중첩부호화 방식 또는 트레리스 부호화 변조 방식에 의한 부호화를 실시하는 FEC 부호화 수단과, 해당 FEC 부호화 수단으로 부호화하여 얻어진 심벌열을 각각 소정 수의 심벌마다 각 심벌의 배열 순서를 임의로 변경하여 매트릭스 형상으로 경사지게 배치하여 인터리브· 블럭을 구성하는 수단을 갖는 것을 특징으로 하는 부호화 장치.
  35. 제33항에 있어서, 상기 임의로 설정된 배열순서는 PN 부호에 의해 결정되는 것을 특징으로 하는 부호화 장치.
  36. 제34항에 있어서, 상기 임의로 설정된 배열순서는 PN 부호에 의해 결정되는 것을 특징으로 하는 부호화 장치.
  37. 제33항에 있어서, 상기 임의로 설정된 배열순서는 상기 각 인터리브· 블럭을 구성하는 최초의 심벌과 최후의 심벌을 제외하고 배열 변경을 행하는 것을 특징으로 하는 부호화 장치.
  38. 제34항에 있어서, 상기 임의로 설정된 배열순서는 상기 각 인터리브· 블럭을 구성하는 최초의 심벌과 최후의 심벌을 제외하고 배열 변경을 행하는 것을 특징으로 하는 부호화 장치.
  39. 제33항의 부호화 장치에 의해 부호화되고, 또 인터리브된 심벌열을 디인터리브하고, 또 복호하는 복호장치로서, 상기 인터리브된 심벌열에 대하여 상기 변경된 순서로 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단에 의해 얻어진 심벌열의 에러율을 검출하는 에러율 검출수단과, 상기 에러율이 소정치 이상일 때는 상기 디인터리브 수단에 의한 디인터리브의 타이밍을 순차적으로 늦춰서 다시 상기 디인터리브 수단에 상기 인터리브된 심벌열을 공급하는 수단을 갖는 것을 특징으로 하는 복호 장치.
  40. 상기 제34항의 부호화 장치에 의해 부호화되고, 또 인터리브된 심벌열을 디인터리브하고, 또 복호하는 복호장치로서, 해당 인터리브된 심벌열에 대하여 상기 변경된 순서로 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단에 의해 얻어진 심벌열의 에러율을 검출하는 에러율 검출수단과, 상기 에러율이 소정치 이상일 때는 상기 디인터리브 수단에 의한 디인터리브의 타이밍을 순차적으로 늦춰서 다시 상기 디인터리브 수단에 상기 인터리브된 심벌열을 공급하는 수단을 갖는 것을 특징으로 하는 복호 장치.
  41. 제35항의 부호화 장치에 의해 부호화되고, 또 인터리브된 심벌열을 디인터리브하고, 또 복호하는 복호장치로서, 상기 인터리브된 심벌열에 대하여 상기 변경된 순서로 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단에 의해 얻어진 심벌열의 에러율을 검출하는 에러율 검출수단과, 상기 에러율이 소정치 이상일 때는 상기 디인터리브 수단에 의한 디인터리브의 타이밍을 순차적으로 늦춰서 다시 상기 디인터리브 수단에 상기 인터리브된 심벌열을 공급하는 수단을 갖는 것을 특징으로 하는 복호 장치.
  42. 제36항의 부호화 장치에 의해 부호화되고, 또 인터리브된 심벌열을 디인터리브하고, 또 복호하는 복호장치로서, 상기 인터리브된 심벌열에 대하여 상기 변경된 순서로 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단에 의해 얻어진 심벌열의 에러율을 검출하는 에러율 검출수단과, 상기 에러율이 소정치 이상일 때는 상기 디인터리브 수단에 의한 디인터리브의 타이밍을 순차적으로 늦춰서 다시 상기 디인터리브 수단에 상기 인터리브된 심벌열을 공급하는 수단을 갖는 것을 특징으로 하는 복호 장치.
  43. 제37항의 부호화 장치에 의해 부호화되고, 또 인터리브된 심벌열을 디인터리브하고, 또 복호하는 복호장치로서, 상기 인터리브된 심벌열에 대하여 상기 변경된 순서로 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단에 의해 얻어진 심벌열의 에러율을 검출하는 에러율 검출수단과, 상기 에러율이 소정치 이상일 때는 상기 디인터리브 수단에 의한 디인터리브의 타이밍을 순차적으로 늦춰서 다시 상기 디인터리브 수단에 상기 인터리브된 심벌열을 공급하는 수단을 갖는 것을 특징으로 하는 복호 장치.
  44. 제38항의 부호화 장치에 의해 부호화되고, 또 인터리브된 심벌열을 디인터리브하고, 또 복호하는 복호장치로서, 상기 인터리브된 심벌열에 대하여 상기 변경된 순서로 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단에 의해 얻어진 심벌열의 에러율을 검출하는 에러율 검출수단과, 상기 에러율이 소정치 이상일 때는 상기 디인터리브 수단에 의한 디인터리브의 타이밍을 순차적으로 늦춰서 다시 상기 디인터리브 수단에 상기 인터리브된 심벌열을 공급하는 수단을 갖는 것을 특징으로 하는 복호 장치.
  45. 제39항에 있어서, 상기 에러율 검출수단은, 상기 디인터리브된 심벌열을 비터비 복호하는 비터비 복호 수단과, 상기 디인터리브된 심벌열을 간이 복호하는 간이 복호 수단과, 상기 비터비 수단에 의한 복호 결과와 상기 간이 복호 수단에 의한 복호 결과를 비교하여 에러율을 검출하는 비교판정 수단으로 구성되는 것을 특징으로 하는 복호 장치.
  46. 제40항에 있어서, 상기 에러율 검출수단은, 상기 디인터리브된 심벌열을 비터비 복호하는 비터비 복호 수단과, 상기 디인터리브된 심벌열을 간이 복호하는 간이 복호 수단과, 상기 비터비 수단에 의한 복호 결과와 상기 간이 복호 수단에 의한 복호 결과를 비교하여 에러율을 검출하는 비교판정 수단으로 구성되는 것을 특징으로 하는 복호 장치.
  47. 제41항에 있어서, 상기 에러율 검출수단은, 상기 디인터리브된 심벌열을 비터비 복호하는 비터비 복호 수단과, 상기 디인터리브된 심벌열을 간이 복호하는 간이 복호 수단과, 상기 비터비 수단에 의한 복호 결과와 상기 간이 복호 수단에 의한 복호 결과를 비교하여 에러율을 검출하는 비교판정 수단으로 구성되는 것을 특징으로 하는 복호 장치.
  48. 제42항에 있어서, 상기 에러율 검출수단은, 상기 디인터리브된 심벌열을 비터비 복호하는 비터비 복호 수단과, 상기 디인터리브된 심벌열을 간이 복호하는 간이 복호 수단과, 상기 비터비 수단에 의한 복호 결과와 상기 간이 복호 수단에 의한 복호 결과를 비교하여 에러율을 검출하는 비교판정 수단으로 구성되는 것을 특징으로 하는 복호 장치.
  49. 제43항에 있어서, 상기 에러율 검출수단은, 상기 디인터리브된 심벌열을 비터비 복호하는 비터비 복호 수단과, 상기 디인터리브된 심벌열을 간이 복호하는 간이 복호 수단과, 상기 비터비 수단에 의한 복호 결과와 상기 간이 복호 수단에 의한 복호 결과를 비교하여 에러율을 검출하는 비교판정 수단으로 구성되는 것을 특징으로 하는 복호 장치.
  50. 제44항에 있어서, 상기 에러율 검출수단은, 상기 디인터리브된 심벌열을 비터비 복호하는 비터비 복호 수단과, 상기 디인터리브된 심벌열을 간이 복호하는 간이 복호 수단과, 상기 비터비 수단에 의한 복호 결과와 상기 간이 복호 수단에 의한 복호 결과를 비교하여 에러율을 검출하는 비교판정 수단으로 구성되는 것을 특징으로 하는 복호 장치.
  51. FEC 부호화된 심벌열을 인터리브하여 전송하는 전송 방식에 있어서, 송신측에서는 nout 비트 단위로 입력되는 입력 심벌열에 nout으로부터 mO로의 속도변환을 행하여 mO 비트마다 FEC 부호화를 실시하고, 이 FEC 부호화에 의해 얻어진 심벌열을 ns 심벌마다 구분해서 인터리브· 블럭을 구성하고, 해당 인터리브· 블럭마다 경사 배치를 실시하여 행수가 I인 인터리브· 매트릭스를 구성하고, 인터리블 실시하여 인터리브· 심벌열을 송출하며, 수신측에서는 상기 인터리브· 심벌열에 대응하는 수신된 심벌열에 대하여 상기 송신측의 역조작인 디인터리브 및 FEC 복호를 실시하여 1심벌당 mO 비트를 포함하는 FEC 부호 후의 심벌열을 얻은 후, mO로부터 nout으로의 속도 변환을 실시하여 nout 비트 단위로 출력할 때에, 상기 I, mO 및 nout의 값을, I와 mO와의 곱이 nout으로 나누어지도록 설정하는 것을 특징으로 하는 전송 방식.
  52. FEC 부호화된 심벌열을 인터리브하여 전송하는 전송 방식에 있어서, 송신측에서는 nout 비트 단위로 입력되는 입력 심벌열에 nout으로부터 mO로의 속도변환을 행하여 속도변환 수단과, 상기 속도변환 수단으로 부터 출력되는 심벌열의 mO 비트마다 FEC 부호화를 실시하는 FEC 부호화수단과, 상기 FEC 부호화에 의해 얻어진 심벌열을 ns 심벌마다 구분해서 인터리브· 블럭을 구성하고, 해당 인터리브· 블럭마다 경사 배치를 실시하여 행수가 I인 인터리브· 매트릭스를 구성하고, 인터리블 실시하여 인터리브· 심벌열을 송출하는 인터리브 수단을 가지며, 상기 I, mO 및 nout의 값을, I와 mO와의 곱이 nout으로 나누어지도록 설정하는 것을 특징으로 하는 부호화 장치.
  53. 제52항의 부호화 상치에 의해 부호화되어 송출된 인터리브· 심벌열을 수신하여 복호하는 복호 장치로서, 상기 인터리브· 심벌열에 대응하는 수신된 심벌열에 대하여 행수가 I인 인터리브· 매트릭스를 이용하여 상기 송신측의 역조작인 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단의 출력에 대해 복호를 실시하여 1심벌당 mO 비트를 포함하는 FEC 복호 후의 심벌열을 얻는 FEC 복호 수단과, 상기 FEC 복호 수단으로부터 출력되는 심벌열에 대해 mO로부터 nout으로의 속도변환을 실시하여 nout 비트 단위로 출력하는 속도변환 수단을 가지며 상기 I, mO 및 nout의 값을, I와 mO와의 곱이 nout으로 나누어지도록 설정되는 것을 특징으로 하는 복호 장치.
  54. FEC 부호화된 심벌열을 인터리브하여 전송하는 전송 방식에 있어서, 송신측에서는 nout 비트 단위로 입력되는 입력 심벌열에 nout으로부터 mO로의 속도변환을 행하여 mO 비트마다 FEC 부호화를 실시하고, 이 FEC 부호화에 의해 얻어진 심벌열을 ns 심벌마다 구분해서 인터리브· 블럭을 구성하고, 임의로 설정된 배열 순서로 각 인터리브· 블럭마다의 심벌열을 배열하는 경사 배치를 실시하여 행수가 I인 인터리브· 매트릭스를 구성하고, 인터리블 실시하여 인터리브 ·심벌열을 송출하고, 수신측에서는 상기 인터리브 · 심벌열에 대응하는 수신된 심벌열에 대해 상기 송신측의 역조작인 디인터리브 및 FEC 복호를 실시하여 1심벌당 mO 비트를 포함하는 FEC 부호 후의 심벌열을 얻은 후, mO로부터 nout으로의 속도 변환을 실시하여 nout 비트 단위로 출력할 때에, 상기 I, mO 및 nout의 값을, I와 mO와의 곱이 nout으로 나누어지도록 설정하는 것을 특징으로 하는 전송 방식.
  55. FEC 부호화된 심벌열을 인터리브하여 전송하는 부호화 장치에 있어서, nout 비트 단위로 입력되는 입력 심벌열에 대하여 nout으로부터 mO로의 속도변환을 행하는 속도변환 수단과, 상기 속도변환 수단으로부터 출력되는 심벌열의 mO 비트마다 FEC 부호화를 실시하는 FEC 부호화수단과, 상기 FEC 부호화에 의해 얻어진 심벌열을 ns 심벌마다 구분해서 인터리브· 블럭을 구성하고, 해당 인터리브· 블럭마다 인터리브· 블럭을 구성하는 각 심벌의 배열 순서를 임의로 변경하여 경사 배치를 실시하여 행수가 I인 인터리브· 매트릭스를 구성하고, 인터리블 실시하여 인터리브· 심벌열을 송출하는 인터리브 수단을 가지며, 상기 I, mO 및 nout의 값을, I와 mO와의 곱이 nout으로 나누어지도록 설정하는 것을 특징으로 하는 부호화 장치.
  56. 제55항의 부호화 상치에 의해 부호화되어 송출된 인터리브 심벌열을 수신하여 복호하는 복호 장치로서, 상기 인터리브· 심벌열에 대응하는 수신된 심벌열에 대하여 행수가 I인 인터리브· 매트릭스를 이용하여 상기 변경된 순서로 송신측의 역조작인 디인터리브를 실시하는 디인터리브 수단과, 상기 디인터리브 수단에 의하여 얻어진 심벌열의 에러율을 검출하는 에러검출 수단과, 상기 에러율이 소정치 이상일 때는 상기 인터리브 수단에 의한 디인터리브의 타이밍을 순차적으로 늦춰서 다시 상기 디인터리브 수단에 상기 인터리브된 심벌열을 공급하는 수단과, 상기 디인터리브 수단의 출력에 대해 복호를 실시하여 1심벌당 mO 비트를 포함하는 FEC 복호 후의 심벌열을 얻는 FEC 복호 수단과, 상기 FEC 복호 수단으로부터 출력되는 심벌열에 대해 mO로부터 nout으로의 속도변환을 실시하여 nout 비트 단위로 출력하는 속도변환 수단을 가지며 상기 I, mO 및 nout의 값을, I와 mO와의 곱이 nout으로 나누어지도록 설정되는 것을 특징으로 하는 복호 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020714A 1994-07-15 1995-07-14 전송 방식과 전송 장치 KR960006313A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP6163495A JPH0832632A (ja) 1994-07-15 1994-07-15 伝送方式及びその装置
JP94-163495 1994-07-15
JP95-63616 1995-03-23
JP6361695A JPH08265175A (ja) 1995-03-23 1995-03-23 符号化装置、復号装置及び伝送方式

Publications (1)

Publication Number Publication Date
KR960006313A true KR960006313A (ko) 1996-02-23

Family

ID=26404758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020714A KR960006313A (ko) 1994-07-15 1995-07-14 전송 방식과 전송 장치

Country Status (3)

Country Link
EP (1) EP0696108A1 (ko)
KR (1) KR960006313A (ko)
CA (1) CA2153956A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353507B1 (ko) * 1999-12-06 2002-09-19 엠이엠씨코리아 주식회사 초순수의 운송관으로 사용되는 고분자 중합체관의 세정 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610164B4 (de) * 1996-03-15 2004-02-19 Südwestrundfunk -Anstalt des öffentlichen Rechts- Verfahren zum Synchronisieren einer Interleavermatrix
US5764649A (en) * 1996-03-29 1998-06-09 Amati Communications Corporation Efficient address generation for convolutional interleaving using a minimal amount of memory
FR2756996A1 (fr) * 1996-12-10 1998-06-12 Philips Electronics Nv Systeme et procede de transmission numerique comportant un code produit combine a une modulation multidimensionnelle
KR100219842B1 (ko) * 1997-03-12 1999-09-01 서평원 이동 전화시스템
US6173429B1 (en) * 1997-03-14 2001-01-09 Harris Corporation Apparatus for providing error correction data in a digital data transfer system
EP1420518A3 (en) * 1998-04-02 2004-09-29 Inmarsat Ltd. Convolutional encoder with interleaving
JP2000244335A (ja) 1999-02-19 2000-09-08 Fujitsu Ltd ビットインタリーブ回路及びビットデインタリーブ回路
US6662332B1 (en) * 2000-07-05 2003-12-09 3Com Corporation Interleaver for burst error correction
EP2228936A1 (en) 2004-03-03 2010-09-15 Aware, Inc. Adaptive fec coding in dsl systems according to measured impulse noise
WO2015089741A1 (zh) 2013-12-17 2015-06-25 华为技术有限公司 接收数据的方法及设备，以及发送数据的方法及设备
US11540120B2 (en) * 2018-06-05 2022-12-27 Drexel University Physical layer key based interleaving for secure wireless communication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677625A (en) * 1985-03-01 1987-06-30 Paradyne Corporation Distributed trellis encoder
US5117427A (en) * 1988-03-03 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Communication system with concatenated coding error correction
US5050191A (en) * 1989-10-24 1991-09-17 Hughes Aircraft Company Synchronization detector using path metric and branch metric values of a Viterbi decoder
US5263051A (en) * 1991-07-05 1993-11-16 Codex Corporation Device and method of interleaving for a trellis precoding system
US5243627A (en) * 1991-08-22 1993-09-07 At&T Bell Laboratories Signal point interleaving technique
US5241563A (en) * 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353507B1 (ko) * 1999-12-06 2002-09-19 엠이엠씨코리아 주식회사 초순수의 운송관으로 사용되는 고분자 중합체관의 세정 방법

Also Published As

Publication number Publication date
EP0696108A1 (en) 1996-02-07
CA2153956A1 (en) 1996-01-16

Similar Documents

Publication Publication Date Title
RU2008152401A (ru) Устройство перемежения и приемник для сигнала, сформированного устройством перемежения
KR960006313A (ko) 전송 방식과 전송 장치
JP2001136079A (ja) 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム
JPS62151032A (ja) たたみ込み符号器および最尤復号器
JP2002043951A (ja) パラレルパンクチャド畳込みエンコーダ
KR102281107B1 (ko) 데이터 부호화 방법, 인코더, 디코더 및 통신 시스템
US4667327A (en) Error corrector for a linear feedback shift register sequence
JPH09153918A (ja) ディジタル伝送装置
US7065696B1 (en) Method and system for providing high-speed forward error correction for multi-stream data
CA1213673A (en) Burst error correction using cyclic block codes
EP0603824B1 (en) Method of and circuit for detecting synchronism in viterbi decoder
JPH0738626B2 (ja) ワード同期検出回路
JPH08265175A (ja) 符号化装置、復号装置及び伝送方式
KR100249046B1 (ko) 격자복호기의 역추적장치
JP2958976B2 (ja) データの誤り訂正方式
RU2254676C2 (ru) Кодек помехоустойчивого циклического кода
WO1995023384A3 (en) Error correctable data transmission method and device based on semi-cyclic codes
JP2751751B2 (ja) 無線通信システム
RU2212101C1 (ru) Кодек циклического помехоустойчивого кода
JP2871140B2 (ja) 復調基準位相曖昧度除去システムおよびその受信装置
JPH0377695B2 (ko)
JPH03268518A (ja) インターリーブ同期方式
RU2214044C1 (ru) Устройство для кодирования - декодирования данных
SU1338095A1 (ru) Устройство цикловой синхронизации
SU1388998A1 (ru) Декодер сверточного кода

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application