JPH08265175A - 符号化装置、復号装置及び伝送方式 - Google Patents

Abstract

(57)【要約】 【目的】 デ・インターリーブの際の同期ずれによる誤
りか、伝送路上での雑音による誤りかを正確に判断する
ことのできる伝送方式、符号化装置、及び復号装置を提
供する。 【構成】 ＦＥＣ符号化方式によるＦＥＣ符号後のシン
ボル列を順次マトリクス状に配置してインターリーブ・
ブロックを構成し、各インターリーブ・ブロック毎にイ
ンターリーブ方式にてデータを読み込んでデータ伝送を
行う伝送方式において、前記インターリーブ・ブロック
を構成する際の各データの配列順序を任意に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はたたみ込み符号化あるい
はトレリス符号化変調方式と組み合わせて用いるインタ
ーリーブ方式および誤り訂正方式が適用される符号化装
置、復号装置及び伝送方式に関する。

【０００２】

【従来の技術】一般的にディジタル化された映像や音声
の情報を伝送する場合、伝送路で発生した雑音等の影響
を受けて、伝送路誤りが生じることがある。この伝送誤
りの生じた映像等の情報を復元するのに誤り訂正技術が
用いられる。

【０００３】例えば、たたみ込み符号化あるいはトレリ
ス符号化変調（以下、ＴＣＭという）方式は、一般にラ
ンダム性の雑音に対する誤り訂正用に用いられる。これ
ら両符号化方式は、バースト性の雑音に対する誤り訂正
能力において、リード・ソロモン符号（以下、ＲＳ符号
という）などと比較しやや劣っている。これらの対策と
して、符号化シンボル単位でのインターリーブ（交錯法
とも呼ばれる）が用いられる。

【０００４】図８は、誤り訂正符号を用いて受信側で誤
り訂正を行う前方向誤り訂正（Forward Error Correcti
on：以下、ＦＥＣという）及びインターリーブ方式が採
用される一般的な伝送装置の構成を示すブロック図であ
る。同図において、入力データはＦＥＣ符号化器１にて
ＦＥＣ符号化され、インターリーブ回路２にて後述する
方法でインターリーブ処理される。その後、変調器３に
て変調され、他局側へと伝送され復調器４にて復調され
る。その後、インターリーブした方法と同様の方法でデ
・インターリーブがデ・インターリーブ回路５にて行な
われ、ＦＥＣ復号器６にて復号される。また、インター
リーブ同期を行なうために誤り率検出手段７が設けられ
ている。

【０００５】誤り率検出手段７は、ＦＥＣ復号前のデー
タとＦＥＣ復号後のデータ列との相関をとることで誤り
率を推定するものである。この場合、誤り率があらかじ
め推定された値を越えたときに同期はずれと判定する。
この同期はずれはＣ／Ｎ（搬送波対雑音比）が十分とれ
ているときには、インターリーブ・ブロック同期がとれ
ていないときに起こる。同期はずれが起こっているとき
はアドレス発生のタイミングを１シンボルずらして改め
て誤り率を検出し判定する。このようにして誤り率が予
め指定した値より小さくなるまでくり返し、同期確立を
実現する。一方、上記におけるインターリーブ方式とし
て、最も一般的で単純なものは図３に示すブロックイン
ターリーブと呼ばれるタイプである。この同図に示す例
はインターリーブの深さが、ｎ_i ＝３シンボルであり、
ｎ_i 行×ｎ_i 列のインターリーブ・ブロックを単位とし
て、インターリーブを実現する。つまり、Ｄ₀ ，Ｄ₁ ，
Ｄ₂ ，…の順で与えられるデータを、３×３のメモリ内
に横方向に書き込み、これを縦方向に読み出すことによ
って、図４に示すようなインターリーブ後のデータ列が
得られる。

【０００６】そして、互いに隣り合う符号化シンボルは
インターリーブ・ブロックの境目（図中Ａで示す）を除
きｎ_i シンボル以上の距離を確保し得る。

【０００７】したがって、元の隣の符号化シンボルはｎ
_i シンボル以上、離間して位置することになり、伝送路
上でｎ_i シンボルまでのバーストエラーは、デ・インタ
ーリーブ後にはランダム化されビタビ復号あるいはトレ
リス復号の誤り訂正特性が改善される。

【０００８】インターリーブあるいはデ・インターリー
ブの回路構成を図５に示す。同図に示す回路は、読みだ
しアドレスＲＡと書き込みアドレスＷＡとを交互にＲＡ
Ｍに与え、インターリーブ後あるいはデ・インターリー
ブ後のデータを出力するものである。そして、図６に示
すように１つの符号化シンボルの期間に読みだした後書
き込むようにＲＡＭ２ｃの制御を行なうとデ・インター
リーブに必要なメモリは図７に示す構成となる。これに
より、最低ｎ_i ×ｎ_i −１シンボル分のメモリで実現で
きる。

【０００９】デ・インターリーブにおけるＲＡＭ制御の
タイミング列が図４に示されている。簡便のためＲＡＭ
のアドレスをインターリーブ・マトリックスの行と列に
対応させ、それぞれ行アドレス、列アドレスとする。こ
の例はデ・インターリーブ回路の遅延量を最小化したも
ので、９シンボルに一度ＲＡＭ出力選択信号は‘０’と
なり、図５においてデータ入力がそのままデータ出力と
なる。

【００１０】また受信機側ではデ・インターリーブを行
なう場合にそのインターリーブ・ブロック同期を確定す
る必要がある。すなわちインターリーブ・ブロックの先
頭位置がデ・インターリーブのためのアドレス制御の先
頭位置と一致しないとデ・インターリーブが正しく行な
われないからである。この操作は、図８に示した誤り率
検出手段７によって行なわれる。

【００１１】ここで、誤り率の判定は図９に示す回路に
よって実現することができる。同図に示す構成はたたみ
込み符号化／ビタビ復号化の例で（符号化率１／２）変
調はＢＰＳＫであり、軟判定復調データの２シンボル分
によりビタビ復号が施される。この軟判定復調データの
上位１ビットは硬判定データである。この硬判定データ
２ビットから簡易復号が行なわれ（例えば特開平５−２
４４０１９号公報参照）、ビタビ復号にかかる時間分と
合わせるための遅延が施される。次にビタビ復号後のデ
ータと比較される。この時、Ｃ／Ｎがある程度とれてい
るときにはビタビ復号後のデータ列の誤り率は簡易復号
後のデータ列の誤り率に比べ十分小さいので簡易復号後
のデータ列の誤り率そのものになる。簡易復号後のデー
タ列の誤り率とビタビ復号後の誤り率には相関関係があ
るので、ビタビ復号後のデータ列の誤り率を推定でき
る。

【００１２】図１０はインターリーブで深さｎ_i ＝３の
ときの斜行インターリーブの原理を示す説明図であり、
斜め方向に順次データを書き込む。またこの際使用する
メモリは図１１に示す如く３×３の容量を有するメモリ
となる。そして、このときのデータ例は図１２に示す如
くとなる。

【００１３】そして、デ・インターリーブが正しく行な
われるためには図１０に示すインターリーブ・マトリッ
クスにおける先頭行とメモリの先頭行が一致していれば
良く、列方向にはずれていても良い。例えば図１３に示
すように図１０に比べ、１列ずれていてもデータに対す
るメモリアドレスの列アドレスが１列分ずれるだけであ
り、図１４に示されるようにデ・インターリーブ後のデ
ータ列には何等影響はない。つまり、図１２に対して図
１４のデータ列は列アドレスが１区間分だけずれている
が、デ・インターリーブ後のデータ列には影響はない。

【００１４】しかしながら、行方向にずれた場合には正
しいデ・インターリーブ後のデータ列を得ることができ
ない。以下、これを詳しく説明する。

【００１５】いま、０，１，２，３，…という順で伝送
されるデータ列を図１５のように斜め方向にインターリ
ーブしてデータを書き込むと、読み出されるデータは、
０，ｘ，ｘ，ｘ，ｘ，５，１，ｘ，ｘ，ｘ，１０，６，
２，ｘ，ｘ，１５，１１，…という順に並べ換えられ
る。そして、この反対にデ・インターリーブを行なえば
元のデータ列に復元される。これに対して、行方向にデ
ータがずれると、図１６に示すようになり、これをデ・
インターリーブすると、ｘ，０，１，２，３，ｘ，５，
６，７，８，ｘ，１０，１１，１２，１３，ｘ，１５，
１６，…となり、より詳しくは図１９に示す如くとな
る。したがって、正しいデータ列が得られない。

【００１６】そして、これを解決するためには、インタ
ーリーブの開始位置とデ・インターリーブの開始位置と
を同期させれば良い。これは、図８に示した誤り率検出
手段７にて行なうことができる。即ち、同期がとれてい
ない場合には、デ・インターリーブの開始位置を１つづ
つずらして行けばよい。これによれば、最高でも４回ず
らせば同期がとれることになる。

【００１７】また、図２２に示すような速度変換を伴う
伝送系において、入力シンボル列のビット単位であるｎ
out 、速度変換後のシンボル列のビット単位であるｍ0
及びインターリーブ・ブロックのサイズｎｓが以下に示
す関係にあるとき、同期コードを使用しなくてもデ・イ
ンターリーブのための同期をとることができることが知
られている。

【００１８】図２２において、送信側では、ｎout ビッ
ト単位で入力される入力シンボル列が速度変換回路３０
によりｎout からｍ0 への速度変換が施され、この速度
変換されたシンボル列がＦＥＣ符号化回路３１によりｍ
0 ビット毎にＦＥＣ符号化され、インターリーブ回路３
２により例えば図３に示したサイズｎs （この場合ｎs
＝９）のブロック・インターリーブが施された後、変調
回路３３により変調されて伝送路３４へ送出される。そ
して、受信側では、復調回路３５で復調された後、デ・
インターリーブ回路３６により送信側のインターリーブ
と逆の操作であるデ・インターリーブが施された後、Ｆ
ＥＣ復号回路３７によりＦＥＣ復号され、ｍ0 ビット単
位のシンボル列が速度変換回路３８により、ｍ0 からｎ
out への速度変換が施される。

【００１９】このような伝送系において、ｎs ×ｍo が
ｎout で割り切れると、各インターリーブ・ブロックの
先頭の位置では、ｎout ビット中の同一のビット位置が
現れるため、同期コードを使用しなくてもｎout ビット
のビット同期をとることが可能となる。

【００２０】

【発明が解決しようとする課題】しかしながら、図１６
に示したように、行方向にデータが１つずれた場合は、
前記したようにデ・インターリーブ後のデータは、ｘ，
０，１，２，３，ｘ，５，６，７，８，ｘ，１０，１
１，…となり、正しいデータとあまり変わりがない。つ
まり、このデータの誤りが、伝送誤りなのか、デ・イン
ターリーブの際の開始位置のずれによる誤りであるかの
判別がつかず、正しいデータの復号が行なえないという
欠点があった。

【００２１】この発明はこのような従来の課題を解決す
るためになされたもので、その目的とするところは、デ
・インターリーブの際の同期ずれによる誤りか、伝送誤
りかを容易に判別することのできる伝送方式、符号化装
置、復号装置を提供することにある。

【００２２】

【課題を解決するための手段】上記目的を達成するた
め、本願請求項１記載の伝送方式は、ＦＥＣ符号化方式
によるＦＥＣ符号後のシンボル列を順次マトリクス状に
配置してインターリーブ・ブロックを構成し、各インタ
ーリーブ・ブロック毎にインターリーブを施して伝送を
行う伝送方式において、前記インターリーブを施す際
に、任意に設定された配列順序で各インターリーブ・ブ
ロック毎のシンボル列を配列することを特徴とする。

【００２３】また、請求項２記載の伝送方式は、ＦＥＣ
符号化方式によるＦＥＣ符号後のシンボル列を順次斜行
するマトリクス状に配置してインターリーブ・ブロック
を構成し、各インターリーブ・ブロック毎に斜行インタ
ーリーブを施して伝送を行う伝送方式において、前記斜
行するインターリーブ・ブロックを構成する際に、任意
に設定された配列順序で各インターリーブ・ブロック毎
のシンボル列を配列することを特徴とする。

【００２４】請求項３記載の伝送方式は、前記請求項１
または請求項２記載の伝送方式において、前記任意に設
定される配列順序はＰＮ符号（擬似乱数符号）により決
定されることを特徴とする。

【００２５】請求項４記載の伝送方式は、前記請求項１
ないし請求項３のいずれかに記載の伝送方式において、
前記任意に設定された配列順序は、前記各インターリー
ブ・ブロックを構成する最初のシンボルと最後のシンボ
ルとを除外して並べ替えを行うことを特徴とする。

【００２６】また、請求項５記載の符号化装置は、ＦＥ
Ｃ符号化されたシンボル列をインターリーブして伝送す
る符号化装置において、たたみ込み符号化方式あるいは
トレリス符号化変調方式による符号化を施すＦＥＣ符号
化手段と、該ＦＥＣ符号化手段にて符号化して得られた
シンボル列の配列順序を任意に変更して順次マトリクス
状に配置してインターリーブ・ブロックを構成する手段
と、を有することを特徴とする。

【００２７】請求項６記載の符号化装置は、ＦＥＣ符号
化されたシンボル列をインターリーブして伝送する符号
化装置において、たたみ込み符号化方式あるいはトレリ
ス符号化変調方式による符号化を施すＦＥＣ符号化手段
と、該ＦＥＣ符号化手段にて符号化して得られたシンボ
ル列をそれぞれ所定の数のシンボル毎に各シンボルの配
列順序を任意に変更してマトリクス状に斜行して配置し
てインターリーブ・ブロックを構成する手段と、を有す
ることを特徴とする。

【００２８】請求項７記載の符号化装置は、前記請求項
５または請求項６記載の符号化装置において、前記任意
に変更される配列順序はＰＮ符号により決定されること
を特徴とする。

【００２９】請求項８記載の符号化装置は、前記請求項
５または請求項６記載の符号化装置において、前記任意
に変更される配列順序は、前記各インターリーブ・ブロ
ックの最初のシンボルと最後のシンボルとを除外して並
べ替えを行うことを特徴とする。

【００３０】また、請求項９記載の復号装置は、前記請
求項５ないし請求項８のいずれかに記載の符号化装置に
より符号化されかつインターリーブされたシンボル列を
デ・インターリーブしかつ復号する復号装置であって、
前記インターリーブされたシンボル列に対して、前記変
更された順序でデ・インターリーブを施すデ・インター
リーブ手段と、該デ・インターリーブ手段により得られ
たシンボル列の誤り率を検出する誤り率検出手段と、こ
の誤り率が所定値以上の際には、前記デ・インターリー
ブ手段によるデ・インターリーブのタイミングを順次ず
らして再度前記デ・インターリーブ手段に前記インター
リーブされたシンボル列を供給する手段と、を有するこ
とを特徴とする。

【００３１】請求項１０記載の復号装置は、前記請求項
９記載の復号装置において、前記誤り率検出手段は、前
記デ・インターリーブされたシンボル列をビタビ復号す
るビタビ復号手段と、前記デ・インターリーブされたシ
ンボル列を簡易復号する簡易復号手段と、前記ビタビ復
号手段による復号結果と前記簡易復号手段による復号結
果とを比較して誤り率を検出する比較判定手段と、から
構成されることを特徴とする。

【００３２】また、請求項１１記載の伝送方式は、ＦＥ
Ｃ符号化されたシンボル列をインターリーブして伝送す
る伝送方式において、送信側では、ｎout ビット単位で
入力される入力シンボル列にｎout からｍ0 への速度変
換を行ってｍ0 ビット毎にＦＥＣ符号化を施し、このＦ
ＥＣ符号化によって得られたシンボル列をｎs シンボル
毎に区切ってインターリーブ・ブロックを構成し、該イ
ンターリーブ・ブロック毎に斜め配置を施して行数がＩ
のインターリーブ・マトリクスを構成し、インターリー
ブを施してインターリーブ・シンボル列を送出し、受信
側では、前記インターリーブ・シンボル列に対応する受
信されたシンボル列に対して前記送信側の逆操作である
デ・インターリーブ及びＦＥＣ復号を施して、１シンボ
ルあたりｍ0 ビットを含むＦＥＣ復号後のシンボル列を
得た後、ｍ0 からｎout への速度変換を施してｎout ビ
ット単位で出力するときに、前記Ｉ、ｍ0 及びｎout の
値を、Ｉとｍ0 との積がｎout で割り切れるように設定
することを特徴とする。

【００３３】また、請求項１２記載の符号化装置は、Ｆ
ＥＣ符号化されたシンボル列をインターリーブして伝送
する符号化装置において、ｎout ビット単位で入力され
る入力シンボル列に対してｎout からｍ0 への速度変換
を行う速度変換手段と、該速度変換手段から出力される
シンボル列のｍ0 ビット毎にＦＥＣ符号化を施すＦＥＣ
符号化手段と、このＦＥＣ符号化によって得られたシン
ボル列をｎs シンボル毎に区切ってインターリーブ・ブ
ロックを構成し、このインターリーブ・ブロック毎に斜
め配置を施して行数がＩのインターリーブ・マトリクス
を構成し、インターリーブを施してインターリーブ・シ
ンボル列を送出するインターリーブ手段と、を有し、前
記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ0 との積がｎout
で割り切れるように設定されることを特徴とする。

【００３４】また、請求項１３記載の復号装置は、前記
請求項１２記載の符号化装置により符号化され送出され
たインターリーブ・シンボル列を受信して復号する復号
装置であって、前記インターリーブ・シンボル列に対応
する受信されたシンボル列に対して、行数がＩのインタ
ーリーブ・マトリクスを用いて前記送信側の逆操作であ
るデ・インターリーブを施すデ・インターリーブ手段
と、該デ・インターリーブ手段の出力に対して復号を施
して、１シンボルあたりｍ0 ビットを含むＦＥＣ復号後
のシンボル列を得るＦＥＣ復号手段と、該ＦＥＣ復号手
段から出力されるシンボル列に対してｍ0 からｎout へ
の速度変換を施してｎout ビット単位で出力する速度変
換手段と、を有し、前記Ｉ、ｍ0 及びｎout の値を、Ｉ
とｍ0 との積がｎout で割り切れるように設定されるこ
とを特徴とする。

【００３５】また、請求項１４記載の伝送方式は、ＦＥ
Ｃ符号化されたシンボル列をインターリーブして伝送す
る伝送方式において、送信側では、ｎout ビット単位で
入力される入力シンボル列にｎout からｍ0 への速度変
換を行ってｍ0 ビット毎にＦＥＣ符号化を施し、このＦ
ＥＣ符号化によって得られたシンボル列をｎs シンボル
毎に区切ってインターリーブ・ブロックを構成し、任意
に設定された配列順序で各インターリーブ・ブロック毎
のシンボル列を配列する斜め配置を施して行数がＩのイ
ンターリーブ・マトリクスを構成し、インターリーブを
施してインターリーブ・シンボル列を送出し、受信側で
は、前記インターリーブ・シンボル列に対応する受信さ
れたシンボル列に対して前記送信側の逆操作であるデ・
インターリーブ及びＦＥＣ復号を施して、１シンボルあ
たりｍ0 ビットを含むＦＥＣ復号後のシンボル列を得た
後、ｍ0 からｎout への速度変換を施してｎout ビット
単位で出力するときに、前記Ｉ、ｍ0 及びｎout の値
を、Ｉとｍ0 との積がｎoutで割り切れるように設定す
ることを特徴とする。

【００３６】また、請求項１５記載の符号化装置は、Ｆ
ＥＣ符号化されたシンボル列をインターリーブして伝送
する符号化装置において、ｎout ビット単位で入力され
る入力シンボル列に対してｎout からｍ0 への速度変換
を行う速度変換手段と、この速度変換手段から出力され
るシンボル列のｍ0 ビット毎にＦＥＣ符号化を施すＦＥ
Ｃ符号化手段と、このＦＥＣ符号化によって得られたシ
ンボル列をｎs シンボル毎に区切ってインターリーブ・
ブロックを構成し、このインターリーブ・ブロック毎に
インターリーブ・ブロックを構成する各シンボルの配列
順序を任意に変更して斜め配置を施して行数がＩのイン
ターリーブ・マトリクスを構成し、インターリーブを施
してインターリーブ・シンボル列を送出するインターリ
ーブ手段と、を有し、前記Ｉ、ｍ0 及びｎout の値を、
Ｉとｍ0 との積がｎout で割り切れるように設定される
ことを特徴とする。

【００３７】また、請求項１６記載の復号装置は、前記
請求項１５記載の符号化装置により符号化され送出され
たインターリーブ・シンボル列を受信して復号する復号
装置であって、前記インターリーブ・シンボル列に対応
する受信されたシンボル列に対して、行数がＩのインタ
ーリーブ・マトリクスを用いて前記変更された順序で送
信側の逆操作であるデ・インターリーブを施すデ・イン
ターリーブ手段と、該デ・インターリーブ手段により得
られたシンボル列の誤り率を検出する誤り率検出手段
と、この誤り率が所定値以上の際には、前記デ・インタ
ーリーブ手段によるデ・インターリーブのタイミングを
順次ずらして再度前記デ・インターリーブ手段に前記イ
ンターリーブされたシンボル列を供給する手段と、前記
デ・インターリーブ手段の出力に対して復号を施して、
１シンボルあたりｍ0 ビットを含むＦＥＣ復号後のシン
ボル列を得るＦＥＣ復号手段と、このＦＥＣ復号手段か
ら出力されるシンボル列に対してｍ0 からｎout への速
度変換を施してｎout ビット単位で出力する速度変換手
段と、を有し、前記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ
0 との積がｎout で割り切れるように設定されることを
特徴とする。

【００３８】

【作用】上述の如く構成された本願請求項１記載の伝送
方式及び請求項５記載の符号化装置によれば、ＦＥＣ符
号化方式における、ＦＥＣ符号後のシンボル列を順次マ
トリクス状に配置してインターリーブ・ブロックを構成
しインターリーブを施す際に前記シンボル列を、当該イ
ンターリーブ・ブロックについて、順序をある定めた並
べ変えた順序で行なうことでデ・インターリーブ開始位
置が１つずれた場合でも本来の正しいデ・インターリー
ブ・シンボル列と大きく異なり、デ・インターリーブ開
始位置のずれを容易に検出し、伝送路誤りとの区別が明
確にでき、同期引き込み限界Ｃ／Ｎ性能を大きくとれ
る。

【００３９】また、請求項２記載の伝送方式及び請求項
６記載の符号化装置によれば、インターリーブ・ブロッ
クを構成しインターリーブを施す際に、シンボル列を順
次、当該インターリーブ・ブロックについて斜行して順
序をある定めた並べ変えた順序で行なうことで、インタ
ーリーブ・ブロックがｎ_i+1 なので最悪でもｎ_i 回のシ
フト操作と誤り検出により、約１／ｎ_i のスピードが実
現できる。

【００４０】請求項３記載の伝送方式及び請求項７記載
の符号化装置によれば、ある定めた並べ変えた順序をＰ
Ｎ符号（擬似乱数符号）で行なうことにより、従来ＲＯ
Ｍ等でタイミングを作成したものが簡単な擬似乱数発生
回路により容易に構成できる。

【００４１】請求項４記載の伝送方式及び請求項８記載
の符号化装置によれば、各インターリーブ・ブロックの
最上段と最下段のデータが、配列を変えない元のデータ
と同一とされるので、書き込み、読み出し時の遅延を最
小とすることができるようになる。

【００４２】請求項９記載の復号装置においては、請求
項５乃至８記載の符号化装置にて符号化されたデータを
復号し、この誤り率が大きいときにはデ・インターリー
ブの開始位置がずれていると判定し、１つずつずらしな
がらデ・インターリーブを行なう。従って、デ・インタ
ーリーブの開始位置を正確に合わせることができるよう
になる。

【００４３】請求項１０記載の復号装置では、請求項９
記載の誤り率検出手段はデ・インターリーブされたデー
タを、一方でビタビ復号し、他方で簡易復号する。そし
て、ビタビ復号の結果が正しいデータであるとして、こ
の結果と簡易復号結果とを比較することによって誤り率
を検出する。

【００４４】請求項１１ないし請求項１６記載の伝送方
式、符号化装置及び復号装置によれば、送信側では、ｎ
out ビット単位で入力される入力シンボル列にｎout か
らｍ0 への速度変換を行ってｍ0 ビット毎にＦＥＣ符号
化を施し、このＦＥＣ符号化によって得られたシンボル
列をｎs シンボル毎に区切ってインターリーブ・ブロッ
クを構成し、該インターリーブ・ブロック毎に斜め配置
を施して行数がＩのインターリーブ・マトリクスを構成
してインターリーブを施す際に、前記Ｉ、ｍ0及びｎout
の値を、Ｉとｍ0 との積がｎout で割り切れるように
設定することにより、受信側で、インターリーブ・ブロ
ックのサイズｎs の頭の位置が一致しなくても、列方向
にずれていても、同期コードを使用すること無くビット
同期をとることが可能となる。

【００４５】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。本発明の伝送方式、符号化装置、復号装置は、図
８に示した伝送装置において、インターリーブ回路２、
及びデ・インターリーブ回路５におけるインターリー
ブ、デ・インターリーブの方法が従来と異なる。

【００４６】図１は本実施例に係る斜行インターリーブ
を示す説明図である。従来においては（図１５参照）、
データ列を斜め方向に順次書き込んでいたが、本実施例
では、斜め方向に順序を入れ換えて書き込む方式をと
る。図１７に、インターリーブ後のデータ列、デ・イン
ターリーブ後のデータ列、及び図５に示したＲＡＭ制御
のタイミング制御のタイミングを示す。ここでは、簡便
のためＲＡＭのアドレスをインターリーブ・マトリクス
の行と列に対応させ、それぞれ行アドレス、列アドレス
とする。この例はデ・インターリーブ回路の遅延量を最
小化したもので、５シンボルに一度ＲＡＭ出力選択信号
は‘０’となり、図１７においてデータ入力がそのまま
データ出力となる。

【００４７】図１に示す様に、斜行順序を０，３，１，
２，４としてあるが、この最初と最後（この場合０と
４）の位置を変えないと、遅延量が最小となる。また受
信機側ではデ・インターリーブを行なう場合にそのイン
ターリーブ・ブロック同期を確定する必要がある。すな
わちインターリーブ・ブロックの先頭位置がデ・インタ
ーリーブのためのアドレス制御の先頭位置と一致しない
とデ・インターリーブが正しく行なわれないからであ
る。

【００４８】これについては、従来例と同様に、図８に
示す誤り率検出手段７にて誤り率が検出され、誤り率が
大きいときには、デ・インターリーブ回路５におけるデ
・インターリーブの先頭位置をずらしながら同期を確定
する。また、図９にて示した簡易復号器１１の符号結果
とビタビ復号器１４による復号結果との比較により誤り
率を検出する点についても従来と同様である。

【００４９】以上の点をふまえて、本実施例の動作につ
いて以下に説明する。本実施例では、図１に示したよう
に、斜行してデータ列をメモリに書き込む際にその順序
を入れ換えている。つまり、０，３，１，２，４，５，
８，６，…の順にデータを書き込み、０，ｘ，ｘ，ｘ，
ｘ，５，３，ｘ，ｘ，ｘ，１０，８，１，ｘ，ｘ，１
５，１３，…の順に読み出している。

【００５０】いま、データ列が行方向に１つずれると、
図２の如くのデータとなり、デ・インターリーブ後のデ
ータは図１８に示す通りとなる。即ち、ｘ，０，３，
１，２，ｘ，５，８，６，７，ｘ，１０，…となる。そ
して、このデータ列は、前記した正しいデータ列と比較
して大きく異なる。従って、図８に示した誤り率検出手
段７においては、デ・インターリーブの際の同期誤りで
あるか、伝送中の伝送誤りであるかを容易に検出するこ
とができるようになる。発明者らによる実際の試験によ
れば、デ・インターリーブの開始位置の誤りによるもの
と伝送路上の雑音による誤りとの違いは、２ｄＢ程度と
なることが確認された。

【００５１】次にｎ_i ＝７の場合のインターリーブ、及
びデ・インターリーブ回路における、アドレス発生回路
について一例を図２０，２１に示す。書き込みアドレス
（図２１）については、カウンタにより構成し、ｎ_i+1
進カウンタ２１より行カウンタを、ｎ_i カウンタ２２よ
り列カウンタを構成する。読み出し（図２０）はフリッ
プフロップ２５ａ〜２５ｃでＭ系列生成によりＰＮ符号
を発生し、擬似ランダムアドレスを発生させる。行アド
レスは、ｎ_i+1 カウンタ２３からの信号によりｎ_i+1 周
期でリセットさせる。フリップフロップ２５ａ〜２５ｃ
はｎ_i+1 カウンタ２３からの信号によりクロックに同期
してリセットがかかり、行アドレスを発生させる。

【００５２】列アドレスの発生手段は、ｎ_i カウンタ２
４はｎ_i+1 カウンタ２３よりｎ_i+1回に一度カウントア
ップし、行アドレスとｎ_i カウンタ２４との加算値が列
アドレスとして出力される。

【００５３】この例において、読み出しアドレス発生
の、ｎ_i+1 カウンタ２３と書き込みアドレス発生のｎ
_i+1 カウンタ２１を、また読み出しアドレス発生の、ｎ
_i カウンタ２４と書き込みアドレス発生のｎ_i+1 カウン
タ２２を、それぞれ兼用することが可能である。

【００５４】カウンタはアップカウンタだけでなく、当
然ダウンカウンタでも可能である。またｎ_i ＝７以外で
も、同様のことが可能であり、さらにＰＮ符号の発生機
はこの列にとらわれることなく、ほかの異なるものでも
かまわない。

【００５５】読み出しカウンタは、図２０における読み
出しのアドレス値をＲＯＭ等に記憶しておいてもよい。

【００５６】こうして、図１に示したようにランダムに
データ列を入れ換えて斜行インターリーブを行なうこと
ができ、更に、これに対するデ・インターリーブも行な
うことができるのである。

【００５７】また、図９に示した比較判定手段１３にて
比較判定に予め指定される値をいき値として用意するこ
とにより不一致頻度または推定された誤り率が当該いき
値を越えるか否かを判定して、例えばこのいき値を越え
たときに同期フラグを下げて非同期状態を示すことがで
きる。

【００５８】また比較判定手段に異なる２種類の値を用
意し、非同期、同期状態によりこれらのいき値を適宜切
り替えることにより、ヒステリシス特性を持たせること
ができ、同期フラグの発生の安定化を計ることができ
る。つまり、非同期のときはデ・インターリーブの開始
位置によるデータ誤りなのか、ノイズによる伝送誤りな
のかの判断がつきにくいことがあるいき値を低くしてお
き、デ・インターリーブの同期がとれた後は、同期がず
れる可能性は極めて低いのでいき値を高くして安定化を
図る。

【００５９】また、図９ではビタビ復号器１４を用いて
誤り率を検出したが、ビタビ復号の最ゆうパスメトリッ
クから推定する方法もある。これは誤りのある場合、シ
ンボルのハミング距離または、対数ゆう度関数の計量値
がオーバーフローを起こすため、定期的に、値を下げる
必要が有り、この頻度を計測することで、誤り率が推定
できる。あるいは最ゆうパスメトリックの値とＣ／Ｎと
は相関があるのでこれを利用する方法もある（特公平４
−１０７７３号公報）。

【００６０】次に、本発明に係る伝送方式、符号化装置
及び復号装置を速度変換を伴う伝送方式、符号化装置及
び復号装置に適用した実施例を説明する。速度変換を伴
う伝送方式の全体構成は、従来技術において、図２２で
説明したものと同様である。図２３、図２４は、それぞ
れコンボリューショナル・インターリーブにおけるエン
コーダー及びデコーダの構成を示すブロック図である。
図２３において、送信側のインターリーブに用いられる
エンコーダは、それぞれ制御回路４０からの制御によ
り、同一位相、同一周期Ｉで順次接続される接点を選択
する２つのセレクタ４１及び４２と、２つのセレクタ４
１，４２の互いに対向する接点間に設けられた順次遅延
時間が増加する遅延回路と、を備えて構成される。

【００６１】セレクタ４１及び４２は、それぞれ共通接
点４１−Ｃ及び４２−Ｃと，これに択一的に接続可能な
Ｉ個の接点４１−１（接点番号１）、４１−２（接点番
号２、以下同様）、…、４１−Ｉ及び４２−１（接点番
号１）、４２−２（接点番号２、以下同様）、…、４２
−Ｉとを有し、それぞれ制御回路４０からの制御によ
り、同一位相、同一周期Ｉで順次接続される接点を選択
する。セレクタ４１と４２との間に設けられた遅延回路
は、それぞれ（接点番号−１）個の遅延素子Ｍを直列に
配列して、それぞれ（接点番号−１）×Ｍだけ信号を遅
延させる回路である。すなわち、それぞれのセレクタの
接点番号１の間に設けられた１番目のパスにおいては、
セレクタ４１に入力した信号は、遅延無くそのまま出力
される。２番目のパスでは、Ｍ遅延行われる。この遅延
は、Ｉ周期を１サンプルとして行うので、結果的には、
入力された信号は、Ｉ×Ｍだけ遅延する。以下、同様
に、Ｉ×２Ｍ，Ｉ×３Ｍ，…，Ｉ×（Ｉ−１）Ｍだけ遅
延して出力される。

【００６２】図２４において、受信側でデ・インターリ
ーブのために用いられるデコーダは、それぞれ共通接点
５１−Ｃ，５２−Ｃとこれに択一的に接続可能なＩ個の
接点とを有しそれぞれ制御回路５０からの制御により、
同一位相、同一周期Ｉで順次接続される接点を選択する
２つのセレクタ５１及び５２と、２つのセレクタ５１，
５２の互いに対向する接点間に設けられた順次遅延時間
が減少する遅延回路と、を備えて構成される。すなわ
ち、１番目のパスにおいては、５１に入力した信号は、
Ｉ×（Ｉ−１）Ｍだけ遅延して出力される。２番目のパ
スでは、Ｉ×（Ｉ−２）Ｍだけ遅延が行われる。以下、
同様に、それぞれ、Ｉ×（Ｉ−３）Ｍ，…，Ｉ×Ｍ，
０，だけ遅延して出力される。これによりデコーダー
は、エンコーダーの逆の操作を行い、シンボル列の順序
を復元する。

【００６３】コンボリューショナル・インターリーブに
関しては、G.D.Forney Jr.“Burst-Correcting Codes f
or the Classic Busty Channel" IEEE,TRANS.on COMM.T
ECH.Vol.COM-19,No5,Oct.1971に詳しく記載されてい
る。

【００６４】図１０に示されるような、斜めインターリ
ーブによるインターリーブ・ブロックや、図２３に示さ
れるようなコンボリューショナル・インターリーブにお
いては、インターリーブ・ブロックのサイズｎs の頭の
位置が一致しなくても、また列方向にずれていても、正
しくデ・インターリーブすることが可能である。この点
に着目すると、インターリーブ・ブロックの縦、つまり
インターリーブ・マトリックスの行数をＩ、ｎout ビッ
ト単位で入力される入力シンボル列をｎout からｍ0 に
速度変換するとすれば、Ｉ×ｍ0 がｎout で割り切れる
ように、Ｉ，ｍ0 ，ｎout を設定すれば、同期コードを
使用しなくてもビット同期をとることが可能となる。こ
れは、従来のブロック・インターリーブで使用されたブ
ロックサイズをｎs としたときにｎs ×ｍ0 がｎout で
割り切れるように設定するのに比べて、より制限の緩や
かな自由度の大きい値を使用することが可能となる。

【００６５】また、図２３及び図２４のそれぞれのセレ
クタが、同一位相で、同一周期Ｉで、任意に設定した順
序で選択することも可能である。

【００６６】

【発明の効果】以上説明した様に本発明によればデ・イ
ンターリーブ開始位置がずれたデ・インターリーブ後の
復号データ列は、正しいデータ列と大きく異なり、伝送
路上の雑音による誤りとの判別が容易であるので、より
Ｃ／Ｎの悪い状況においても安定した同期判定を行なう
ことができる。

【００６７】また、デ・インターリーブ側でこの順序の
入れ替え順を知らなければ復号できない。これより簡単
にスクランブルをかける効果も得られる。

【図面の簡単な説明】

【図１】本発明に係る斜めインターリーブを示す説明
図。

【図２】図１に示したデータ列の行方向にずれが発生し
たときのデータを示す説明図。

【図３】従来におけるインターリーブ・ブロックの構成
及びその送り順を示す説明図。

【図４】図３に示したインターリーブ・ブロックに係る
デ・インターリーブ・ブロックのタイミングを示すタイ
ミングチャート。

【図５】従来におけるインターリーブ、デ・インターリ
ーブ回路の構成の一例を示すブロック図。

【図６】図５に示したインターリーブ、デ・インターリ
ーブ回路におけるタイミングを示したタイムチャート。

【図７】図３に示したインターリーブ、デ・インターリ
ーブ・ブロックのメモリ構成とアドレスの例を示す説明
図。

【図８】インターリーブを用いるときの送信及び受信装
置の概略構成を示すブロック図。

【図９】誤り検出手段の構成の一例を示すブロック図。

【図１０】斜めインターリーブ・ブロック及びその送り
順を示す説明図。

【図１１】斜めインターリーブ・ブロックのアドレス例
を示す説明図。

【図１２】図１０に示したインターリーブ・ブロックに
係るタイミングを示すタイムチャート。

【図１３】インターリーブ・ブロックとメモリのデータ
が一列ずれた状態を示す説明図。

【図１４】図１３に示したインターリーブ・ブロックに
係るタイミングを示すタイムチャート。

【図１５】従来における斜めインターリーブ・ブロック
を示す説明図。

【図１６】図１５に示した斜めインターリーブにおける
デ・インターリーブ・ブロックが１つずれた場合を示す
説明図。

【図１７】本発明に係るデ・インターリーブのアドレス
タイミングを示すタイミングチャート。

【図１８】本発明に係るデ・インターリーブ・ブロック
が１つずれた場合のデータの関係を示すタイミングチャ
ート。

【図１９】図１５に示したインターリーブ・ブロックに
係るタイミングを示すタイムチャート。

【図２０】本発明に係る読み出しアドレス発生回路の構
成を示すブロック図。

【図２１】本発明に係る書き込みアドレス発生回路の構
成を示すブロック図。

【図２２】速度変換を伴う伝送系の構成を示すブロック
図。

【図２３】コンボリュ−ショナル・インターリーブにお
けるエンコーダーの構成を示すブロック図。

【図２４】コンボリュ−ショナル・インターリーブにお
けるデコーダーの構成を示すブロック図。

【符号の説明】

１ ＦＥＣ符号化器、２ インターリーブ回路、３ 変
調器、４ 復調器 ５ デ・インターリーブ回路、６ ＦＥＣ復号器、７
誤り率検出手段、１１ 簡易復号器、１２ 遅延回路、
１３ 比較判定手段、１４ ビタビ復号器、２１ ｎ
_i+1 カウンタ、２２ ｎ_i カウンタ、２３ ｎ_i+1 カウ
ンタ、２４ ｎ_i カウンタ、２５ａ〜２５ｃ フリップ
フロップ

Claims (16)

【特許請求の範囲】
1. 【請求項１】 ＦＥＣ符号化方式によるＦＥＣ符号後の
   シンボル列を順次マトリクス状に配置してインターリー
   ブ・ブロックを構成し、各インターリーブ・ブロック毎
   にインターリーブを施して伝送を行う伝送方式におい
   て、 前記インターリーブを施す際に、任意に設定された配列
   順序で各インターリーブ・ブロック毎のシンボル列を配
   列することを特徴とする伝送方式。
2. 【請求項２】 ＦＥＣ符号化方式によるＦＥＣ符号後の
   シンボル列を順次斜行するマトリクス状に配置してイン
   ターリーブ・ブロックを構成し、斜行インターリーブを
   施して伝送を行う伝送方式において、 前記斜行するインターリーブ・ブロックを構成する際
   に、任意に設定された配列順序で各インターリーブ・ブ
   ロック毎のシンボル列を配列することを特徴とする伝送
   方式。
3. 【請求項３】 前記任意に設定された配列順序は、ＰＮ
   符号により決定されることを特徴とする請求項１または
   請求項２記載の伝送方式。
4. 【請求項４】 前記任意に設定された配列順序は、前記
   各インターリーブ・ブロックを構成する最初のシンボル
   と最後のシンボルとを除外して並べ替えを行うことを特
   徴とする請求項１ないし請求項３のいずれかに記載の伝
   送方式。
5. 【請求項５】 ＦＥＣ符号化されたシンボル列をインタ
   ーリーブして伝送する符号化装置において、 たたみ込み符号化方式あるいはトレリス符号化変調方式
   による符号化を施すＦＥＣ符号化手段と、 該ＦＥＣ符号化手段にて符号化して得られたシンボル列
   の配列順序を任意に変更して順次マトリクス状に配置し
   てインターリーブ・ブロックを構成する手段と、 を有することを特徴とする伝送装置。
6. 【請求項６】 ＦＥＣ符号化されたシンボル列をインタ
   ーリーブして伝送する符号化装置において、 たたみ込み符号化方式あるいはトレリス符号化変調方式
   による符号化を施すＦＥＣ符号化手段と、 該ＦＥＣ符号化手段にて符号化して得られたシンボル列
   をそれぞれ所定の数のシンボル毎に各シンボルの配列順
   序を任意に変更してマトリクス状に斜行して配置してイ
   ンターリーブ・ブロックを構成する手段と、 を有することを特徴とする符号化装置。
7. 【請求項７】 前記任意に変更される配列順序はＰＮ符
   号により決定されることを特徴とする請求項５または請
   求項６記載の符号化装置。
8. 【請求項８】 前記任意に変更される配列順序は、前記
   各インターリーブ・ブロックの最初のシンボルと最後の
   シンボルとを除外して並べ替えを行うことを特徴とする
   請求項５または請求項６記載の符号化装置。
9. 【請求項９】 前記請求項５ないし請求項８のいずれか
   に記載の符号化装置により符号化されかつインターリー
   ブされたシンボル列をデ・インターリーブしかつ復号す
   る復号装置であって、 前記インターリーブされたシンボル列に対して、前記変
   更された順序でデ・インターリーブを施すデ・インター
   リーブ手段と、 該デ・インターリーブ手段により得られたシンボル列の
   誤り率を検出する誤り率検出手段と、 この誤り率が所定値以上の際には、前記デ・インターリ
   ーブ手段によるデ・インターリーブのタイミングを順次
   ずらして再度前記デ・インターリーブ手段に前記インタ
   ーリーブされたシンボル列を供給する手段と、 を有することを特徴とする復号装置。
10. 【請求項１０】 前記誤り率検出手段は、 前記デ・インターリーブされたシンボル列をビタビ復号
    するビタビ復号手段と、 前記デ・インターリーブされたシンボル列を簡易復号す
    る簡易復号手段と、 前記ビタビ手段による復号結果と前記簡易復号手段によ
    る復号結果とを比較して誤り率を検出する比較判定手段
    と、 から構成されることを特徴とする請求項９記載の復号装
    置。
11. 【請求項１１】 ＦＥＣ符号化されたシンボル列をイン
    ターリーブして伝送する伝送方式において、 送信側では、ｎout ビット単位で入力される入力シンボ
    ル列にｎout からｍ0への速度変換を行ってｍ0 ビット
    毎にＦＥＣ符号化を施し、このＦＥＣ符号化によって得
    られたシンボル列をｎs シンボル毎に区切ってインター
    リーブ・ブロックを構成し、該インターリーブ・ブロッ
    ク毎に斜め配置を施して行数がＩのインターリーブ・マ
    トリクスを構成し、インターリーブを施してインターリ
    ーブ・シンボル列を送出し、 受信側では、前記インターリーブ・シンボル列に対応す
    る受信されたシンボル列に対して前記送信側の逆操作で
    あるデ・インターリーブ及びＦＥＣ復号を施して、１シ
    ンボルあたりｍ0 ビットを含むＦＥＣ復号後のシンボル
    列を得た後、ｍ0 からｎout への速度変換を施してｎou
    t ビット単位で出力するときに、 前記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ0 との積がｎou
    t で割り切れるように設定することを特徴とする伝送方
    式。
12. 【請求項１２】 ＦＥＣ符号化されたシンボル列をイン
    ターリーブして伝送する符号化装置において、 ｎout ビット単位で入力される入力シンボル列に対して
    ｎout からｍ0 への速度変換を行う速度変換手段と、 該速度変換手段から出力されるシンボル列のｍ0 ビット
    毎にＦＥＣ符号化を施すＦＥＣ符号化手段と、 このＦＥＣ符号化によって得られたシンボル列をｎs シ
    ンボル毎に区切ってインターリーブ・ブロックを構成
    し、このインターリーブ・ブロック毎に斜め配置を施し
    て行数がＩのインターリーブ・マトリクスを構成し、イ
    ンターリーブを施してインターリーブ・シンボル列を送
    出するインターリーブ手段と、 を有し、前記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ0 との
    積がｎout で割り切れるように設定されることを特徴と
    する符号化装置。
13. 【請求項１３】 前記請求項１２記載の符号化装置によ
    り符号化され送出されたインターリーブ・シンボル列を
    受信して復号する復号装置であって、 前記インターリーブ・シンボル列に対応する受信された
    シンボル列に対して、行数がＩのインターリーブ・マト
    リクスを用いて前記送信側の逆操作であるデ・インター
    リーブを施すデ・インターリーブ手段と、 該デ・インターリーブ手段の出力に対して復号を施し
    て、１シンボルあたりｍ0 ビットを含むＦＥＣ復号後の
    シンボル列を得るＦＥＣ復号手段と、 該ＦＥＣ復号手段から出力されるシンボル列に対してｍ
    0 からｎout への速度変換を施してｎout ビット単位で
    出力する速度変換手段と、 を有し、前記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ0 との
    積がｎout で割り切れるように設定されることを特徴と
    する復号装置。
14. 【請求項１４】 ＦＥＣ符号化されたシンボル列をイン
    ターリーブして伝送する伝送方式において、 送信側では、ｎout ビット単位で入力される入力シンボ
    ル列にｎout からｍ0への速度変換を行ってｍ0 ビット
    毎にＦＥＣ符号化を施し、このＦＥＣ符号化によって得
    られたシンボル列をｎs シンボル毎に区切ってインター
    リーブ・ブロックを構成し、任意に設定された配列順序
    で各インターリーブ・ブロック毎のシンボル列を配列す
    る斜め配置を施して行数がＩのインターリーブ・マトリ
    クスを構成し、インターリーブを施してインターリーブ
    ・シンボル列を送出し、 受信側では、前記インターリーブ・シンボル列に対応す
    る受信されたシンボル列に対して前記送信側の逆操作で
    あるデ・インターリーブ及びＦＥＣ復号を施して、１シ
    ンボルあたりｍ0 ビットを含むＦＥＣ復号後のシンボル
    列を得た後、ｍ0 からｎout への速度変換を施してｎou
    t ビット単位で出力するときに、 前記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ0 との積がｎou
    t で割り切れるように設定することを特徴とする伝送方
    式。
15. 【請求項１５】 ＦＥＣ符号化されたシンボル列をイン
    ターリーブして伝送する符号化装置において、 ｎout ビット単位で入力される入力シンボル列に対して
    ｎout からｍ0 への速度変換を行う速度変換手段と、 この速度変換手段から出力されるシンボル列のｍ0 ビッ
    ト毎にＦＥＣ符号化を施すＦＥＣ符号化手段と、 このＦＥＣ符号化によって得られたシンボル列をｎs シ
    ンボル毎に区切ってインターリーブ・ブロックを構成
    し、このインターリーブ・ブロック毎にインターリーブ
    ・ブロックを構成する各シンボルの配列順序を任意に変
    更して斜め配置を施して行数がＩのインターリーブ・マ
    トリクスを構成し、インターリーブを施してインターリ
    ーブ・シンボル列を送出するインターリーブ手段と、 を有し、前記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ0 との
    積がｎout で割り切れるように設定されることを特徴と
    する符号化装置。
16. 【請求項１６】 前記請求項１５記載の符号化装置によ
    り符号化され送出されたインターリーブ・シンボル列を
    受信して復号する復号装置であって、 前記インターリーブ・シンボル列に対応する受信された
    シンボル列に対して、行数がＩのインターリーブ・マト
    リクスを用いて前記変更された順序で送信側の逆操作で
    あるデ・インターリーブを施すデ・インターリーブ手段
    と、 該デ・インターリーブ手段により得られたシンボル列の
    誤り率を検出する誤り率検出手段と、 この誤り率が所定値以上の際には、前記デ・インターリ
    ーブ手段によるデ・インターリーブのタイミングを順次
    ずらして再度前記デ・インターリーブ手段に前記インタ
    ーリーブされたシンボル列を供給する手段と、 前記デ・インターリーブ手段の出力に対して復号を施し
    て、１シンボルあたりｍ0 ビットを含むＦＥＣ復号後の
    シンボル列を得るＦＥＣ復号手段と、 このＦＥＣ復号手段から出力されるシンボル列に対して
    ｍ0 からｎout への速度変換を施してｎout ビット単位
    で出力する速度変換手段と、 を有し、前記Ｉ、ｍ0 及びｎout の値を、Ｉとｍ0 との
    積がｎout で割り切れるように設定されることを特徴と
    する復号装置。