RU2711035C1 - Модифицированное устройство коррекции ошибок с учетом сигнала стирания - Google Patents

Модифицированное устройство коррекции ошибок с учетом сигнала стирания Download PDF

Info

Publication number
RU2711035C1
RU2711035C1 RU2019114114A RU2019114114A RU2711035C1 RU 2711035 C1 RU2711035 C1 RU 2711035C1 RU 2019114114 A RU2019114114 A RU 2019114114A RU 2019114114 A RU2019114114 A RU 2019114114A RU 2711035 C1 RU2711035 C1 RU 2711035C1
Authority
RU
Russia
Prior art keywords
switch
shift register
output
input
inputs
Prior art date
Application number
RU2019114114A
Other languages
English (en)
Inventor
Олег Павлович Малофей
Александр Олегович Малофей
Виктор Андреевич Кучуков
Марина Сергеевна Малофей
Юлия Олеговна Харечкина
Алексей Николаевич Харечкин
Original Assignee
федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" filed Critical федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority to RU2019114114A priority Critical patent/RU2711035C1/ru
Application granted granted Critical
Publication of RU2711035C1 publication Critical patent/RU2711035C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/43—Majority logic or threshold decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Изобретение относится к телемеханике и вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации для коррекции ошибок в одноименных символах с учетом сигнала стирания при семикратном повторении сообщения. Технический результат - повышение помехоустойчивости в условиях интенсивного воздействия помех, приводящих к значительному искажению одноименных символов повторений сообщений. Устройство содержит пять переключателей, пять регистров сдвига, синхронизатор, решающий блок, кодопреобразователь, формирователь результата, второй решающий блок, блок исправления стираний и детектор качества с соответствующими связями. 4 ил., 2 табл.

Description

Изобретение относится к телемеханике и вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации для коррекции ошибок в одноименных символах с учетом сигнала стирания при семикратном повторении сообщения.
Известно устройство коррекции ошибок с расширенным набором решающих правил (патент РФ № 2152129, опубл. 27.06.2000), содержащее решающий блок, синхронизатор, четыре переключателя, выходы которых соединены с информационными входами четырех одноименных регистров.
Недостатком этого устройства является низкая помехоустойчивость, т.к. реализуя полный набор решающих правил на пяти повторениях сообщений, не исправляются четырехкратные и пятикратные ошибки в одноименных символах пяти повторений.
Известно модифицированное устройство коррекции ошибок (патент РФ № 2635253, опубл. 09.11.2017), выбранное в качестве прототипа. Устройство содержит пять регистров сдвига с переключателями, решающий блок, синхронизатор, кодопреобразователь, второй решающий блок, формирователь результата с соответствующими связями.
Недостатком данного устройства является низкая помехоустойчивость, т.к. реализуя набор решающих правил на семи повторах сообщений, не учитывается сигнал «стирание»
Figure 00000001
по наиболее надежным одноименным символам многократно повторенного сообщения, что снижает помехоустойчивость устройства.
Техническим результатом настоящего изобретения является повышение помехоустойчивости в условиях интенсивного воздействия помех, приводящих к значительному искажению одноименных символов повторений сообщений.
Технический результат достигается тем, что в устройство, содержащее пять переключателей, пять регистров сдвига, синхронизатор, решающий блок, кодопреобразователь, формирователь результата, второй решающий блок,
тактовый вход устройства подключен к тактовому входу синхронизатора,
установочный вход устройства подключен к установочным входам синхронизатора, кодопреобразователя, первого-пятого регистров сдвига,
первый выход синхронизатора соединен с первыми управляющими входами первого переключателя и первого регистра сдвига, при этом выход первого переключателя подключен к информационному входу первого регистра сдвига,
второй выход синхронизатора соединен с первыми управляющими входами второго переключателя и второго регистра сдвига, при этом выход второго переключателя подключен к информационному входу второго регистра сдвига,
третий выход синхронизатора соединен с первыми управляющими входами третьего переключателя, третьего регистра сдвига, решающего блока, вторыми управляющими входами второго переключателя и второго регистра сдвига, третьими управляющими входами первого переключателя и первого регистра сдвига, при этом выход третьего переключателя подключен к информационному входу третьего регистра сдвига,
четвертый выход синхронизатора соединен с первыми управляющими входами четвертого переключателя и четвертого регистра сдвига, вторыми управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, третьими управляющими входами второго переключателя и второго регистра сдвига, при этом выход четвертого переключателя подключен к информационному входу четвертого регистра сдвига,
пятый выход синхронизатора соединен с первыми управляющими входами пятого переключателя, пятого регистра сдвига, кодопреобразователя, вторыми управляющими входами четвертого переключателя и четвертого регистра сдвига, третьими управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, четвертыми управляющими входами второго переключателя и второго регистра сдвига, пятыми управляющими входами первого переключателя и первого регистра сдвига, при этом выход пятого переключателя подключен к информационному входу пятого регистра сдвига,
шестой выход синхронизатора соединен с первым управляющим входом второго решающего блока, вторыми управляющими входами пятого переключателя и пятого регистра сдвига, третьими управляющими входами четвертого переключателя и четвертого регистра сдвига,
седьмой выход синхронизатора соединен с первым управляющим входом формирователя результата, вторым управляющим входом второго решающего блока, третьими управляющими входами пятого переключателя и пятого регистра сдвига, четвертыми управляющими входами четвертого переключателя и четвертого регистра сдвига, пятыми управляющими входами третьего переключателя и третьего регистра сдвига, шестыми управляющими входами второго переключателя и второго регистра сдвига, седьмыми управляющими входами первого переключателя и первого регистра сдвига,
выход первого регистра сдвига подключен к первому дополнительному входу кодопреобразователя, вторым информационным входам решающего блока и формирователя результата, третьему информационному входу первого переключателя,
выход второго регистра сдвига подключен ко второму дополнительному входу кодопреобразователя, третьим информационным входам решающего блока, формирователя результата и второго переключателя,
выход третьего регистра сдвига подключен к третьему дополнительному входу кодопреобразователя, третьему информационному входу третьего переключателя, четвертым информационным входам решающего блока и формирователя результата,
выход четвертого регистра сдвига подключен к первому информационному входу второго решающего блока, ко второму информационному входу четвёртого переключателя, к четвертому дополнительному входу кодопреобразователя, пятым информационным входам решающего блока и формирователя результата,
выход пятого регистра сдвига подключен ко вторым информационным входам второго решающего блока и пятого переключателя,
первый выход кодопреобразователя подключен ко второму информационному входу первого переключателя, второй выход подключен ко второму информационному входу второго переключателя, третий выход подключен ко второму информационному входу третьего переключателя,
первый-четвертый выходы решающего блока являются первым-четвертым выходами устройства, первый-второй выходы второго решающего блока являются первым-вторым дополнительными выходами устройства, выход формирователя результата является третьим дополнительным выходом устройства, введены
блок исправления стираний и детектор качества, причем вход детектора качества является входом устройства, первый-второй выходы детектора качества подключены к первому-второму информационным входам блока исправления стираний, выход которого подключен первым информационным входам кодопреобразователя, первого-пятого переключателей, решающего блока, формирователя результата, третьему информационному входу второго решающего блока,
первый выход синхронизатора соединен с первым управляющим входом блока исправления стираний,
второй выход синхронизатора соединен со вторыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний,
третий выход синхронизатора соединен с третьим управляющим входом блока исправления стираний,
четвертый выход синхронизатора соединен с четвертыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига,
пятый выход синхронизатора связан с пятым управляющим входом блока исправления стираний,
шестой выход синхронизатора соединен с шестыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига, пятыми управляющими входами второго переключателя и второго регистра сдвига, четвертыми управляющими входами третьего переключателя и третьего регистра сдвига,
седьмой выход синхронизатора соединен с седьмым управляющим входом блока исправления стираний,
выходы первого-четвертого регистров сдвига подключены соответственно к третьему-шестому информационным вход блока исправления стираний.
Анализ и мажоритарная обработка одноименных символов всех групп представленных набором решающих правил позволяет исправить все трехкратные, четырехкратные и определенную долю пятикратных ошибок. Кроме того, учет сигнала «стирание»
Figure 00000001
по наиболее надежным одноименным символам позволяет корректировать ненадежные символы в последующих повторах, что снижает долю ошибок в принятом объеме информации. Предлагаемый набор решающих правил представлен в таблице 1. Так, первое решающее правило РП1 выполняет мажоритарную обработку по первым трем повторам сообщения и выдает результат по схеме «2 из 3». Правило РП6 выполняет мажоритарную обработку по первым пяти повторам сообщения и выдает результат по схеме «3 из 5».
На фиг. 1 представлена структурная схема модифицированного устройства коррекции ошибок с учетом сигнала стирания. Устройство содержит первый-пятый переключатели 1-5, первый-пятый регистры сдвига 6-10, синхронизатор 11, решающий блок 12, кодопреобразователь 13, формирователь результата 14, второй решающий блок 15, блок исправления стираний 16 и детектор качества 17.
Для обозначения принимаемых повторений сообщения используются следующие обозначения:
Figure 00000002
– одноименный символ повторения сообщения, принимаемого из канала связи,
Figure 00000003
,
Figure 00000004
– скорректированный по сигналу «стирание»
Figure 00000001
одноименный символ
Figure 00000002
повторения сообщения,
Figure 00000005
.
Первый-пятый переключатели 1-5 предназначены для коммутации информационных входов первого-пятого регистров сдвига 6-10. Выходы первого-пятого переключателей 1-5 являются соответствующими информационными входами первого-пятого регистров сдвига 6-10.
Первый-пятый регистры сдвига 6-10 являются стандартными элементами памяти и служат для хранения, перезаписи и выдачи информации, циркулирующей в устройстве: первого повтора
Figure 00000006
, скорректированных сигналом «стирание»
Figure 00000001
второго-седьмого повторов
Figure 00000007
-
Figure 00000008
, а также кода числа единиц первых пяти повторов
Figure 00000009
, т.е. двоичной записи количества полученных единиц по пяти принятым повторам.
Выход первого регистра сдвига 6 связан с третьими информационными входами первого переключателя 1 и блока исправления стираний 16, со вторыми информационными входами решающего блока 12 и формирователя результата 14, с первым дополнительным входом кодопреобразователя 13.
Выход второго регистра сдвига 7 связан с третьими информационными входами второго переключателя 2, решающего блока 12 и формирователя результата 14, со вторым дополнительным входом кодопреобразователя 13 и четвертым информационным входом блока исправления стираний 16.
Выход третьего регистра сдвига 8 связан с третьим информационным входом третьего переключателя 3, четвертыми информационными входами решающего блока 12 и формирователя результата 14, с третьим дополнительным входом кодопреобразователя 13 и пятым информационным входом блока исправления стираний 16.
Выход четвертого регистра сдвига 9 связан со вторым информационным входом четвертого переключателя 4, с пятыми информационными входами решающего блока 12 и формирователя результата 14, с четвертым дополнительным входом кодопреобразователя 13, с первым информационным входом второго решающего блока 15 и шестым информационным входом блока исправления стираний 16.
Выход пятого регистра сдвига 10 связан со вторыми информационными входами пятого переключателя 5 и второго решающего блока 15.
Синхронизатор 11 обеспечивает нормальное функционирование всех элементов устройства. На фиг. 2 представлена временная диаграмма работы синхронизатора. После выделения маркера цикловой синхронизации СИ0, определяющего начало кадра многократно повторенного сообщения выделяется импульс установки элементов памяти устройства в нулевое состояние.
После чего синхронизатор 11 обеспечивает пакетирование синхроимпульсов в последовательности СИ1 - СИ7 из импульсов тактовой синхронизации, поступающих на его тактовый вход. Число импульсов в пакете соответсвует количеству символов в одном повторе сообщения.
Для выполнения функций синхронизатора 11 уже существует большое количество технических рещшений, описанных в литературе. Например, в книге Гуров В.С., Емельянов А.Е., Етрухин Н.Н., Осипов В.Г. Передача дискретной информации и телеграфия. – М.: Связь, 1974. – с 135.
При этом тактовый вход синхронизатора 11 является тактовым входом устройства.
Первый выход синхронизатора 11 одновременно соединен с первыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16.
Второй выход синхронизатора 11 одновременно соединен со вторыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с первыми управляющими входами второго переключателя 2 и второго регистра сдвига 7.
Третий выход синхронизатора 11 одновременно соединен с третьими управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, со вторыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с первыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, решающего блока 12.
Четвертый выход синхронизатора 11 одновременно соединен с четвертыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с третьими управляющими входами второго переключателя 2 и второго регистра сдвига 7, со вторыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, решающего блока 12, с первыми управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9.
Пятый выход синхронизатора 11 одновременно соединен с пятыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с четвертыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с третьими управляющими входами третьего переключателя 3, третьего регистра сдвига 8, решающего блока 12, со вторыми управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9, с первыми управляющими входами пятого переключателя 5, пятого регистра сдвига 10, кодопреобразователя 13.
Шестой выход синхронизатора 11 одновременно соединен с шестыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с пятыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с четвертыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, с третьими управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9, со вторыми управляющими входами пятого переключателя 5, пятого регистра сдвига 10, с первым управляющим входом второго решающего блока 15.
Седьмой выход синхронизатора 11 одновременно соединен с седьмыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с шестыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с пятыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, с четвертыми управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9, со третьими управляющими входами пятого переключателя 5, пятого регистра сдвига 10, со вторым управляющим входом второго решающего блока 15 и первым управляющим входом формирователя результата 14.
Установочный вход синхронизатора 11 является также установочными входами первого-пятого регистров сдвига 6-10, кодопреобразователя 13 и установочным входом устройства.
Решающий блок 12 предназначен для формирования расширенного набора решающих мажоритарных правил
Figure 00000010
.
На первом выходе решающего блока 12 формируются разнесенные во времени результаты мажоритарной обработки первых трех повторений РП1
Figure 00000011
в момент приема третьего
Figure 00000012
сообщения, откорректированного по сигналу стирания в
Figure 00000013
, и РП3
Figure 00000014
в момент прихода пятого повтора
Figure 00000015
.
Результат РП2
Figure 00000016
обработки второго, третьего и четвёртого повторений, скорректированных сигналом стирания, выдается на второй выход решающего блока 12 в момент приема символов четвертого повтора
Figure 00000017
. На этот же выход подается результат РП4
Figure 00000018
обработки одноименных символов первого и, скорректированных сигналом стирания, символов четвертого и пятого повторов в момент приема символов пятого повтора
Figure 00000015
.
На третий выход решающего блока 12 поступает результат мажоритарной обработки РП5
Figure 00000019
по приему символов пятого повтора
Figure 00000015
.
На четвертый выход решающего блока 12 выдается результат мажоритарной обработки РП6
Figure 00000020
в целом по пяти повторам сообщений.
Возможный вариант функциональной схемы решающего блока 12 аналогичен решающему блоку прототипа.
Кодопреобразователь 13 предназначен для формирования кода числа единиц в одноименных символах пяти повторений сообщения. Возможный вариант функциональной схемы кодопреобразователя аналогичен кодопреобразователю прототипа.
При этом первый информационный вход кодопреобразователя 13 объединен с первыми информационными входами первого-пятого переключателей 1-5, решающего блока 12, формирователя результата 14, с третьим информационным входом второго решающего блока 15 и является выходом блока исправления стираний 16.
Первый-третий выходы кодопреобразователя 13 соединены с соответствующими вторыми информационными входами первого-третьего переключателя 1-3.
Формирователь результата 14 предназначен для получения мажоритарного результата обработки одноименных символов семи повторений сообщения РП9
Figure 00000021
, которые формируются по коду числа единиц
Figure 00000022
пяти повторений и скорректированных сигналом стирания символами шестого и седьмого повторов
Figure 00000023
.
Возможный вариант функциональной схемы формирователя результата 14 аналогичен формирователю результата прототипа.
Выход формирователя результата 14 является третьим дополнительным выходом устройства.
Второй решающий блок 15 предназначен для формирования двух дополнительных решающих правил голосования по большинству РП7
Figure 00000024
и РП8
Figure 00000025
по скорректированным сигналом «стирание»
Figure 00000001
четвертому, пятому, шестому и седьмому повторам. Результат РП7
Figure 00000024
выдается на первый дополнительный выход устройства в момент приема символов шестого повтора
Figure 00000026
. На второй дополнительный выход второго решающего блока 15 поступает результат РП8
Figure 00000025
обработки одноименных символов пятого, шестого, седьмого повторов сообщений, скорректированных сигналом «стирание»
Figure 00000001
.
Блок исправления стираний 16 осуществляет коррекцию ошибок по вектору стираний
Figure 00000001
, т.е. вектору отмечающему ненадежные символы принятых кодовых комбинаций и выполняет следующие функции.
При приеме символов
Figure 00000027
второго повторения сообщения блок исправления стираний 16 производит поэлементное сравнение с символами первого
Figure 00000006
повторения, учитывая сигнал «стирание»
Figure 00000001
для соответствующего символа второго повторения
Figure 00000027
. В случае несовпадения одноименных символов сравниваемых повторов инвертируется символ второго повтора сообщения, отмеченный сигналом
Figure 00000001
. Этот процесс отражен на временной диаграмме на фиг. 3.
На третьем шаге
Figure 00000028
работы устройства, когда принимаются символы третьего повтора
Figure 00000012
, блок исправления стираний 16 производит исправление ненадежного символа третьего повтора, отличного от однозначных символов в первом
Figure 00000006
и скорректированном втором
Figure 00000007
повторах, при наличии сигнала «стирание»
Figure 00000001
, отметившего ненадежный символ третьего повтора.
На последующих шагах работы устройства
Figure 00000029
, т.е. при приеме символов четвертого, пятого, шестого и седьмого повторов сообщения блок исправления стираний 16 производит аналогичные исправления тех символов, отмеченных сигналом «стирание»
Figure 00000001
у которые предшествующие одноименные символы удовлетворяют условию однозначности
Figure 00000030
(все прешествующие символы равны):
Figure 00000031
где
Figure 00000032
.
Figure 00000033
Работа блока исправлений стираний 16 показана в табл. 2. В остальных случаях, когда не выполняется условие однозначности, исправление по сигналу «стирание» не происходит.
Выход блока исправления стираний 16 объединён с первыми информационными входами первого-пятого переключателей 1-5, решающего блока 12, кодопреобразователя 13, формирователя результата 14, с третьим информационным входом второго решающего блока 15. Первый-второй информационные входы блока исправления стираний являются выходами детектора качества 17. Третий-шестой информационные входы блока исправления стираний 16 подключены соответственно к выходам первого-четвертого регистров сдвига 6-9. Первый-седьмой управляющие входы блока исправления стираний 16 соответственно связаны с первым-седьмым выходами синхронизатора 11.
Функциональная схема блока исправления стираний 16 представлена на фиг. 4. Блок исправления стираний 16 содержит элементы И 16.1-16.3, 16.5, 16.6, 16.8, 16.10, 16.12, 16.13, 16.15, 16.17, 16.19, 16.20, 16.22, 16.24, 16.26-16.28, 16.31, 16.32, 16.34, 16.36-16.38, 16.40, 16.42-16.45, 16.47, элементы ИЛИ 16.4, 16.7, 16.9, 16.11, 16.14, 16.16, 16.18, 16.21, 16.23, 16.25, 16.30, 16.33, 16.35, 16.41, 16.46, 16.48, сумматоры по модулю два 16.29, 16.39, с соответствующими связями, причем сигнал «стирание»
Figure 00000001
инвертируется на входе элементов И 16.3, ИЛИ 16.9, 16.16, 16.23, 16.30, 16.41, инвертированный сигнал с третьего информационного входа (R1) блока исправления стираний 16 подается также на элементы И 16.32, 16.40, инвертированный сигнал с четвертого информационного входа (R2) блока исправления стираний 16 подается также на элементы И 16.27, 16.37.
Детектор качества 17 предназначен для анализа каждого принимаемого символа кодовой комбинации
Figure 00000002
и обработки сигнала «стирание»
Figure 00000001
в том случае, если принимаемый символ не может быть отождествлен ни с «1», ни с «0». Вход детектора качества 17 является информационным входом устройства.
Примеры технических реализаций детекторов качества приведены, например, в книге: Л.П. Пуртов и др. Теория и техника передачи данных и телеграфия. – Л.: ВАС, 1973 г.
Устройство работает следующим образом. Исходное состояние элементов памяти устройства переводится в нулевое состояние, что обеспечивается поданым на установочный вход синхронизатора 11 установочным синхроимпульсом «СИ0» (см. фиг. 2), выделенным по приему маркера цикловой кадровой синхронизации.
Символы первого повторения
Figure 00000006
сообщения из канала связи поступают на детектор качества 17, где идентифицируются с «0» или «1», после чего проходят на первый информационный вход блока исправления стираний 16, где через элемент И 16.1, открытый синхроимпульсом СИ1, элемент ИЛИ 16.48 поступают на выход блока исправления стираний 16.
С выхода блока стирания 16 символы первого повторения
Figure 00000006
сообщения через первый переключатель 1, открытый синхроимпульсами СИ1, записываются в первый регистр сдвига 6 с частотой следования СИ1. Таким образом, по окончании приема первого повторения сообщения, оно оказывается записанным в первый регистр сдвига 6. Состояние второго-пятого регистров сдвига 7-19 нулевое.
Синхронизатор 11, отсчитав
Figure 00000034
синхроимпульсов, выдает на втором выходе пачку синхроимпульсов СИ2, которая управляет работой блоков устройства. Выталкиваемые синхроимпульсами СИ2 из первого регистра сдвига 6 символы первого повторения
Figure 00000006
поступают на третий информационных вход блока исправления стираний 16 (
Figure 00000035
фиг. 4). Одновременно на первый информационный вход блока исправления стираний 16 через детектор качества 17 поступает информация из канала связи, а на второй информационный вход блока исправления стираний 16 поступает сигнал «стирание»
Figure 00000001
, вырабатываемый детектором качества 17. В блоке исправления стираний 16 элементы И 16.2, 16.3, ИЛИ 16.4 реализуют алгоритм (см. фиг. 3) исправления ненадежного символа второго повтора
Figure 00000027
. Скорректированный второй повтор
Figure 00000007
через элемент И 16.5 поступает на элемент ИЛИ 16.48, откуда через открытый синхроимпульсом СИ2 второй переключатель 2 записывается во второй регистр сдвига 7. А символы первого повтора
Figure 00000006
через первый переключатель 1 переписываются в первый регистр сдвига 6. Состояние третьего-пятого регистров сдвига 8-10 нулевое.
При приеме символов третьего повторения сообщение
Figure 00000012
по сигналам СИ3 с третьего выхода синхронизатора 11 происходит считывание информации первого
Figure 00000006
и второго скорректированного
Figure 00000007
повторов, хранимых соответственно в первом и втором регистрах сдвига 6-7, на третий и четвертый информационные входы (
Figure 00000035
и
Figure 00000036
фиг. 4) блока исправления стираний 16, на первый информационный вход которого поступают символы третьего
Figure 00000012
повтора. Далее последние обрабатываются блоком исправления стираний 16 с учетом сигнала «стирание»
Figure 00000001
, поступающего на второй информационный вход блока исправления стираний 16.
В том случае, если
Figure 00000037
(шаг 3 таблица 2) и присутствует сигнал «стирание»
Figure 00000038
соответствующий ненадежному символу третьего повторения, то срабатывают элементы И 16.6 и 16.8, ИЛИ 16.11 и вне зависимости от принятого
Figure 00000012
, значение скорректированного третьего повтора будет равно 1 и подается на выход блока исправления стираний 16.
В том случае, когда
Figure 00000039
и
Figure 00000040
, срабатывает цепочка элементов ИЛИ 16.7, 16.9, И 16.10, и цепочка И 16.6, 16.8, препятствуя прохождению соответствующего символа
Figure 00000012
через элементы ИЛИ 16.11 и И 16.12. Вследствие этого отмеченный сигналом стирания
Figure 00000001
символ третьего повтора становится нулевым.
Скорректированные символы третьего повтора
Figure 00000041
через третий переключатель 3 записываются в третий регистр сдвига 8, одновременно поступая на первый информационный вход решающего блока 12, на второй и третий информационные входы которого считываются с первого и второго регистров сдвига 6 и 7 символы первого
Figure 00000006
и скорректированного второго
Figure 00000007
повторений, одновременно перезаписываясь в первый и второй регистры сдвига 6 и 7 через первый и второй переключатели 1 и 2.
Символы первых трех повторений (
Figure 00000006
,
Figure 00000007
,
Figure 00000041
) в решающем блоке 12 проходят через мажоритарный элемент, реализующий критерий «2 из 3», с выхода которого формируемый результат мажоритарной обработки первого решающего правила (таблица 1, РП1) выдается на первый выход устройства. Работой всех блоков устройства на третьем шаге при приеме символов третьего повтора управляют синхроимпульсы СИ3. Т.о. после приема третьего повторения
Figure 00000012
формируется РП1 (таблица 1) мажоритарный результат обработки трех первых повторов
Figure 00000042
, а в первом-третьем регистрах сдвига 6-8 сохраняются символы повторов
Figure 00000006
,
Figure 00000007
,
Figure 00000041
соответственно.
При приеме четвертого повтора происходит считывание символов первых трех повторов с первого-третьего регистров сдвига 6-8 с помощью синхроимпульсов СИ4. Считываемые символы поступают на соответствующие третий-пятый информационные входы блока исправления стираний 16, на первый информационный вход которого поступают символы четвертого повтора
Figure 00000017
.
В блоке исправления стираний 16 с учетом сигнала «стирание»
Figure 00000001
по наиболее надежным одноименным предшествующим символам (таблица 2, шаг 4) осуществляется коррекция ошибок в символах четвертого повторения
Figure 00000017
.
Скорректированные символы четвертого повтора
Figure 00000043
с выхода блока исправления стираний 16 через четвертый переключатель 4 записываются в четвертый регистр сдвига 9, одновременно поступая на первый вход решающего блока 12, на третий и четвертый входы которого считываются со второго-третьего регистров сдвига 7-8 символы скорректированных второго
Figure 00000007
и третьего
Figure 00000041
повторений, скорректированных сигналом стирание
Figure 00000001
, одновременно перезаписываясь через второй и третий переключатели 2 и 3 в свои регистры.
Символы второго, третьего и четвертого повторений
Figure 00000044
в решающем блоке 12 проходят через мажоритарный элемент, формирующий второе решающее правило РП2 голосования по критерию «2 из 3». Этот результат выдается на второй выход устройства. Управление работой блоков осуществляется синхроимпульсами СИ4.
При приеме пятого повтора
Figure 00000015
формируемые блоком синхронизации 11 синхроимпульсы СИ5 выталкивают хранимые в первом-четвертом регистрах сдвига 6-9 результаты
Figure 00000006
,
Figure 00000007
,
Figure 00000041
,
Figure 00000043
на соответствующие информационные входы блока исправления стираний 16, на первый информационный вход которого поступают символы пятого повтора
Figure 00000015
, а на второй информационный вход со второго выхода детектора качества 17 поступает сигнал «стирание»
Figure 00000001
. В блоке исправления стираний 16 по наиболее надежным предшествующим символам (таблица 2, шаг 5) осуществляется коррекция ошибок в символах пятого повтора
Figure 00000015
.
Скорректированный пятый повтор
Figure 00000045
с выхода блока исправления стираний 16 поступает на первый информационный вход решающего блока 12, на второй-пятый информационные входы которого с первого-четвертого регистров сдвига 6-9 поступают по сигналам синхроимпульсов СИ6 хранимые значения повторов
Figure 00000006
,
Figure 00000007
,
Figure 00000041
,
Figure 00000043
.
В решающем блоке 12 реализуется набор решающий правил:
РП3
Figure 00000014
результат поступает на первый выход решающего блока 12, который является первым выходом устройства;
РП4
Figure 00000018
результат мажоритарной обработки выдается на второй выход устройства;
РП5
Figure 00000019
результат выдается на третий выход устройства;
РП6
Figure 00000046
результат выдается на четвертый выход устройства.
Кроме того выталкиваемые символы, хранимые в первом-четвертом регистрах сдвига 6-9 поступают на дополнительные входы кодопреобразователя 13, на информационный вход которого подаются скорректированные символы пятого повтора
Figure 00000045
. Кодопреобразователь 13 формирует код числа единиц в принятых повторениях и имеет устройство и принцип работы, аналогичные кодопреобразователю прототипа. С выхода кодопреобразователя 13 сформированный трехбитный код числа единиц
Figure 00000009
по одноименным символам пяти повторений записывается в одноименные ячейки памяти первого-третьего регистров сдвига 6-8 в виде кода числа единиц. Так, если были получены все пять нулей, то код числа единиц
Figure 00000047
. В случае пяти единиц получим
Figure 00000048
(таблица 2). Символы четвертого
Figure 00000043
и пятого
Figure 00000045
повторов сохраняются в четвертом и пятом регистрах сдвига 9,10 соответственно.
Т.о. после приема пяти повторов устройство реализовало решающие правила РП3-РП6. В первом-третьем регистрах сдвига 6-8 хранится код числа единиц по одноименным символам пяти повторений сообщений. В четвертом регистре сдвига 9 сохранена информация скорректированного четвертого повторения
Figure 00000043
, а в пятом регистре сдвига 10 записаны символы скорректированного пятого повторения
Figure 00000045
.
При приеме символов шестого повторения
Figure 00000026
формируемые блоком синхронизации 11 синхроимпульсы СИ6 выталкивают хранимый в первом-третьем регистрах сдвига 6-8 результат на соответствующие входы блока исправления стираний 16, на первый информационный вход которого поступают символы
Figure 00000026
шестого повтора, а на второй информационный вход с детектора качества 17 поступает сигнал «стирание»
Figure 00000001
.
В блоке исправления стираний 16 по наиболее надежным предшествующим символам (таблица 2) осуществляется коррекция ошибок в символах шестого повтора
Figure 00000049
, которые через открытый синхроимпульсом СИ6 четвертый переключатель 4 записываются в четвертый регистр сдвига 9.
Скорректированные символы
Figure 00000049
шестого повторения с выхода блока исправления стираний 16 поступают на первый вход второго решающего блока 15, на первый вход которого с четвертого регистра сдвига 9 поступают символы четвертого скорректированного повтора
Figure 00000043
, а на их место в четвертый регистр сдвига 9 записываются скорректированные символы шестого повтора
Figure 00000049
. На второй вход второго решающего блока 15 поступают скорректированные символы пятого повтора
Figure 00000045
с перезаписью в пятый регистр сдвига 10.
Коммутация, запись, сдвиг информации осуществляется синхроимпульсами СИ6.
Во втором решающем блоке 15 при приёме шестого скорректированного повтора
Figure 00000049
формируется решающее правило РП7
Figure 00000024
. Структура и принцип работы второго решающего блока 15 аналогичен второму решающему блоку прототипа.
После приема шестого повтора и коррекции его символов по сигналу «стирание»
Figure 00000001
(
Figure 00000049
) в первом-третьем регистрах сдвига 6-8 хранится код числа единиц
Figure 00000050
по одноименным символам первых пяти повторений сообщения. В четвертом регистре сдвига 9 записана информация
Figure 00000049
скорректированного шестого повтора, а в пятом регистре сдвига 10 сохранены символы скорректированного пятого повтора
Figure 00000045
.
При приеме символов седьмого повторения
Figure 00000051
по синхроимпульсам СИ7 они, проходя через детектор качества 17, поступают в блок исправления стираний 16, где по поступающим на третий-шестой информационные входы блока исправления стираний 16 наиболее надежным одноименным предшествующим символам шести повторов, определяемых кодом числа единиц
Figure 00000050
по пяти повторениям, считываемых с первого-третьего регистров сдвига 6-8 и скорректированным символам
Figure 00000049
шестого повтора из четвертого регистра сдвига 9, происходит коррекция символов седьмого повтора
Figure 00000051
с использованием сигнала «стирание»
Figure 00000001
.
При этом выталкиваемые из пятого регистра сдвига 10 символы пятого скорректированного повтора
Figure 00000045
поступают на второй информационный вход второго решающего блока 15. Одновременно символы седьмого скорректированного повтора
Figure 00000008
с выхода блока исправления стираний 16 перезаписываются в пятый регистр сдвига 10 и поступают на первый информационный вход формирователя результата 14 и третий информационный вход второго решающего блока 15. В формирователь результата 14 и второй решающий блок 15 также поступают символы скорректированного шестого повтора
Figure 00000049
, считываемые с четвертого регистра сдвига 9 с перезаписью в него.
В то же время в формирователь результата 14 поступает с перезаписью в первый-третий регистры сдвига 6-8 код числа единиц
Figure 00000050
по одноименным скорректированным символам первых пяти повторов. В результате чего формирователь результата 14 выдает результат мажоритарной обработки РП9
Figure 00000021
, а на втором выходе второго решающего блока 15 формируется мажоритарное правило РП8
Figure 00000052
. Работа этих блоков описана в прототипе.
Коммутация, запись, сдвиг информации осуществляется синхроимпульсами СИ7.
Таким образом, после приема семи повторений сообщения устройство реализовали коррекцию ошибок в последующих повторах в одноименных символах, отмеченных сигналом «стирание»
Figure 00000001
по предшествующим наиболее надёжным одноименным символам и реализовано весь набор рассматриваемых решающих правил (таблица 1).
В первом-третьем регистрах сдвига 6-8 сохранен код числа единиц по одноименным символам первых пяти повторов. В четвертом регистре сдвига 9 хранятся символы скорректированного шестого повтора
Figure 00000049
, а в пятом регистре сдвига 10 хранятся символы скорректированного седьмого повтора
Figure 00000008
.
Предлагаемое устройство обладает более высокой технико-экономической эффективностью, чем известное.
В известном устройстве с предложенным набором решающих правил исправились все 35 четырехкратных ошибок и 14 из 21 пятикратных ошибок не исправляя 7 шестикратных и одну семикратную, что позволяет оценить вероятность искажения единичного символа в итоговой кодовой комбинации величиной
Figure 00000053
где
Figure 00000054
– вероятность возникновения ошибки.
В предлагаемом устройстве данная вероятность оценивается выражением
Figure 00000055
где
Figure 00000056
– вероятность трансформации символа при отсутствии сигнала «стирание»
Figure 00000001
.
Потери информации можно оценить выражением (Ключко В.И. Методы и средства защиты информации от ошибок в АСУ. МО СССР, 1980 г. – 255 с.):
Figure 00000057
Для канала связи низкого качества можно взять
Figure 00000058
,
Figure 00000059
, тогда потери информации в аналоге
Figure 00000060
, в предложенном устройстве
Figure 00000061
.
Следовательно, потери информации снижаются в
Figure 00000062
раз.
Таким образом, при приеме семи повторений сообщения устройство реализует расширенный набор решающих правил при уменьшенном объеме памяти. При этом учет сигнала «стирание»
Figure 00000001
позволяет исправить определенную долю ошибок в повторе по наиболее надежным предшествующим символам, что снижает общее число ошибок в принимаемом сообщении. Это облегчает коррекцию ошибок расширенным набором решающих правил, тем самым повышается помехоустойчивость.

Claims (1)

  1. Модифицированное устройство коррекции ошибок с учетом сигнала стирания, содержащее пять переключателей, пять регистров сдвига, синхронизатор, решающий блок, кодопреобразователь, формирователь результата, второй решающий блок, тактовый вход устройства подключен к тактовому входу синхронизатора, установочный вход устройства подключен к установочным входам синхронизатора, кодопреобразователя, первого-пятого регистров сдвига, первый выход синхронизатора соединен с первыми управляющими входами первого переключателя и первого регистра сдвига, при этом выход первого переключателя подключен к информационному входу первого регистра сдвига, второй выход синхронизатора соединен с первыми управляющими входами второго переключателя и второго регистра сдвига, при этом выход второго переключателя подключен к информационному входу второго регистра сдвига, третий выход синхронизатора соединен с первыми управляющими входами третьего переключателя, третьего регистра сдвига, решающего блока, вторыми управляющими входами второго переключателя и второго регистра сдвига, третьими управляющими входами первого переключателя и первого регистра сдвига, при этом выход третьего переключателя подключен к информационному входу третьего регистра сдвига, четвертый выход синхронизатора соединен с первыми управляющими входами четвертого переключателя и четвертого регистра сдвига, вторыми управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, третьими управляющими входами второго переключателя и второго регистра сдвига, при этом выход четвертого переключателя подключен к информационному входу четвертого регистра сдвига, пятый выход синхронизатора соединен с первыми управляющими входами пятого переключателя, пятого регистра сдвига, кодопреобразователя, вторыми управляющими входами четвертого переключателя и четвертого регистра сдвига, третьими управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, четвертыми управляющими входами второго переключателя и второго регистра сдвига, пятыми управляющими входами первого переключателя и первого регистра сдвига, при этом выход пятого переключателя подключен к информационному входу пятого регистра сдвига, шестой выход синхронизатора соединен с первым управляющим входом второго решающего блока, вторыми управляющими входами пятого переключателя и пятого регистра сдвига, третьими управляющими входами четвертого переключателя и четвертого регистра сдвига, седьмой выход синхронизатора соединен с первым управляющим входом формирователя результата, вторым управляющим входом второго решающего блока, третьими управляющими входами пятого переключателя и пятого регистра сдвига, четвертыми управляющими входами четвертого переключателя и четвертого регистра сдвига, пятыми управляющими входами третьего переключателя и третьего регистра сдвига, шестыми управляющими входами второго переключателя и второго регистра сдвига, седьмыми управляющими входами первого переключателя и первого регистра сдвига, выход первого регистра сдвига подключен к первому дополнительному входу кодопреобразователя, вторым информационным входам решающего блока и формирователя результата, третьему информационному входу первого переключателя, выход второго регистра сдвига подключен ко второму дополнительному входу кодопреобразователя, третьим информационным входам решающего блока, формирователя результата и второго переключателя, выход третьего регистра сдвига подключен к третьему дополнительному входу кодопреобразователя, третьему информационному входу третьего переключателя, четвертым информационным входам решающего блока и формирователя результата, выход четвертого регистра сдвига подключен к первому информационному входу второго решающего блока, ко второму информационному входу четвёртого переключателя, к четвертому дополнительному входу кодопреобразователя, пятым информационным входам решающего блока и формирователя результата, выход пятого регистра сдвига подключен ко вторым информационным входам второго решающего блока и пятого переключателя, первый выход кодопреобразователя подключен ко второму информационному входу первого переключателя, второй выход подключен ко второму информационному входу второго переключателя, третий выход подключен ко второму информационному входу третьего переключателя, первый-четвертый выходы решающего блока являются первым-четвертым выходами устройства, первый-второй выходы второго решающего блока являются первым-вторым дополнительными выходами устройства, выход формирователя результата является третьим дополнительным выходом устройства, отличающееся тем, что в него добавлены блок исправления стираний и детектор качества, причем вход детектора качества является входом устройства, первый-второй выходы детектора качества подключены к первому-второму информационным входам блока исправления стираний, выход которого подключен к первым информационным входам кодопреобразователя, первого-пятого переключателей, решающего блока, формирователя результата, третьему информационному входу второго решающего блока, первый выход синхронизатора соединен с первым управляющим входом блока исправления стираний, второй выход синхронизатора соединен со вторыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, третий выход синхронизатора соединен с третьим управляющим входом блока исправления стираний, четвертый выход синхронизатора соединен с четвертыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига, пятый выход синхронизатора связан с пятым управляющим входом блока исправления стираний, шестой выход синхронизатора соединен с шестыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига, пятыми управляющими входами второго переключателя и второго регистра сдвига, четвертыми управляющими входами третьего переключателя и третьего регистра сдвига, седьмой выход синхронизатора соединен с седьмым управляющим входом блока исправления стираний, выходы первого-четвертого регистров сдвига подключены соответственно к третьему-шестому информационным входам блока исправления стираний.
RU2019114114A 2019-05-08 2019-05-08 Модифицированное устройство коррекции ошибок с учетом сигнала стирания RU2711035C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019114114A RU2711035C1 (ru) 2019-05-08 2019-05-08 Модифицированное устройство коррекции ошибок с учетом сигнала стирания

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019114114A RU2711035C1 (ru) 2019-05-08 2019-05-08 Модифицированное устройство коррекции ошибок с учетом сигнала стирания

Publications (1)

Publication Number Publication Date
RU2711035C1 true RU2711035C1 (ru) 2020-01-14

Family

ID=69171462

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019114114A RU2711035C1 (ru) 2019-05-08 2019-05-08 Модифицированное устройство коррекции ошибок с учетом сигнала стирания

Country Status (1)

Country Link
RU (1) RU2711035C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU210631U1 (ru) * 2021-02-25 2022-04-22 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2023348C1 (ru) * 1991-05-06 1994-11-15 Кирьянов Дмитрий Викторович Устройство для исправления ошибок при многократном повторении сообщений
RU2037271C1 (ru) * 1991-06-28 1995-06-09 Агренич Александр Александрович Устройство для коррекции ошибок
EP1101288A1 (fr) * 1998-07-31 2001-05-23 France Telecom Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondants
US6728920B1 (en) * 1999-05-24 2004-04-27 Adaptive Broadband Corporation Method for correcting errors in transfer of information
US6848070B1 (en) * 1999-11-24 2005-01-25 Intel Corporation Error correcting code scheme
RU2309553C2 (ru) * 2005-08-24 2007-10-27 Ставропольский государственный университет Устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
US7346826B2 (en) * 2004-02-13 2008-03-18 Alcatel Erasure FEC decoder and method
RU2635253C1 (ru) * 2016-07-11 2017-11-09 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2023348C1 (ru) * 1991-05-06 1994-11-15 Кирьянов Дмитрий Викторович Устройство для исправления ошибок при многократном повторении сообщений
RU2037271C1 (ru) * 1991-06-28 1995-06-09 Агренич Александр Александрович Устройство для коррекции ошибок
EP1101288A1 (fr) * 1998-07-31 2001-05-23 France Telecom Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondants
US6728920B1 (en) * 1999-05-24 2004-04-27 Adaptive Broadband Corporation Method for correcting errors in transfer of information
US6848070B1 (en) * 1999-11-24 2005-01-25 Intel Corporation Error correcting code scheme
US7346826B2 (en) * 2004-02-13 2008-03-18 Alcatel Erasure FEC decoder and method
RU2309553C2 (ru) * 2005-08-24 2007-10-27 Ставропольский государственный университет Устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
RU2635253C1 (ru) * 2016-07-11 2017-11-09 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU210631U1 (ru) * 2021-02-25 2022-04-22 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания

Similar Documents

Publication Publication Date Title
Franaszek Sequence-state coding for digital transmission
WO1994022248A1 (en) Determination of optimal clock signal for sampling a packet
EP0539567A1 (en) Device and method for asynchronous cyclic redundancy checking for digital receivers
JPH057908B2 (ru)
RU2711035C1 (ru) Модифицированное устройство коррекции ошибок с учетом сигнала стирания
Svetlov et al. Self-synchronized encoding and decoding algorithms based on code signal feature
RU2309553C2 (ru) Устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
RU2635253C1 (ru) Модифицированное устройство коррекции ошибок
RU210631U1 (ru) Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
Moeneclaey A comparison of two types of symbol synchronizers for which self-noise is absent
RU2208907C2 (ru) Устройство коррекции ошибок с расширенным набором решающих правил и учетом сигнала стирания
RU2702724C2 (ru) Способ совместного арифметического и помехоустойчивого кодирования и декодирования
CN114090482B (zh) 一种传输数据的延迟抵消方法
RU2820053C1 (ru) Устройство дивергентного декодирования сегментов линейной рекуррентной последовательности
RU2021644C1 (ru) Устройство для исправления ошибок в символьном коде
RU2743233C1 (ru) Способ передачи и приема дискретных сообщений в комплексе декаметровой радиосвязи
SU1030989A2 (ru) Устройство дл приема самосинхронизирующейс дискретной информации
CN107678488B (zh) 一种跨时钟域事件传递的电路
Kennedy et al. Error recovery of decision feedback equalizers on exponential impulse response channels
SU720775A1 (ru) Устройство дл приема трехкратноповторенных команд телеуправлени
SU304582A1 (ru) Всесоюзная i
SU886262A1 (ru) Устройство адаптивной коррекции межсимвольных искажений
RU1830616C (ru) Устройство дл исправлени ошибок в кодовой комбинации
SU1140145A1 (ru) Устройство дл приема информации
SU1429325A1 (ru) Устройство дл декодировани циклических кодов