RU1830616C - Устройство дл исправлени ошибок в кодовой комбинации - Google Patents

Abstract

Изобретение относитс  к электросв зи и может быть использовано в системах передачи дискретной информации с решающей обратной св зью. Цель изобретени  - повышение веро тности обнаружени  ошибки. Устройство дополнительно содержит счетчик, дешифратор, элемент ИЛИ. Вновь введенные элементы позвол ют реализовать алгоритм, при котором обнаруживаетс  ошибка кратности gKJ -1 (d - кодовое рассто ние) за счет учета стираний в каждом повторении кодовой комбинации. За счет использовани  стираний дл  обнаружени  ошибок кратности g,-d -1 в устройстве удалось повысить веро тность обнаружени  ошибок и уменьшить веро тность трансформации. 1 ил.

Description

Изобретение относитс  к электросв зи и может быть использовано в системах передачи дискретной информации с решающей обратной св зью,

Целью изобретени   вл етс  повышение веро тности обнаружени  ошибки.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит пороговые блоки 1 и 2, ключ 3, элементы ИЛИ 6, 11, 13, счетчик 4, дешифратор 5, накопитель 7, сумматоры 8, 10 по модулю два, элемент И 9, блок 12 обнаружени  ошибок.

Входы пороговых блоков 1,2 соединены со входом устройства, первым выходом которого  вл етс  выход накопител  7, а вторым выходом - выход элемента ИЛИ 13. Выход порогового блока 1 подключен ко входу ключа 3, первый выход которого подключен к первым входам сумматоров 8, 10 по модулю два. Второй выход ключа 3 подключен к первым входам элементов ИЛИ 6, 11. Выход порогового блока 2 подключен к

первому входу элемента И 9 и через последовательно соединенные счетчик А и дешифратор 5 - с третьим входом накопител  7 и вторыми входами ключа 3 и элемента ИЛИ 13. Первый выход блока 12 обнаружени  ошибок подключен к первому входу элемента ИЛИ 13, а второй выход подключен к третьему входу ключа 3 и ко второму входу накопител  7, выход которого подключен ко второму входу сумматора 8 по модулю два, выход которого подключен ко второму входу элемента И 9, выход которого подключен ко второму входу сумматора 10 по модулю два, выход которого подключен ко вторым входам элемента ИЛИ 11 и ИЛИ 16. выходы которых подключены соответственно ко входу блока 12 обнаружени  ошибок и к первому входу накопител  7.

Все элементы и блоки известного устройства , за исключением ключа 3 и накопител  7. функционируют без изменений, поэтому по сним назначение вновь введенных элементов, ключа 3 и накопител  7.

ы о

о

Ключ 3 коммутирует информацию, поступающую с выхода порогового блока 1 на вход элемента ИЛИ 6, В случае, если кодова  комбинаци  прин та с ошибками, но ее возможно использовать дл  исправлени  ошибок , по сигналам, поступающим от дешифратора 5 на второй и от блока 12 обнаружени  ошибок на третий входы, ключ 3 коммутирует информацию с выхода порогового блока 1 на сумматоры 8 и 10 по модулю два.

Счетчик 4 подсчитывает количество сигналов стираний Ј, вырабатываемых пороговым блоком 2, которые свидетельствуют о ненадежности прин тых элементов кодовой комбинации.

Дешифратор В служит дл  выдачи сигнала при превышении количества стираний &, числа d-1, где d- кодовое рассто ние.

Накопитель 7 предназначен дл  накоплени  кодовой комбинации, поступающей с .элемента И Л И б, и ее выдачи по сигналам управлени , поступающим на второй и третий входы от блока 12 обнаружени  ошибок и дешифратора 5, на первый выход,  вл ющийс  выходом устройства, или второй выход , соединенный с сумматором 8 по модулю два.

Назначение элемента ИЛИ 13 не требует по снений,

.Вновь введенные элементы могут быть реализованы на стандартных микросхемах, выпускаемых отечественной промышленностью .

Устройство работает следующим образом ,.

Счетчик 4 и накопитель 7 обнулены, ключ 3 скоммутирован на второй выход, устройство синхронизировано со входным информационным потоком. Счетчик 4 обнул етс  перед каждым повтором кодовой комбинации.

Принимаема  кодова  комбинаци  со входа устройства поступает на пороговый блоки 1 и 2. Пороговый блок 1 отождествл ет Элементы Х2 кодовой комбинации с 0 или 1, сравнива  их с порогом По, т.е. реализует правило

Хр

1, Х| По ; О, Х| По,

Пороговый блок 2 выносит решение о качестве принимаемого символа Х| и, если он не может быть достаточно точно отождествлен с 0 или t, выдает сигнал стирани  в. Таким образом,реализуетс  правило #,П1 х(П2;

0,П1 Х|ИЛ.йХ| Па,

Хг

где Hi и П2 уровни порогов, причем П1 По Паи Па-По По-П 1.

С выхода порогового блока 1 комбинаци  в виде последовательности нулей и единиц через ключ 3 и элемент ИЛИ б записываетс  в накопитель 7, а через элемент ИЛИ 11 комбинаци  вводитс  в блок 12 обнаружени  ошибок. Одновременно счетчик 4 подсчитывает количество сигналов стираний ф, соответствующих некачественным элементам принимаемой кодовой комбинации. По синхроимпульсу окончани  кодовой комбинации: в случае 2 ф d-1 по вл етс  сигнал на выходе дешифратора

5; в случае обнаружени  ошибки блоком 12 обнаружени  ошибок сигнал по вл етс  на первом выходе блока 12, в противном случае - на втором (см. таблицу).

В том случае, когда по окончании приема кодовой комбинации дешифратор 5 выдает сигнал, свидетельствующий о том, что 2 $ d-1, ключ 3 остаетс  скоммутирован- ным на второй выход, информаци  из накопител  7 стираетс , а через элемент ИЛИ 13

проходит сигнал переспроса на повторную передачу. Таким образом, при Z в d-1 предполагаетс , что возможна ошибка, превышающа  обнаруживающую способность кода. И, независимо от результата поиска

ошибок кодом, формируетс ; сигнал переспроса , а.комбинаци , в которой предполагаетс  ошибка кратности больше d-1, стираетс , т.к. при исправлении такой комбинации повышаетс  веро тность ошибки

(веро тность трансформации). Прием кодовой комбинации начинаетс  сначала.

Если блок 12 обнаружени  ошибок не обнаруживает ошибок в кодовой комбинации и 5 $ d-1, то считаетс , что кодова 

комбинаци  прин та без ошибок. В этом случае ключ 3 остаетс  скоммутированным на выход 2, с выхода элемента ИЛИ 13 сигнал переспроса не формируетс , а информаци  из накопител  7 выдаетс  на первый

выход устройства.

Если блок 12 обнаружени  ошибок обнаружил ошибку в кодовой комбинации, а Ј $ & d-1, то считаетс , что кодова  комбинаци  прин та с ошибкой малой кратности и может быть использована при исправлении ошибок во втором повторе кодовой комбинации. В этом случае ключ 3 переключаетс  на первый выход, св занный с сумматорами 8 и 10 по модулю два, с

выхода элемента ИЛИ 13 формируетс  сигнал переспроса, а накопитель 7 переключаетс  на второй выход, св занный с сумматором 8 по модулю два. Прин та  комбинаци  второго повторени  с первого выхода ключа 3 через сумматор 10 по модулю два и элемент ИЛИ 6. осуществл   последовательный сдвиг содержимого накопител  7 в сумматор 8 по модулю два, записываетс  в накопитель 7, а через элемент ИЛИ 11 поступает в блок 12 обнапужени  ошибок. Счетчик 4 аналогично Е шеописанному подсчитывает количество игналов стирани  $, соответствующих элементам второго повторени . Если код не обнаружил ошибку и 2ф , то информг дн  из накопител  7 поступает на выход устройства. В случае, когда 2 $ d-1, устройство работает аналогично описанному выше. Дл  уменьшени  числа потерь, возникающих в случае искажени  обоих повторений (2 в d-1), обеспечиваетс  исправление ошибки во втором повторении комбинации. Дл  этого при приеме второго повторени  на сумматоре 8 по модулю два происходит поразр дное сравнение обеих комбинаций при одновременном вы влении пороговым блоком 1 ненадежных элементов (стираний) второго повторени . Результат сравнени  поступает на элемент И 9, на который также выдаютс  сигналы стирани , формируемые. пороговым блоком 2. Инвертирование разр дов комбинации второго повторени  на сумматоре 10 по модулю два происходит в том случае, когда на первом и втором входах элемента И 9 одновременно по вл ютс  сигнал несовпадени  двух повторений, формируемый сумматором 8 по модулю два, и сигнал стирани  в, вы вленный пороговым блоком 2. В абсолютном большинстве случаев (при Ј 0 d-1 в обоих повторах) это соответствует исправлению искажений комбинации.

Таким образом, при использовании сигналов стираний 0во всех повторени х кодовой комбинации дл  обнаружени  ошибок, удалось значительно повысить веро тности обнаружени  ошибки и снизить веро тность трансформации за счет обнаружени  ошибок кратности больше d-1. .

Оценим технико-экономическую эффективность предлагаемого устройства по сравнению с известным.

Веро тность обнаружени  ошибки в известном устройстве Роо определ етс  обнаруживающей способностью кода и равна

Роо-Ркод J Сп Ро О-РоГ ,(1)

где Ркод - веро тность обнаружени  ошибок кодом;

РО веро тность искажени  элементарного символа;

d - кодовое рассто ние;

п-длина кодовой комбинации.

Веро тность обнаружени  ошибки в предлагаемом устройстве Роо определ ет- с  обнаруживающей способностью кода и дополнительной обнаруживающей способностью при помощи подсчета сигналов 6i от детектора качества (порогового блока 2) и равна

d-1 Роо Ркод + Рдк 2 х

X Сп Ро О-РоГ + 2 X

хЕСп Ро О-РоГ 2С,тРпст(1-РпсГт, (2) т - d

где Рдк - веро тность того, что при искажении не менее d элементарных символов по витс  не менее d сигналов стирани  ф;

Рпс - веро тность правильного стира- ни , т.е. веро тность по влени  сигнала $ при условии, что элементарный символ искажен .

Таким образом, выигрыш оцениваетс  следующим соотношением

Ј f °° Ркод + Рдк j j J3 дк

Р

00

код

код

Из (1) и (2) следует, что 0, откуда

1 1Следовательно , веро тность обнаружени 

ошибки в предлагаемом устройстве больше, чем в известном.

Claims (1)

1. Формула изобретени 

   Устройство дл  исправлени  ошибок в кодовой комбинации, содержащее первый и

   второй пороговые блоки, входы которых объединены и  вл ютс  информационным входом устройства, выходы первого и второго пороговых блоков подключены соответственно к первому информационному входу

   ключа и первому входу элемента И, выход которого подключен к первому входу первого сумматора по модулю два, выход которого подключен к первым входам первого и второго элементов ИЛИ, выходы которых

   подключены соответственно к первому входу накопител  и входу блока обнаружени  ошибок, первый выход которого соединен с вторым входом накопител , первый выход которого  вл етс  информационным выходом устройства, второй выход накопител 

   подключен к первому входу второго сумматора по модулю два, выход которого подключен к второму входу элемента И, первый и второй выходы ключа подключены соответственно к вторым входам первого и второго сумматоров по модулю два и первого и второго элементов ИЛИ, отличающее- с   тем, что, с целью повышени  веро тности обнаружени  ошибки, в него введены третий элемент ИЛИ, дешифратора и счетчик , вход и выходы которого подключены

   /

   соответственно к выходу второго порогового блока и входам дешифратора, выход которого подключен к первому входу третьего элемента ИЛИ, третьему входу накопител  и управл ющему входу ключа, второй информационный вход которого подключен к Первому выходу блока обнаружени  ошибок , второй выход которого подключен к второму входу третьего элемента ИЛИ, выход которого  вл етс  выходом ошибки устройства .