SU1714812A1 - Кодек несистематического сверточного кода - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технике св зи и может быть использовано в системах цифровой св зи. Цель изобретени  - повышение помехоустойчивости кодека. Кодек содержит передающую сторону 1. приемную сторону 2 и канал св зи 3. Передающа  сторона 1 содержит кодеры 4 и 5. Приемна  сторона 2 содержит вычислитель 6 синдрома, вычислитель 7 оценок, блок 8 сумматоров по модулю два, анализатор 9 синдрома, коммутатор 10. мажоритарный элемент 11, декодеры 12 и 13, генератор 14 импульсов, ключевой элемент 15, элемент ИЛИ 16, формирователь 17 временного интервала, пороговый счетчик 18, блок 19 задержки кодовой последовательности, вычислитель 20, вычислитель 21 оценок, блок 22 сумматоров по модулю два, анализатор 23 синдрома, коммутатор 24, мажоритарный элемент 25, пер- вы 26 и второй 27 блоки запрета коррекции, блок 28 управлени  коррекцией, блок 29 задержки сигнала запрета коррекции, декодер 30, корректор 31 синдрома. Сущность изобретени  состоит в том, что с введением новых элементов и св зей реализуетс  нова  дисциплина функционировани . .Эта дисциплина функционировани  состоит в том, что производитс  декодирование кодовых последовательностей, которые непосредственно поступают из канала св зи,и задержанных кодовых последовательностей. При этом при декодировании в первом случае определ етс  факт наличи  ошибки кратности выше, чем позвол ет исправл ть примен емый ортогональный код, который используетс  при декодировании задержанных кодовых последовательностей дл  запрета выдачи искаженной информации получателю и предотвращени  размножени  ошибок. 1 з.п. ф-лы, 2 ил.(Лсь.О)го>&

Description

Изобретение относитс  к вычислительной технике и технике св зи и может быть использовано в системах цифровой са зи.

Известен кодек несистематического сверточного кода, содержащий канал св зи. кодер, вычислитель синдрома, анализатор синдрома, вычислитель оценок, коммутатор и мажоритарный элемент.

Недостатком известного кодека  вл етс  низка  помехоустойчивость.

Наиболее близким по технической сущности к предлагаемому кодеку  вл етсй кодек несистематического сверточного кодз, содержащий канал св зи, на передающей стороне - первый и второй кодеры, на приемной стороне - вычислитель оценок, вычислитель синдрома, блок сумматоров по модулю два, анализатор синдрома, комму татор , мажоритарный элемент, первый и второй декодеры, генератор импульсов, ключевой элемент, элемент ИЛИ, формирователь временного интервала и пороговый счетчик.

Недостатком известного кодека несистематического сверточного кода  вл етс  низка  помехоустойчивость из-за эффекта размножени  ошибок.

Цель изобретени  - помехоустойчивости за счет предотвращени  эффекта размножени  ошибок.

Поставленна  цель достигаетс  тем, что в кодек несистематического сверточного кода , содержащий канал св зи, на передающей стороне - первый кодер, вход которого  вл етс  входом кодека, первый - третий выходы первого кодера соединены с одноименными входами второго кодера, первый и второй выходы которого подключены к одноименным входам канала св зи, на приемной стороне - первый вычислитель синдрома , выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управл ющими входами первого коммутатора, второй выход соединен со счетным входом порогового , счетчика и первым управл ющим входом порогового счетчика и первым управл ющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента , выход которого подключен к информационному входу формировател  временного интервала, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к второму управл ющему входу ключевого элемента и входам обнулени  формировател  врзменного интервала и порогового счетчика, выход которого соединен с вторым входом

элемента ИЛИ. первые м вторые входы первого вычислител  синдро 1а и первого блока сумматоров по модулю два попарно объединены м подключены к одноименным выходг 1 канала св зи, пероый и второй первого, блока сумматоров по модулю два подключены к одноименным информационным входам первого вычислител  оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управл ющему входу первого коммутатора, выходы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислител  синдрома и третьему и четвертому входам первого блока сумматоров по модулю двэ, управл ющий вход первого анализатора синдрома подключен к первому выходу первого вычислител  оценок, дополнительно введены корректор синдрома, блок управлени  коррекцией, блок задержки сигнала управлени  коррекцией, первый и второй блоки запрета коррекции, вторые вычислитель синдрома, анализатор синдрома , блок сумматоров по модулю два, вычислитель оценок, коммутатор, мажоритарный элемент, третий декодер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным выходам канала св зи и одноименным входам второго вычислител  синдрОМа и второго блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислител  оценок, выходы которого подключены к информационным входам второго коммутатора , выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управл ющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управл ющему входу второго вычислител  оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй л третий выходы которого подключены соответственно к третьему и четвертому входам второго блока сумматоров по модулю два и  вл ютс  выходом устройства, второй вход и выход корректора синдрома подключены соответственно к первому выходу второго вычислител  оценок и первому

входу аторого анализатора синдрома, второй вход и выход которого подключены соответственно к выходу второго вычислител  синдрома и вторым управл ющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управлени  коррекцией, второй вход которого подключен к выходу порогового счетчика, выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управл ющему входу первого вычислител  оценок.

Блок управлени  коррекцией содержит пороговый счетчик, элемент И и Т-триггер. выход которого подключен к первому входу элемента И и  вл етс  выходом блока, выход элемента 1/1 соединен со счетным входом порогового счетчика, выход которого подключен к своему входу обнулени  и входу обнулени  Т-триггера, счетный вход которого и второй вход элемента И  вл ютс  соответственно вторым и первым входами блока.

Сущность изобретени  состоит в том, что с введением новых элементов и св зей реализуетс  нова  дисциплина функционировани  кодека несистематического сверточного кода: производитс  декодирование кодовых последовательностей, которые непосредственно поступают из канала св зи, и задержанных кодовых последовательностей. При этом при декодировании в первом случае определ етс  факт наличи  ошибки кратности Быше, чем позвол ет исправл ть примен емый ортогональный код, который используетс  при декодировании задержанных кодовых последовательностей дл  запрета выдачи искаженной информации получателю и предотвращени  размножени  ошибок.

На фиг.1 приведена блок-схема кодека несистематического сверточного кода; на фиг.2 -структурна  схема блока управлени  коррекцией.

Кодек несистематического сверточного кода состоит из передающей 1 и приемной 2 сторон и канала 3 св зи. Передающа  сторона 1 содержит первый 4 и второй 5 кодеры . Приемна  сторона 2 содержит пераый вычислитель 6 синдрома, первый вычислитель 7 оценок, первый блок 8 сумматоров по модулю два. первый анализатор 9 синдрома , первый коммутатор 10. первый мажоритарный элемент 11. первый 12 и второй 13 декодеры, генератор 14 имлульсое. ключевой элемент 15. элемент 1/1ЛИ 16,.формирователь 17временного интервала, пороговый счетчик 18, блок 19 задержки кодовой последо{зательности . второй вычислитель 20 синдрома , второй вычислитель 21 оценок. второй блок 22 сумматоров по модулю два. второй анализатор 23 синдрома, второй коммутатор 24, второй мажоритарный элемент 25. первый 26 и второй 27 блоки запрета коррекции, блок 28 управлени 

0 коррекцией, блок 29 задержки сигнала запрета коррекции, третий декодер 30 и корректор 31 синдрома.

Первый кодер 4. генерирующий кодовые слова ортогонального несистематического сверточного кода, предназначен дл  формировани  по 1 нформационным символам символов проверочной последовательности . В качестве кодера используетс  регистр сдвига, св занный с сумматорами

0 по модулю два. Длина регистра сдвига, число сумматоров по модулю два и их св зи i определ ютс  порождающими многочленами ортогонального несистел-.атического сверточного кода. Вход первого кодера 4  в5 л етс  информационным входом устройства, а первый-третий выходы подключены к соот- ветствующим входам второго кодера 5.

Второй кодер 5 предназначен дл  формировани  добавочных проверочных разр 0 дов в порождающих многочленах кпазиортогонального несистематического сверточного кода, позвол ющих обнаружить факты ошибочного декодировани  прин тых информационных сигналов на

5 приемной стороне 2. Второй кодер 5 представл ет собой регистр сдвига, св занный с сумматорами по модулю два. число разр дов регистра сдвига и св зи с сумматорами обусловлинаютс  видом дополнительных

0 многочленов в порождающих многочленах кеазиортогонального несистематического сверточного кода. Первый и второй выходы второго кодера 5 подключены к соответствующи ,м Зхходам канала 3 св зи,

5ПероьгЛ вычислитель 6 синдрома предназначен дл  умножени  прин тых из канала 3 С12ЯЗИ кодовых последовательностей кпаз/.срт о тонального несистематического сваргоч ога кода на порождающие много0 чле.чы ортогонального несистематического ссергочного кода Ро2 (х) и Poi (х) и дл  формироайг;11  синдромной последовательности . flv-;pBbiu вычислитель 6 синдрома предстг:эл ет собой регистры сдвига исум5 MSTOp по модулю два. длина регистров и св зи с сумматором по модулю два определ ьатс;-; г;орож,дающими многочленами POI (х) и Ро2 (х) ортогонального несистематического сзерточного кода. Первый и второй входы первого вычислител  6 синдрома подключены к одноименным выходам канала 3 св зи, управл ющий вход соединен с выходом первого декодера 12, а выход-синформационным входом первого анализатора 9 синдрома.

Первый вычислитель 7 оценок предназначен дл  формировани  сигналов оценок EJ, ортогональных относительно информационного символа, из кодовых слов ортогонального несистематического сверточного кода и представл ет собой регистры сдвига, св занные с cv/MMaTopaMH по модулю два. Длина регистров сдвига, число сумматоров по модулю два и их св зи определ ютс  структурой ортогональных оценок дл  каждых конкретных многочленов ортогонального несистематического сверточного кода. Первый и второй входы первого вычислите л  7 оценок подключенык одноименным выходам первого блока 8 сумматоров по модулю два, управл ющий вход соединен с выходом второго блока 27 запрета коррекции , первый выход подключен к управл ющему входу первого анализатора 9 синдрома, выходы первого вычислител  7 оценок подключены к соответствующим информационным входам первого коммутатора 10.

Первый блок 8 сумматоров по модулю два предназначен дл  исключени  из рассмотрени  на входах первого вычислител  7 оценок дополнительных проверочных последовательностей М (х) Рд1 (х) и М (х) Рд2 (х),

образованных умножением информационной последовательности М (х) на дополнительные порождающие многочлены Рд1 (х) и Рд2(х) в кодере, генерирующем кодовые слова квазиортогонального несистематического сверточного кода. Первый блок 8 сумматоров по модулю два представл ет собой сумматоры по модулю два по числу формируемых на передающей стороне 1 проверочных последовательностей. Первый и второй входы первого блока 8 подключены к одноименным выходам канала 3 св зи, третий и четвертый входы - соответственно к riepBOMy и второму выходам второго декодера 13.

Первый анализатор 9 синдрома предназначен дл  хранени  и анализа синдромной последовательности и представл ет собой регистр сдвига с обратными св з ми дл  записи синдромной последовательности и соединенный с ним логический блок, вырабатывающий следующие сигналы управлени  п ервым коммутатором 10:

Ti SiS3S;;Sr,.

T3 S4S5S6-t-SiS,(1)

T4 85 + SiSfi 5з34 + 5з545б.

Последовательный выход регистра сдвига первого анализатора 9 синдрома подключен к ключевому элементу 15 и пороговому счетчику 18.

Первый коммутатор 10 предназначен

дл  исключени  из рассмотрени  на входе мажоритарного элемента 11 той оценки Ej, номер которой совпадает с номером отличной от нул  функции Tj, в случае, если

0 То 1. К первым управл ющим входам первого коммутатора 10 подключены выходы первого анализатора 9 синдрома, к второму управл ющему входу - первый выход первого мажоритарного элемента 11, выходы первого коммутатора 10 соединены с соответствующими входами первого мажоритарного элемента 11.

Первый мажоритарный элемент 11 предназначен ,цл  прин ти  решени  о достоверности прин тых символов по большинству оценок Ej на первом выходе, а также дл  формировани  на втором выходе на основе оценок Ej сигнала То. Таким образом

(Е1Е2ЕзЕ + (Е 1Е2ЕзЕ4) t.(EjE2E3E4)+

+ (ЕтЕзЕзЕ) + (Е1Е2ЕзЕ4) + (Е1Е2ЕзЕ4), (2) Второй выход первого мажоритарного элемента 11 подключен к второму входу второго блока 27 запрета коррекции.

0 Первый 12 и второй 13 декодеры представл ют собой схемы умножени  декодированной информационной последовательности на многочлены вида Р{х)

Р02 (Х) Рд1 (х) и Р(х) POI (х) Рд2 (х), Рд1 (х) и

5 Рд2 (х). Первый декодер 12 образован регистром сдвига с сумматорами по модулю два, длина регистра сдвига, число сумматоров по модулю два определ ютс  видом многочленов Р (х) и Р(х). Второй декодер 13 образован регистром сдвига и сумматорами по модулю два. Длина регистра сдвига, число сумматоров по модулю два определ ютс  видом дополнительных многочленов Рд1 (х) и Рд2 (х). Входы первого 12 и второго 13

5 декодеров объединены и подключены к выходу второго блока 27 запрета коррекции, выход первого декодера 12 подключен к управл ющему входу первого вычислител  6 синдрома, первый и второй выходы второго

0 декодера 13 подключены соответственно к третьему и четвертому входам первого блока 8 сумматоров по модулю два.

Генератор 14 импульсов формирует импульсы , необходимые дл  работы формировател  17 временного интервала и блока 28 управлени  коррекцией.

Ключевой элемент 15 предназначен дл  подачи импульсов с выхода генератора 14 импульсов на вход формировател  17 временного интервала в промежуток времени

от момента поступлени  на первый управл ющий вход ключевого элемента 15 сигнала о наличии ошибок до момента поступлени  на его аторой вход сигнала с выхода элемента ИЛИ 16.

Элемент ИЛИ 16 предназначен дл  установки в закрытое состо ние ключевого элемента 15 и обнулени  порогового счетчика 18 в случае поступлени  из входы элемента ИЛИ 16 сигнала переполнени  как с выхода порогового счетчика 18, так и с выхода формировател  17 временного интервала . К первому входу злементй ИЛИ 16 подключен выход формировател  17 временного интервала, к второму сходу - выход порогового счетчика 18. Выход элемента ИЛИ 16 соединен с управл ющим входом ключевого элемента 15 и входом обнулени  порогового счетчика 18 и формировател  17 временного интервала.

Формирователь временного интервала 17 предназначен дл  установлени  временного интервала анализа информации, поступающей на вход порогового счетчика 18. В качестве формировател  17 временного интервала используетс  счетчик, порог срабатывани  которого выбираетс  исход  из допустимой веро тности трансформации сообщений, длины кодовых ограничений, корректирующей способности квазиортогонального несистематического сверточного кода.

Пороговый счетчик 18 предназначен дл  подсчета количества сигналов ошибок, поступающих с второго выхода первого анализатора 9 синдрома, и выдачи сигнала о наличии ошибок в случае переполнени . Порог срабатывани  порогового счетчика 18 выбираетс  исход  из корректирующих свойств квазиортогоиального несистематического сверточного кода и требований по допустимой веро тности трансформации сообщений.

Блок 19 задержки кодовой последовательности предназначен дл  задержки кодовой последовательности и представл ет собой два регистра сдвига, длина которых выбираетс  согласно требуемому времени задержки. Первый и второй входы блока 19 подключены к одноименным выходам канала 3 св зи, первый и второй выходы подключены соответственно к первым и вторым входам второго вычислител  20 синдрома и второго блока 22 сумматоров по модулю два.

Второй вычислитель 20 синдрома предназначен дл  умножени  задержанных кодовых последовательностей кеазиортогонального несистематического сверточного кода на порождающие многочлены ортогонального несистематического соерточного кода Ро2 (х) и Рщ (х) и дл  формировани  синдромной последовательности . Второй вычислитель 20 синдрома 5 представл ет собой регистры сдвига и сумматор по модулю два. Длина регистров сдвига и их св зи с сумматором по модулю два определ ютс  видом порождающих многочленов Poi (х) и Ро2 (х) ортогонального

0 несистематического сверточного кода. Выход второго вычислител  20 синдрома подключен к информационному входу второго анализатора 23 синдрома.

Второй вычислитель 21 оценок предназначен дл  формировани  сигналов оценок EJ, ортогональных относительно информационного символа, из задержанных кодовых слов ортогонального несистематического сверточного кода и

0 представл ет собой регистры сдвига, св занные с сумматорами по модулю два. , Длина регистров сдвига, число сумматоров по модулю два и их св зи определ ютс  структурой проверок дл  каждых

5 конкретных порождающих многочленов ортогонального несистематического свер- , точного кода. Выходы второго вычислител  21 оценок подключены к информационным входам второго коммутатора 2, первый выход - к управл ющему входу второго анализатора 23 синдрома, управл ющий вход соединен с выходом первого блока 26 запрета коррекции, а первый и второй входы - с соответствующими выходами второго блока 22 сумматоров по модулю два,

Второй блок 22 сумматоров по модулю два предназначен дл  исключени  из рассмотрени  на выходах второго вычислител 

0 21 оценок дополнительных проверочных последовательностей М (х) Рд1 (х) и М (х) Рд2 (х), образованных умножением информационной последовательности М (х) на дополнительные порождающие многочлены Рд1 (х) и

5 Рд2 (х). Второй блок 22 сумматоров по модулю два представл ет собой сумматоры по модулю два. Первый и второй входы второго блока 22 сумматоров подключены к соответствующим выходам блока 19 задержки кодо0 вой последовательности, третий и четвертый входы - соответственно к первому и второму выходу третьего декодера 30. Второй анализатор 23 синдрома предназначен дл  хранени  синдромной последовательности и представл ет собой регистр сдвига с обратными св з ми дл  записи последовательности синдромов S и соединенный с ним логический блок, вырабатывающий сигналы Tj согласно выражению (1). Управл ющий вход содинен с

выходом корректора 31 синдрома, выходы соединены с вторырли управл ющими входами второго коммутатора 24.

Второй коммутатор 24 предназначен дл  исключени  из рассмотрени  на входе второго мажоритарного элемента 25 той оценки EJ, номер которой совпадает с номером отличной от нул  функции Tj, в случае, если То 1. К первому управл ющему входу второго коммутатора 24 подключен второй выход второго мажоритарного элемента 25, выходы второго коммутатора 24 подключены к соответствующим информационным входам второго мажоритарного элемента 25.

Второй мажоритарный элемент 25 предназначен дл  прин ти  решени  о достоверности прин тых символов по боль шинству ортогональный оценок Ej на первом выходе, а также дл  формировани  на втором выходе на основе оценок EJ сигнала То согласно выражению (2). Второй выход второго мажоритарного элемента 25 соединен с первым входом первого блока 26 запрета коррекции.

Первый 26 и второй 27 блоки запрета коррекции предназначены дл  запрета выдачи информации с выходов второго 25 и первого 11 мажоритарных элементов соответственно на врем , необходимое дл  очистки регистров сдвига первого вычислител  6 синдрома, первого анализатора 9 синдрома , первого 7 и второго 21 вычислителей оценок, декодеров 12, 13 и 30 по управл ющему сигналу с выхода блока 28 управлени  коррекцией. Выход первого блока 26 запрета соединен с управл ющим входом второго вычислител  21 оценок и первым входом корректора 31 синдрома и входом третьего декодера 30. Выход второго блока 27 запрета подключен к управл ющему входу первого вычислител  7 оценок и к объединенному входу первого 12 и второго 13 декодеров.

Блок 28 управлени  коррекцией предназначен дл  выдачи управл ющего сигнала на первый вход второго блока 27 запрета и через блок 29 задержки сигнала запрета коррекции на второй вход первого блока 26 запрета. Блок 28 управлени  коррекцией (фиг.2) содержит последовательно соединенные блок 32, блок 33 и блок 34, выход которого подключен к своему входу обнулени  и входу обнулени  блока 32, вход которого  вл етс  входом блока 28 управлени  коррекцией, а выход - выходом блока 28 управлени  коррекцией и подключен к первому входу блока 33, к первому входу которого подключен второй вход блока 28 управлени  коррекцией, а выход соединен со счетным входом блока 34. В качестве

блока 32 используетс  Т-триггер, и качестве блока 33 используетс  элемент И, в качестве блока 34 - пороговый счетчик, порог срабатывани  которого выбираетс  равным длине кодового ограничени  квазиортогонального несистематического сверуочного кода. Второй вход блока 28 соединен с выходом порогового счетчика 18, первый вход - с вторым выходом генератора 14 импульсов, а выход0 с первым входом второго блока 27 запрета и входом блока 29 задержки сигнала запрета коррекции,

Блок 29 задержки сигнала запрета коррекции предназначен дл  задержки управл ющего сигнала запрета коррекции, подаваемого на второй вход первого блока 26 запрета. Блок 29 представл ет собой регистр сдвига, длина которого выбираетс  согласно требуемому времени задержки.

0 Третий декодер 30 предназначен дл  умножени  декодированной с задержкой информационной последовательности на многочлены Рдт (х) и Рд2 (х). Третий декодер представл ет собой регистр сдвига, св занный с сумматорами по модулю два, длина которого и св зи с сумматорами по модулю два определ ютс  видом многочленов Рд1 (х) и Рд2 (х). Вход третьего декодера 30 подключен к выходу первого блока 26 запрета,

0 первый и второй выходы подключены соответственно к третьему и четвертому входам второго блока 22 сумматоров по модулю два, а третий выход-  вл етс  информационным выходом устройства.

5Корректор 31 синдрома предназначен

дл  кор11екции соответствующих разр дов сдвига второго анализатора 23 синдрома и представл ет собой сумматор по модулю два, второй вход которого подключен к пер0 аому выходу второго вычислител  21 оценок , первый вход - к выходу первого блока 26 запрета коррекции.

При работе устройства возможны три случа : декодирование информации происходит при отсутствии ошибок, декодирование информации происходит при наличии ошибок , уровень которых меньше или равен корректирующей способности ортогонального несистематического сверточного кода, деко0 дирование информации происходит при наличии ошибок, уровень которых больше корректирующей способности ортогонального несистематического сверточного кода. При декодировании информации в первых двух случа х устройство работает аналогично с известным с той разницей, что выдача символов информационной последовательности осуществл етс  с некоторой задержкой. При декодировании информации -в третьем случае по вл етс  возможность 1бнаруживать не только ошибки, вес которых больше веса ошибок, которые способен исправл ть ортогональный несистематический сверточный код, но и устранить эффект размножени  ошибок, возникающий в известных устройствах,

Кодек работает следующим образом,

В исходном состо нии в регистрах сдвига первого 4 и второго 5 кодеров, первого вычислител  6 синдрома, первого анализатора 9 синдрома, первого вычислител  7 оценок, декодеров 12, 13 и 30, второго вычислител  20 синдрома, второго вычислител  21 оценок, второго анализатора 23 синдрома, блока 19 задержки кодовой последовательности , блока 29 задержки сигнала запрета коррекции записаны нулевые сигналы. Содержимое порогового счетчика 18 и формировател  17 временного интервала также равно нулю. Выход генератора 14 импульсов ключевым элементом 15 отключен от входа формировател  17 временного интервала. В первом 11 и втором 25 мажоритарных элементах установлено поI +1

,где I - число

роговое значение Z

ортогональных оценок. В пороговом счетчиd омин

ке 18 установлен порог у

стимого числа ошибок на интервале W тактов в принимаемых из канала 3 св зи закодированных последовательност х. Сигнал с выхода порогового счетчика 18 по вл етс  в том случае, если пороговое значение у оказываетс  превышенным. Блок 28 управлени  коррекцией по сигналу с выхода порогового счетчика 18 выдает управл ющий сигнал, запрещающий выдачу информации с первого 11 и второго 25 мажоритарных элементов на врем , равное Пак -длине кодового ограничени  квазиортогонального несистематического сверточного кода. В формирователе 17 временного интервала установлен порог числа тактов W и сигнал на его выходе по вл етс  в случае, если число W оказываетс  превышенным. Врем  задержки блока 19 задержки кодовой последовательности и блока 29 задерж1 и сигнала запрета коррекции установлено равным Пак.

На вход кодека (вход кодера 4) в последовательном коде поступают с тактовым периодом/ Т сигналы двоичной информационной последовательности М (х). Эта последовательность продвигаетс  с тактовой частотой по разр дам регистра сдвига кодера 4 и далее по разр дам регистра сдвига кодера 5. В процессе этого движени  последовательность М (х) преобразуетс  8 последовательности вида

5 М (х) Ро2 (х) + Рд2 (х) х2 М (х) Рк2 (х), (3)

М (х) Ро1 (х) + Рд1 (х) х М (х) Рк1 (х), которые поступают в последовательном коде на входы канала 3 св зи. При этом сигналы проверочных последовательностей М (х)

0)(Рк1 (х) и М (х) Рк2 (х) искажаютс  воздействием помех EI (х)|л Е2(х), т.е. из канала 3 св зи поступают двоичные последовательности вида

5 П;(х) М(х)Рк1(х)+Е1(х), (4) П2 (х) М (х) Рк2 (х) + Е2 (х). В случае отсутстви  ошибок, т.е. Ei (х) Е2 (х) О, последовательности вида (3) поступают в разр ды регистров сдвига первого 0 вычислител  6 синдрома и продвигаютс  по ним с тактовой частотой. В процессе этого движени  эти последовательности преобразуютс  в последовательности вида

5 П1 (х) Ро2 (х) М (х) Рк1 (х) Ро2 (х), (5)

П2 (х) POI (х) М (х) Рк2 (х) Ро1 (х).

которые поступают на вход сумматора по модулю два, в котором покомпонентно сравниваютс  с последовательностью М (х) Р (х)+

допу+ Р (х), поступающей на третий вход первого вычислител  6 синдрома с выхода первого декодера 12, т.е.

(5( X ) П1 (х) Ро2 (х) + П2 (х) Ро1 (х) + М (х)х

(ХН Р(Х) М (х) {Р01 (х) Р02 (х) + Рд1 (х) P02V (х) х + Р02 (х) POI (х) + Рд2 (х) Р01 (х) х2 + Ро2 (х) Рд1 (х) + Р01 (X) Рд2 (х)} 0.

Таким образом, если в канале 3 св зи ошибок не возникло, то в регистр сдвига

0 первого анализатора 9 синдрома записываетс  нулевой синдром S (х) 0. Одновременно с этим последовательности вида (3) поступают на первый и второй входы первого блока 8 сумматоров по модулю два, на

5 третий и четвертый входы которого поступают последовательности М (х) Рд1 (х) и М (х)х Рд2 (х) с выходов второго декодера 13. На первом и втором выходах первого блока 8 сумматоров по модулю два формируютс 

0 последовательности ортогонального несистематического сверточного кода М (х) Poi (х) и М (х) Ро2 (х), которые поступают на входы первого вычислител  7 оценок. На выходах первого вычислител  7 оценок на

5 такте работы происходит формирование сигналов оценок Е, ортогональных относительно каждого информационного символа последовательности М (х). Эти оценки поступают на первый коммутатор 10, где происходит исключение из рассмотрени  на

соответствующем входе первого мажоритарного элемента 11 той оценки EJ, номер которой совпадает с отличной от нул  функцией Tj, в случае, если То 1 (т.е. в случае, когда возникла двукратна  ошибка). Если в 5 канале 3 св зи ошибок не произошло, следовательно , То О, и первые выходы первого анализатора 9 синдрома не подключаютс  к первым управл ющим входам коммутатора 10, Система оценок Ej поступает на первый 10 мажоритарный элемент 11, где на каждом такте работы происходит прин тие решени  о достоверности каждого символа информационной последовательности. Далее информационна  последовательность М (х) 15 через второй блок 27 запрета поступает на входы декодеров 12 и 13 (так как сигнал на первом входе второго блока 27 запрета коррекции отсутствует), где ойа продвигаетс  с тактовой частотой по разр дам регистра 20 -сдвига. В процессе этого движени  последовательность М (х) на выходе первого декодера 12 преобразуетс  в последовательность вида

М (х) Р (Х) + Р(Х) М (х) Р02 (х) Рд1 (х) + + Р01 (х) Рд2 (х), (6)

котора  поступает на управл ющий вход первого вычислител  6 синдрома, на выходах второго декодера 13 - в последователь- 30 нести вида

М(х)Рд1(х), (7)

М (х) Рд2 (х),

которые поступают на третий и четвертый 35 входы первого блока 8 сумматороа по модулю два. Нулевой синдром, записанный в регистр сдвига первого анализатора 9 синдрома, не оказывает вли ние на содержимое порогового счетчика 18, состо ние 40 формировател  17 временного интервала, ключевого элемента 15 и блока 28 управлени  коррекцией. Кроме того, каждый символ информационной последовательности М (х) по цепи обратной св зи с выхода второго 45 блока 27 запрета коррекции поступает на управл ющий вход первого вычислител  7 оценок в соответствующие разр ды регистров сдвига и одновременно сигнал Е с первого выхода первого вычислител  7 оценок 50 поступает на управл ющий вход первого анализатора 9 синдрома.

Задержанные блоком 19 задержки кодовой , последовательности кодовые последовательности вида (4) поступают 55 одновременно на первые и вторые входы второго вычислител  20 синдрома, продвига сь по ним с тактовой частотой. В процессе этого движени  эти последовательности преобразуютс  в последорательности вида

(5) и далее в разрйды регистра сдвига пторого анализатора 23 синдрома. Так как, по условию, а канале 3 св зи oiuiiOoK не произошло , то а регистр сдвига второго анализатора 23 синдрома записываетс  нулевой синдром. Однозремеиио с этим последовательности вида (4) поступают иг первый и второй йходы второго блока 22 сумматоров гю 5модулю два, на третий и четвертый входы которого поступают последовательности М 00 Рд1 (0 М Pfl2 () f- выходов третьего декодера 30. На первом ii втором входах второго блока 22 сумматоров по модулю доа формируютсй последовательности ортогонального несистематического сЕ5ерточного кода fvl (х) Ро1 (х) М М (х) Ро2 (х), которые псст/пают на входы второго вычислител  21 оценок. На выходах второго вычислител  21 оценок на каждом такте работы происходит формирование сигналов оценок Ej, ортогональных относмтельно каждого информационного символа последовательности М (х). Эти оценки поступают на второй коммутатор 24, гдо происходит исключение из рассмотрени  на входах EiTOporo мажоритарного элемента 25 той оценки Ej. номер которой совпадает с отличной от нул  функцией Tj, в случае, если То 1. Так как в канале 3 св зи ошибок не произошло, следовательно , То О, выходы второго анализатора 23 синдро иа не подключаютс  к первым управл ющим входам второго коммутатора 24. Система ортогональных оценок EJ поступает на второй мажоритарный злемент 25, где на каждом такте работы происходит прин тие решени  о достоверности каждого символа информационной последовательности М (х). Далее ш.формационна  последовательность М (х) поступает на первый вхо,д первого блока 26 запрета коррекции, с выхода которого она поступает на вход третьего декодера 30, где она продвигаетс  с тактовой частотой по разр дам регистра сдвига и выходмт на ь нформациониый выход кодека. В процессе этого движени  последовательность М (х) на выходе третьего декодера 30 преобразуетс  а последовательности вида (7), которые поступают на соответствующие входы второго блока 22 сумматоров по модулю два. Кроме того, символ декодированной информационной последовательности по цепи обратной св зи поступает на управл ющий вход второго вычислител  21 оценок в соответствующие разр ды регистров сдвига и на перзый вход корректора 31 синдрома, на второй вход которого однозременио поступает сигнал EI. Выходной сигнал с выхода корректора 31 синдрома поступэет на управл ющий вход второго

анализатора 23 синдрома в соответствующие разр ды регистров сдвига.

В случае, если в канале 3 св зи на длине кодового ограничени  возникла однократна  или двукратна  ошибка, кодек работает следующим образом.

Как и в предыдущем случае, последовательности вида (4) поступают в разр ды регистров сдвига первого вычислител  6 синдрома и продвигаютс  по ним с тактовой частотой АТ. В процессе этого движени  эти последовательности преобразуютс  к виду 1(х)Ро2(х) М(х)Рк1(х) + Е1(х)Ро2{х), (8) 2 (х) Р01 (х) М (х) Рк2 (х) + Е2 (х) Р01 (х), и поступают на входы сумматора по модулю два, на котором покомпонентно сравниваютс  с последовательностью М (х) Р{х) + Р (х), поступающей на третий вход первого вычислител  6 синдрома с выхода первого декодера 12, т.е. (5 ( X ) п( (х) Ро2 (х) + П2 (х) Ро1 (х) + М (х) Р (х) + Р(х) М (х) Рк1 (х) + Ei (х) Ро1 (х) + (х) Рк2 (х) + Е2 (х) Ро2 (х) + М (х) Ро2 (х) Рд1 ( Х) + М (х) Р01 (х) Рд2 (х)0. Таким образом, в регистр сдвига первого анализатора 9 синдрома записываетс  ненулевой синдром. Одновременно с этим последовательности вида (4) поступают на первый и второй входы первого блока 8 сумматоров по модулю два. а с его выходов снимаютс  последовательности ортогонального несистематического сверточного кода, пораженные одно- или двукратными ошибками, которые поступают в первый вычислитель 7 оценок. Пусть дл  определенности в канале 3 св зи возникла двукратна  ошибка, тогда в соответствии с алгоритмом работы кодека, в первом коммутаторе 10 происходит исключение из рассмотрени  на входе первого мажоритарного элемента 11 той оценки EJ, номер которой совпадает с отличной от нул  функцией Tj, формируемой в первом анализаторе 9 синдрома, и подключаемой к первым управл ющим входам коммутатора 10 при То 1. Скорректированна  система оценок EJ поступает на первый мажоритарный элемент 11, где происходит прин тие решени  о достоверности каждого информационного символа последовательности М (х). Так как кратность возникшей в канале 3 св зи ошибки не превышает корректирующей способности ортогонального кода, то на приемной стороне 2 происходит исправление двукратной ошибки . Далее информационна  последовательность noctynaeT через второй блок 27 запрета на декодеры 12 и 13. В процессе движени  последовательности М (х) по разр дам регистра сдвига первого декодера 12 на его

выходе формируетс  последовательность вида (6), котора  поступает на третий вход первого вычислител  6 синдрома, на выходах второго декодера 13 формируютс  последовательности вида (7), которые

поступают на соответствующие входы первого блока 8 сумматоров по модулю два. На выходах последнего формируютс  последовательности вида М (х) Рк1 (х) + Е1 (х) + М (х) Рд1 (х), (9) М (Х) Рк2 (х) + Е2 (х) + М (х) Рд2 (х). Так как синдром, записанный в регистре сдвига первого анализатора 9 синдрома ненулевой, то пороговый счетчик 13 осуществл ет подсчет числа ошибок, поступивших с второго выхода первого анализатора 9 синдрома на его счетный вход. Одновременно сигналы ошибок с второго выхода первого анализатора 9 синдрома поступают на первый вход ключевого элемента 15, подключа  выход генератора 14 импульсов к входу формировател  17 временного интервала . Поскольку, го условию, количество ошибок мало, формирователь 17 временного интервала подсчитывает W тактов и формирует на своем выходе сигнал раньше, чем переполн етс  пороговый счетчик 18. Сигнал с выхода формировател  17 временного интервала через элемент ИЛИ 16 осуществл ет сброс содержимого формировател  17 временного интервала и возвращает в исходное состо ние ключевой элемент 15, отключив выход генератора 14 импульсов от входа формировател  17 временного интервала . На выходе порогового счетчика 18 сигнал не по вл етс , блок 28 управлени  коррекцией сигнала запрета коррекции не выдает. Задержанные блоком 19 кодовые последовательности вида (4) поступают на первые и вторые входы второго вычислител  20 синдрома , продвига сь по ним с тактовой частотой . В процессе этого движени  эти последовательности преобразуютс  к виду (8) и поступают на вход сумматора по модулю два, с выхода которого записывают в регистр сдвига второго анализатора 23 синдрома ненулевой синдром. Одновременное зтим последовательности вида (4) поступают на первый и второй входы второго блока 22 сумматоров по модулю два, а с его выходов снимаютс  последовательности ортогонально .-о несистематического сверточного кода, пораженные двукратной ошибкой.

в соответствии салгоритмо /. работы ;;одека во втором ком - утаторе 24 происходи исключение из рассмотрени  на входе второго мажоритарного элемента 25 той оценки EJ, номер которой совпадает с апшчнаЛ от нул  функцией Tj, форг ируемой во STOром анализаторе 23 синдрома и подключаемой к первым управл ющим входа 4 второго коммутатора 24 при То 1. Скоррект роаанна  система оценок EJ поступает на второй мажоритарный 25, где прог сходит прин тие решени  о достоверност / ,ого информационного сиг-лвола последовательностм М (х). Далее информационна последовательность М (х) через первой блок 26 запрета коррекции поступает из вход третьего декодера 30, где формируютс  последовательности вида (7), которые поступа ют на входы второго блока 22 сумматоров по модулю два, Одновременно с этим сигнал с

.выхода первого блока 26 запрета коррекции поступает на управл ющий вход вычислител  21 оценок и на первый вход 1 оррег тора 31 синдрома. По соответствующим сигналам происходит коррекци  соответстзующих разр дов регистра сдвига второговычислител  21 оценок и второго анализатора 23 синдрома, С третьего выхода третьего декодера 30 неискаженна  информаци  поступает получателю. Очередной сигнал вызывает повторение описанных операций.

В случае, если 8 канале 3 св зи на длиьге кодового ограничени  возникла трех- и более кратна  ошибка, исправл ющей способности ортогонального несистематического сверточного кода, вход щего в состав квззиортогонального несистематического сверточного кода, недостаточно дл  коррекции ошибок. Работа кодека аналогична оплсанному . Пороговый счетчик 18 подсчитывает число импульсов ошибок с второго выхода первого анализатора 9 синдрома и формирует сигнал на , если происходит его переполнение на временном интервале W тактов, По сигналу с выхода порогового счетчика 18 блок 28 управлени  выдает сигнал на первый вход второго блока 27 запрета и через блок 29 на первый вход первого блока запрета 26, которые прекращают выдачу информации с первого мажоритарного элемента 11 и, спуст  врем  задержки, установленное в блоке 29 задержки сигнала запрета коррекции, со второго мажоритарного элемента 25, Таким образом, отключа  цепи выдачи информационной последовательности с первого мажоритарного элемента 11 на врем , равное

длине кодового ограничени  Пак, мы очищаем от возникшей ошибки регистры сдвига первого вычислитг л  7 оценок, парного анаjinjaiopa 9 смндрумз, первого 12 и второго i3 декодеров, sanpeLuasi выдачу информаци/ с второго ла ;:ор /1тарного элеi- . 25, предотвращаем выдачу пол чзтелю пскаженной информации и разм ожзние ошибки декодировани , очища  регистры сдвига второго вычислител  21 и эторого анализатора 23 синдрома.

HeB03MO.vKHOCTb выдачи информационней последовательности М (х) с выхода второго декодера 13 объ сн етс  тем, что i-M выдачи сигнала на второй вход йторого блока 27 запрзта корр8кц /-;и часть искаженной информац1/1онной последова1ельиост1/ ( может выдана получателю, тогда как использован1.е декодировани  задержанной кодовой последовательности и выбор времени задержки в блоке 29 задержки сигнала управлени  коррекцией позвол ет исключить выдачу получателю ,/:с:;зж8нной информационной последовательности .

По истеченки запрета коррекции 5лок 28 управлени  коррекцией прекращает выдачу сигнала запрета коррекции. К этсиу еремени в регистрах сдоига первого выгислител  6 оценок, первого анализатора 9 С1г дрома, первого 12 и второго i3 декодеров , второго зь ислител  21 оценок, второго анализатора 23 синдрома записаны сигналь, не искаженные воздействием обн .чруженной ошибки, м декодирование информации про,цолжаетс  согласно описамному алгоритму.

Техническое преимуш,ество предлагае ,vioro изобретени  по сравнению с извест;:ь 1ч состоит в том, что достигаетс  г;О:и,п.;ение помехоустойчивости за счет заедени  блока задержки кодовой последовательности , второго блока сумматоров по модулю два, второго вычислител  оценок, сторого вычислител  синдрориа, второго анал14затора синдрома, второго коммутатора , второго мажоритарного элемента, а такхс блока управлени  коррекцией, первого и второго блоков запрета коррекции, блока задержки сигнала управлени  и третьего декодера и уменьшаетс  веро тность ошибочi ioro декодировани .

Ф о р м у л а м 3 о б р е т 6 и и   1. Кодек несистематического сверточного кода, содержащий канал св зи, на перед .9юш,ей стороне -- первый кодер, оход которого  вл етс  входом кодека, первыйтретий выходы первого кодера соединены с одноименными входами второго кодера, первый м второй выходы которого подключены к одноименным входам канала св зи, нв приемной стороне - первый вычислитель

синдрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управл ющими входами первого коммутатора, второй выход соединен со счетным входом порогового счетчика и первым управл ющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента, выход которого подключен к информационному входу формировател  временного интервала , выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к второму управл ющему входу ключевого элемента и входам обнулени  формировател  временного интервала и порогового счетчика, выход которого соединен с вторым входом элемента ИЛ И, первые и вторые входы первого вычислител  синдрома и первого блока сумматоров по модулю два попарно объединены и подключены к одноименным выходам канала св зи, первый и второй выходы первого блока сумматоров по модулю два - к одноименным информационным входам первого вычислител  оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управл ющему входу первого коммутатора, входы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислител  синдрома и третьему и четвертому входам первого блока сумматоров по модулю два, управл ющий вход первого анализатора синдрома подключен к первому выходу первого вычислител  оценок, отличающийс  тем, что, с целью повышени  помехоустойчивости кодека, в него введены корректор синдрома, блок управлени  коррекцией , блок задержки сигнала управлени  коррекцией, первый и второй блоки запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сумматоров по модулю два, вычислитель оценок , коммутатор, мажоритарный элемент, третий декодер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным

выходам канала св зи и одноименным входам второго вычислител  синдрома и второго блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислител  оценок, выходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управл ющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управл ющему входу второго вычислител  оценок, первому входу корректора синдрома и входу третьего декодера , первый, второй и третий выходы которого - соответственно к третьему, к четвертому входам второго блока сумматоров по модулю два и к выходу устройства, второй вход и выход корректора синдрома соответственно к первому выходу второго вычислител  оценок и первому входу второго анализатора синдрома, второй вход и выход которого подключены соответственно к выходу второго вычислител  синдрома и вторым управл ющим входам второго коммутатора , второй выход генератора импульсов соединен с первым входом блока управлени  коррекцией, второй вход которрго подключен к выходу порогового счетчика , а выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции подключен к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управл ющему входу первого вычислител  оценок.

2, Кодек по П.1, отличающийс  тем, что блок управлени  коррекцией содержит пороговый счетчик, элемент И и Т-триггер , выход которого подключен к первому входу лемента И и  вл етс  выходом блока, выход элемента И соединен со счетным входом порогового счетчика, выход которого подгслючен к своему входу обнулени  и входу обнулени  Т-триггера, счетный вход которого и второй вход элемента И  вл ютс  соответственно вторым и первым входами блока.

54

Фиг,2.

Claims (2)

1. Фо р м у л а изобретения

   1. Кодек несистематического сверточного кода, содержащий канал связи, на передающей стороне - первый кодер, вход которого является входом кодека, первыйтретий выходы первого кодера соединены с одноименными входами второго кодера, первый и второй выходы которого подключены к одноименным входам канала связи, на приемной стороне ~ первый вычислитель синдрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управляющими входами первого коммутатора, второй выход соединен со счетным входом порогового счетчика и первым управляющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента, выход которого подключен к информационному входу формирователя временного интервала, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к второму управляющему входу ключевого элемента и входам обнуления формирователя временного интервала и порогового счетчика, выход которого соединен с вторым входом элемента ИЛ И, первые и вторые входы первого вычислителя синдрома и первого блока сумматоров по модулю два попарно объединены и подключены к одноименным выходам канала связи, первый и второй выходы первого блока сумматоров по модулю два - к одноименным информационным входам первого вычислителя оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управляющему входу первого коммутатора, входы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислителя синдрома и третьему и четвертому входам первого блока сумматоров по модулю два, управляющий вход первого анализатора синдрома подключен к первому выходу первого вычислителя оценок, отличающийся тем, что, с целью повышения помехоустойчивости кодека, в него введены корректор синдрома, блок управления коррекцией, блок задержки сигнала управления коррекцией, первый и второй блоки запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сумматоров по модулю два. вычислитель оценок, коммутатор, мажоритарный элемент, третий декодер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным выходам канала связи и одноименным входам второго вычислителя синдрома и второго блока сумматоров по модулю два. первый и второй выходы которого подключены к одноименным информационным входам второго вычислителя оценок, выходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управляющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управляющему входу второго вычислителя оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй и третий выходы которого - соответственно к третьему, к четвертому входам второго блока сумматоров по модулю два и к выходу устройства, второй вход и выход корректора синдрома соответственно к первому выходу второго вычислителя оценок и первому входу второго анализатора синдрома, второй вход и выход которого подключены соответственно к выходу второго вычислителя синдрома и вторым управляющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управления коррекцией, второй вход котоPQro подключен к выходу порогового счетчика, а выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции подключен к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управляющему входу первого вычислителя оценок.
2. 2. Кодек по п.1, отличающийся тем, что блок управления коррекцией содержит пороговый счетчик, элемент И и Т-триггер, выход которого подключен к первому входу элемента И и является выходом блока, выход элемента И соединен со счетным входом порогового счетчика, выход которого подключен к своему входу обнуления и входу обнуления Т-триггера, счетный вход которого и второй вход элемента И являются соответственно вторым и первым входами блока.

   Фиг,2.