SU1727201A2

SU1727201A2 - Помехоустойчивый кодек дл передачи дискретных сообщений

Info

Publication number: SU1727201A2
Application number: SU904851062A
Authority: SU
Inventors: Борис Алиевич Ассанович; Татьяна Анатольевна Ситкевич
Original assignee: Гродненский Государственный Университет
Priority date: 1990-07-10
Filing date: 1990-07-10
Publication date: 1992-04-15

Abstract

Изобретение относитс к технике св зи и вычислительной технике и может быть использовано в системах передачи дискретной информации, Цель изобретени - повышение помехоустойчивости кодека. Дл этого в декодер дополнительно введены четвертый элемент И. третий триггер и инвертор с соответствующими функциональными св з ми. 3 ил.

Description

Изобретение относитс к технике св зи и вычислительной технике и может быть использовано в системах передачи дискретной информации.

Известен помехоустойчивый кодек дл передачи дискретных сообщений, содержащий кодер и декодер, кодер содержит первый и второй блоки посто нной пам ти, первый и второй регистры сдвига, формирователь проверочных символов, делитель частоты , триггер, формирователь импульсов, первый и второй счетчики импульсов, элемент И. источник посто нного кода, компаратор , декодер содержит блок коррекции ошибок, первый и второй регистры сдвига, первый и второй блоки посто нной пам ти, первый-третий элементы И, первый-третий счетчики импульсов, генератор импульсов, первый и второй триггеры, компаратор, дешифратор и элемент ИЛИ.

Недостатком этого устройства вл етс снижение помехоустойчивости при возникновении ошибок, кратность которых больше корректирующей способности используемого помехоустойчивого кода с исправлением ошибок.

Целью изобретени вл етс повышение помехоустойчивости.

Цель достигаетс тем, что в декодер помехоустойчивого кодека дл передачи диск-. ретных сообщений введены четвертый элемент И, третий триггер и инвертор, вход которого подключен, к выходу компаратора и выход которого соединен со вторым входом четвертого элемента И, первый вход которого подключен к выходу первого счетчика импульсов, а выход соединен со вю- рым установочным входом третьего триггера, первый вход которого подключен к выходу второго счетчика импульсов, при этом решающим выходом декодера вл етс выход третьего триггера.

На фиг. 1 и 2 изображены блок-схемы соответственно кодера и предлагаемого декодера , вход щих в помехоустойчивый кодек: на фиг. 3 иллюстрирует принцип построени кодового слова.

сл С

XJ

ю xi

ю

о

s

кэ

Кодер содержит первый и второй блоки 1, 2 посто нной пам ти, первый и второй регистры 3, 4 сдвига, формирователь 5 проверочных символов, делитель б частоты, триггер 7, формирователь 8 импульсов, первый и второй счетчики 9, 10 импульсов, элемент И 11, источник 12 посто нного кода и компаратор 13, информационные входы 14 и тактовый вход 15 кодера.

Декодер содержит (фиг. 2) блок 16 коррекции ошибок, первый и второй регистры 17, 18 сдвига, первый и второй блоки 19, 20 посто нной пам ти, первый-четвертый элементы И 21-23,25, первый-третий счетчики 24-26 импульсов, генератор 27 импульсов, первый-третий триггеры 28, 29, 36, компаратор 30, дешифратор 31, элемент ИЛИ 32 и инвертор 37, информационный вход 33, тактовый вход 34 и решающий выход 38 декодера.

Блоки 1, 2, 19, 20 посто нной пам ти представл ют собой ПЗУ.

Формирователь 5 проверочных символов реализуетс , например, на сумматорах по модулю два в соответствии с примен емым помехоустойчивым кодом.

Формирователь 8 импульсов выполнен в виде ждущего мультивибратора.

Блок 16 коррекции ошибок служит дл декодировани используемого помехоустойчивого кода с исправлением ошибок и может быть реализован по известным схемам .

В рассматриваемом кодеке элементарные дискретные сообщени кодируют неравномерными кодовыми комбинаци ми в зависимости от априорных веро тностей их по влени : наиболее веро тные элементарные сообщени кодируют короткими последовательност ми двоичных сигналов, а менее веро тные - длинными.

Однако дл определенного набора элементарных дискретных сообщений и их веро тностей существует р д оптимальных кодов, имеющих одно и то же количество двоичных сигналов, приход щихс на одно элементарное сообщение, но обладающих различной средней длиной распространени ошибок.

Использу свойство размножени ошибок или неправильного разделени неравномерных кодовых комбинаций на приеме при возникновении ошибок в передаваемом кодовом блоке, возможно дополнительно обнаруживать некоторые ошибки с кратностью, превышающей корректирующую способность примен емого помехоустойчивого кода. При этом количество обнаруживаемых ошибок и их кратность будут зависеть от структуры неравномерного

кода, используемого дл передачи дискретных элементарных сообщений.

Кодирование осуществл етс по известному алгоритму, т.е. формируетс блок

фиксированной длины, содержащий п двоичных посылок (фиг. 3), из которых г вл ютс проверочными, определ емыми в зависимости от значений посылок k и С. В группу k вход т k позиций, содержащих не0 равномерные комбинации, подлежащие передаче , и I свободных позиций от конца группы переменной длины до начала группы t I принимает значени 0.1.2,..(Jmax-1). где Imax-максимальна длина неравномер5 ной кодовой комбинации. Служебна группа I фиксированной длины Ј tog2ftnax представл ет собой двоичное число, отображающее длину I B количестве двоичных посылок, и определ ет местоположение

0 конца группы kx, т.е. плавающую от блока к . блоку границу t.

Декодирование информации на приеме производитс следующим образом.

Декодирование прин того кодового

5 блока из п двоичных посылок сначала производитс как An,k кода, т.е. по значени м позиций групп (k+f) и г вычисл ютс контрольные суммы, составл ющие синдром. Если синдром не равен нулю, то по его зна0 чению определ етс местоположение одной или нескольких ошибочно прин тых посылок из п, которые затем-исправл ютс . После исправлени ошибок в соответствии

5 со служебной комбинацией I определ етс местоположение плавающей границы t, т.е. определ етс длина группы k , котора затем последовательно подраздел етс на р д неравномерных комбинаций, соответст0 вующих совокупности элементарных сообщений , введенных на передаче.

При возникновении ошибок большей кратности, чем имеюща с корректирующа способность кода, исправл ющего

5. ошибки, местоположение ошибочно прин тых посылок из п по вычисленным контрольным суммам определ етс неверно и исправл ютс не пораженные ошибками, а правильные посылки. В результате этого

0 внос тс дополнительные ошибки в прин тый кодовый блок. При декодировании, начина с определенной позиции группы k, разделение неравномерных кодовых комбинаций осуществл етс неверно вплоть до

5 последней посылки k. На основе анализа последней неравномерной кодовой комбинации , в случае ненахождени ей эквивалентной среди всех известных получателю информации неравномерных комбинаций, на выход декодера выдаетс решение об ошибочно прин том.кодовом блоке. Затем

происходит или просто стирание ошибочного кодового блока, или, в случае наличи системы с решающей обратной св зью и ожиданием решающего сигнал а, осуществл етс стирание прин того блока и формирование сигнала переспроса, который по обратному каналу передаетс в передатчик.

Кодек работает следующим образом.

В кодере со входов 14 на адресные входы первого и второго блоков 1,2 посто нной пам ти поступают дискретные сообщени в виде равномерных двоичных комбинаций. По переднему фронту импульса, приход щего с выхода делител 6, коэффициент делени которого равен числу двоичных разр дов, соответствующих неравномерной кодовой комбинации максимальной длины, из первого блока 1 разрешаетс выборка соответствующей неравномерной кодовой комбинации, а из второго блока 2 - слова, содержащего двоичную запись длины этой комбинации. По заднему фронту этого же импульса, поступающего на входы разрешени параллельной загрузки регистра 3 и счетчика 9, информаци , выбранна из блоков 1 и 2. подаетс на параллельные входы первого регистра 3 сдвига и первого счетчика 9.импульсов и записываетс в них. С приходом этого же импульса на S-вход триггера 7 последний устанавливаетс в единичное состо ние и разрешает запуск формировател 8 тактовыми импульсами, приход щими со входа 15 через открытый по второму входу элемент И 11. Импульсы с. выхода Фоомиоовател 8 поступают на тактовый вход первого счетчика 9, который работает на уменьшение счета, и на тактовые входы первого. 3 и второго 4 регистров сдвига, осуществл сдвиг неравномерной кодовой комбинации из регистра 3 в регистр 4 на определенное число разр дов, записанное в двоичном коде в первом счетчике 9. После обнулени счетчика 9 перепад логического уровн с выхода окончани -счета этого счетчика поступает на S-вход триггера 7, переключа его в нулевое состо ние и останавлива тем самым запуск формировател 8 очередным тактовым импульсом, приход щим со входа 15. Неравномерна кодова комбинаци оказываетс записанной во втором регистре 4. Триггер 7, формирователь 8, первый счетчик 9 с заведенной с его выхода обратной св зью представл ют собой программируемый генератор импульсов , выдающий заданное, записанное в двоичном коде в счетчик 9 количество импульсов , соответствующее числу разр дов каждой неравномерной кодовой комбина- ции.Таким образом, комбинации, выбранные из первого блока 1 посто нной пам ти,

последовательно записываютс по второй регистр 4, накаплива сь в нем.

Импульсы с выхода формировател 8 поступают также на тактовый вход второго Г счетчика 10, представл ющего собой реверсивный счетчик, работающий на уменьшение счета, в котором первоначально из блока 12 записываетс значение k. соответствующее общему числу свободных позиций 0 дл информационных посылок. Двоичный код с выходов счетчика 10. соответствующий числу { оставшихс незан тыми позиций информационной части кодового слова, поступает на вторые входы цифрового ком- 5 паратора 13, на первые входы которого из второго блока 2 посто нной пам ти поступает двоичный код, соответствующий числу позиций, занимаемых очередной передаваемой неравномерной кодовой комбина0 цией. В компараторе 13 происходит сравнение этих двух двоичных чисел. Если число оставшихс свободными позиций Формируемого блока больше или равно числу позиций , занимаемых очередной кодовой

5 комбинацией, выбранной из первого блока 1, то присутствующий на выходе компаратора 13 логический уровень, поступающий на второй вход элемента И. 11, разрешает запуск формировател 8 тактовыми импульса0 ми, приход щими на его тактовый вход, и очередна неравномерна кодова комби- наци- будет поразр дно записыватьс во второй регистр 4 сдвига, где происходит формирование передаваемого кодового

5 блока. Как только число свободных Л пози- ций окажетс меньше числа позиций очередной кодовой комбинации, на выходе компаратора 13 по витс логический сигнал , запрещающий запуск формировател

0 8. Этот же логический сигнал поступает на вход разрешени параллельной загрузки регистра 4 сдвига и на управл ющий вход формировател 5 проверочных символов и разрешает запись с выходов счётчика 10

5 двоичного кода, соответствующего числу оставшихс незан тыми t позиций кодового слова, в отведенные дл этой цели I позиций , а также разрешает формирование про- верочных посылок и запись их в

0 соответствующие позиции регистра 4. Сигнал с выхода компаратора 13 поступает также на #ход разрешени параллельной загрузки счетчика 10 и разрешает запись первоначального значени k позиций ин5 формационной части кодового слова от источника 12 посто нного кода в этот счетчик 10. Двоичный код, соответствующий числу k, по витс на выходах счетчика 10, а, значит, и на вторых входах компаратора 13-, на первых входах которого будет присутствовать

двоичный код, соответствующий числу позиций очередной подлежащей передаче кодовой комбинации.

В результате сравнени на выходе компаратора 13 произойдет смена логического сигнала, что разрешит прохождение тактовых импульсов через элемент И 11, запускающих формирователь 8. который сдвигает записанную в регистре 3 очередную кодовую комбинацию и поразр дно записывает ее в регистр 4, из которого одновременно с записью происходит поразр дна выдача посылок сформированного прежде кодового блока. Таким образом, процесс формировани и выдача в канал св зи (не показан) информации будут проходить одновременно , без задержки времени. Далее периодически формируютс последующие кодовые блоки из п символов.

В декодере кодовый блок из канала св зи через вход 33 последовательно поступает на вход блока 16 коррекции ошибок, в котором происходит вычисление контрольных сумм составл ющих синдрома. В случае, когда значение синдрома отлично от нул , по его значению в блоке 16 коррекции происходит определение местоположени ошибочно прин тых информационных посылок и их замена на правильные. В случае, когда количество пораженных ошибками посылок превышает корректирующую способность помехоустойчивого кода, их исправление происходит неверно, необнаруженные ошибки остаютс и могут вноситьс дополнительные ошибки в информационную часть кодового блока.

Тактовые импульсы, частота следовани которых подбираетс так, чтобы в момент полной записи прин того кодового блока в блок 16 полностью очистилс регистр 17 сдвига длиной в n-г чеек, поступают со входа 34 на тактовый вход счетчика 25 и на объединенные тактовые входы регистров 17 и 18 сдвига, длина которого выбираетс равной максимальному числу позиций, занимаемых неравномерной кодовой комбинацией , и осуществл ют сдвиг n-г инфор- мационных посылок, переписываемых каждый раз в регистр 17 из блока 16 после получени нового кодового слова.

Таким образом, после полного заполнени счетчика 25, коэффициент пересчета которого также равен n-г, на его выходе по вл етс логический сигнал, поступающий на управл ющий вход блока 16 коррекции и на входы разрешени параллельной загрузки регистра 17 сдвига и счетчика 24. а также на S-вход триггера 35, разреша параллельную запись из блока 16 информационных n-г посылок в регистр 17, а из

соответствующих-f позиций регистра 17 - двоичного кода, соответствующего длине, служебной группы f , в счетчик 24 и устанавлива триггер 35 в единичное состо ние.

определ ющее изначальное отсутствие необнаруженных ошибок в информационной части прин того кодового блока. Счетчик 24, представл ющий собой двоичный счетчик с предварительной записью, коэффициент

0 пересчета которого выбираетс равным k, подсчитывает число тактовых импульсов, поступающих со входа 34 на его вход через открытый по второму входу третий элемент И 23 и определ ет число k/позиций, занима5 емых прин тыми неравномерными кодовыми комбинаци ми, вход щими в данный кодовый блок, а значит, и плавающую границу t дл этого блока. После полного заполнени счетчика 24 на его выходе по вл етс

0 логический сигнал, поступающий на R-вход первого триггера 28 и перебрасывающий его в нулевое состо ние, запреща тем самым прохождение тактовых импульсов на . вход счетчика 24 через элемент И 23. Этот

5 же логический сигнал с выхода триггера 28 поступает на второй вход первого элемента И 21 и запрещает последовательное поступление во второй регистр 18 оставшихс записанными в первом регистре 17 служебных

0 групп посылок-{ и Iх. Соответствующие выходы второго регистра 18 соединены параллельно с адресными входами первого блока 19 посто нной пам ти и с первыми входами цифрового компаратора 30. Тактовые им5 пульсы, поступающие на S-вход второго триггера 29, устанавливают его каждый раз в единичное состо ние, разреша тем самым прохождение импульсов с выхода генератора 27 через второй элемент И 22,

0 открытый по первому входу логическим сигналом с выхода первого триггера 28. Эти импульсы с генератора 27 начинают проходить с момента начала поразр дного поступлени неравномерных кодовых

5 комбинаций очередного прин того блока во второй регистр 18. Импульсы с выхода генератора 27, частота которого выбираетс больше частоты следовани тактовых импульсов в число раз, равное числу всевоз0 можных неравномерных кодовых комбинаций, соответствующих алфавиту источника сообщени , подсчитываютс третьим счетчиком 26, на выходах которого формируетс адрес, параллельно поступаю5 щий на соответствующие адресные входы второго блока 20 посто нной пам ти и на вторые входы компаратора 30.

В результате сравнени кодогюй комбинации , поразр дно записываемой вп второй регистр 18 сдвига, с выбираемыми из оторого блока 20 посто нной пам ти известными получателю неравномерными кодовыми комбинаци ми источника, при совпадении двух комбинаций, поступающих на соответствующие входы компаратора 30, на его выходе по вл етс логический сигнал, приход щий на вход разрешени выборки первого блока 19, разреша выдачу первичной информации, хран щейс в этом блоке 19 и соответствующей данной неравномерной кодовой комбинации, т.е. происходит разделение информационных посылок на неравномерные кодовые комбинации. Кроме того, этим же логическим сигналом с выхода компаратора 30, поступающим на первый вход элемента ИЛИ 32 или же (в случае ненахождени кодовой комбинации, эквивалентной записанной в этот момент во втором регистре 18) сигналом с выхода дешифратора 31, который по вл етс после заполнени счетчика 26 и просмотра всех возможных адресов и поступает на второй вход элемента ИЛИ 32, перебрасываетс в нулевое состо ние второй триггер 29, сигнал с которого поступает на третий вход второго элемента И 22 и запрещает прохождение импульсов с выхода генератора 27 на вход третьего счетчика 26. С приходом следующего тактового импульса на объединенные тактовые входы регистров 17,18 сдвига, а также на S-вход второго триггера 29 содержимое регистров 17, 18 сдвигаетс на одну позицию вправо, а тригер 29 перебрасываетс в единичное состо ние, разреша прохождение импульсов через второй элемент И 22 на вход третьего счетчика 26 Таким образом, процесс формировани адресов счетчиком 26, просмотр содержимого второго блока 20 посто нной пам ти и Сравнение кодовых комбинаций в компараторе 30 по-. втор етс снова и завершитс ,после поразр дного прохождени через второй регистр 18 всех информационных посылок группы k( поступающих из первого регистра 17 сдвига , до тех пор, пока не заполнитс счетчик 4 и не перебросит первый триггер 28 в нулевое состо ние, запреща прохождение инормационных посылок по второму входу первого элемента И 2.1 на вход регистра 18. При возникновении в прин том блоке инфорации большего числа ошибок, чем корректирующа способность помехоустойчивого кода, разделение на неравномерные кодовые коминации и их декодирование осуществл етс еверно. Тогда, в р де подобных случаев, поле записи последней информационной поылки в регистр 18 сдвига и просмотра всех озможных неравномерных кодовых комбиаций , записанных во втором блоке 20 постонной пам ти по всем адресам,

формируемым счетчиком 26, кодова комбинаци , эквивалентна записанной в регистре 18, не находитс . На выходе дешифратора 31 происходит смена логиче- 5 ского сигнала, а на выходе компаратора 30 логический сигнал не измен етс и подаетс на вход инвертора 37. Инвертированный в блоке 37 сигнал поступает на второй вход четвертого элемента И 35, на первом входе

10 которого после полного заполнени счетчика 24 по вл етс логический сигнал, определ ющий окончание декодировани группы к,7 т.е. границу t дл данного блока . Смена логич бского сигнала на выходе элемента И

15 35, поступающего на R-вход третьего триггера 36, устанавливает его в нулевое состо ние . Соответствующий логический сигнал по вл етс на решающем выходе38 декодера , определ наличие ошибок в прин том

0 кодовом блоке. Тогда данный блок или стираетс , или может подаватьс запрос на повторную передачу этого блока.

В случае, если число ошибок в прин том кодовом блоке соответствует корректирую5 щей способности помехоустойчивого кода, или же, когда ошибки большей кратности создают такое разделение на неравномерные кодовые комбинации, что последн посылка , записываема в регистр 18. приводит

0 к разрешенной кодовой комбинации, которой соответствует эквивалентна комбинаци из блока 20, на выходе компаратора 30 не происходит смена логического сигнала и триггер 36 остаетс в единичном состо нии,

5 т.е. прин тый кодовый блок вл етс безошибочным или в нем присутстауют необнаруженные ошибки. На решающем выходе 38 декодера остаетс прежний логический сигнал .

0 Следующий цикл обработки нового кодового блока, поступающего на вход 33 де- кодера, начнетс после заполнени счетчика 25, выдачи им нового сигнала разрешени и установки триггера 36 в единич5 мое состо ние.

Рассмотрим конкретный пример. Пусть символам источника соответствуют, неравномерные кодовые комбинации, показанные в таблице.

0 В качестве помехоустойчивого кода используетс код Хэмминга Ai5.ii, исправл ющий однокрадную ошибку. Предположим, что передаче подлежит последовательность ABC... .Тогда сформированный кодовый

5 блок в соответствии с кодом A 15,11 и приведенной таблицей, будет выгл деть следующим образом : СнСг1С4010С80110001,где Ci, C2. СА, CQ- проверочные символы, определ емые по следующим формулам:

и где Сз 1, Gs 0, Сб 1. С 0, Сэ - 0, Сю1 1. Cn I, Ci2 0,

Так как длина k равна 8 двоичным посылкам , тогда {и определ ютс соответственно как: Ci3 0, Ci4 0, Cis 1. Предположим, что в кодовом блоке после передачи в канал св зи произошла двукратна ошибка и инвертировались треть и дев та посылки (т.е. Сз 1. Сэ 1). Тогда на приеме вычисленный синдром 4 будет иметь вид: S4S3S2Si 0101. После исправлени ошибок и инверсии дес того разр да информационна часть прин того кодового блока (без учета комбинаций (и в ) будет раздел тьс на неравномерные комбинации следующим образом: 00 1 00 1 1 1 0. Последн кодова комбинаци , полученна в результате такого (неправильного) разделени , не соответствует ни одной из записанных в блоке 20 посто нной пам ти неравномерных кодовых комбинаций. Это означает, что в прин том кодовом блоке произошло более одной ошибки, и декодером получателю информации выдаетс сообщение об ошибочном блоке.

Таким образом, преимущество предлагаемого кодека заключаетс в повышении

помехоустойчивости при передаче дискретных сообщений за счет дополнительного об-. наружени ошибок, кратность которых превышает корректирующую способность используемого помехоустойчивого кода. При этом эффект достигаетс без введени дополнительных проверочных символов в кодовый блок за счет использовани свойства размножени ошибок при декодирова- нии неравномерных кодовых комбинаций.

Claims

Формула изобретени

Помехоустойчивый кодек дл передачи

дискретных сообщений по авт.св. № 1651385, от л ича ю щи йс тем, что, с целью повышени помехоустойчивости кодека, в декодер введены четвертый элемент И, третий триггер и инвертор.

вход и выход которого подключены соответственно к выходу компарат.ора и первому входу четвертого элемента И, второй вход которого подключен к выходу первого счетчика импульсов, первый и

второй установочные входы третьего триггера подключены соответственно к выходу второго счетчика импульсов и выходу четвертого элемента И, решающим выходом декодера вл етс выход третьего триггера.