RU210631U1 - Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания - Google Patents

Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания Download PDF

Info

Publication number
RU210631U1
RU210631U1 RU2021133067U RU2021133067U RU210631U1 RU 210631 U1 RU210631 U1 RU 210631U1 RU 2021133067 U RU2021133067 U RU 2021133067U RU 2021133067 U RU2021133067 U RU 2021133067U RU 210631 U1 RU210631 U1 RU 210631U1
Authority
RU
Russia
Prior art keywords
switch
shift register
output
input
inputs
Prior art date
Application number
RU2021133067U
Other languages
English (en)
Inventor
Олег Павлович Малофей
Александр Олегович Малофей
Виктор Андреевич Кучуков
Александр Павлович Жук
Андрей Владимирович Студеникин
Original Assignee
федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" filed Critical федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority to RU2021133067U priority Critical patent/RU210631U1/ru
Application granted granted Critical
Publication of RU210631U1 publication Critical patent/RU210631U1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/43—Majority logic or threshold decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Полезная модель относится к телемеханике и вычислительной технике и может быть использована в системах передачи и обработки дискретной информации для коррекции ошибок при многократном повторении сообщений. Техническим результатом настоящей полезной модели является повышение помехоустойчивости при действии нестационарных помех за счет реализации процедуры обучения с выравненными ошибками, которая позволяет выбрать оптимальный порог анализа качества принимаемого символа для отождествления его с нулем, единицей или браковки символа (выдачи сигнала «стирание»).Технический результат достигается тем, что в устройство, содержащее пять переключателей, пять регистров сдвига, синхронизатор, решающий блок, кодопреобразователь, формирователь результата, второй решающий блок, блок исправления стираний, детектор качества введен анализатор помех, выполненный на усилителях, пороговом блоке, переключателе, сумматоре и двухпороговом блоке сравнения. 5 ил., 2 табл.

Description

Полезная модель относится к телемеханике и вычислительной технике и может быть использована в системах передачи и обработки дискретной информации для коррекции ошибок при многократном повторении сообщений.
Известны устройства для мажоритарного декодирования многократно повторенных сообщений с учетом сигналов «стирание» (см. АС СССР №1005151, МПК H03K 13/32, 1983 г., №1246380, МПК Н03М 13/22, 1984 г., №1095398, МПК Н03М 13/32, 1984 г., №1305876, МПК Н03М 13/02, 1987 г, №2208907, МПК Н03М 13/00, 2003 г.), содержащие регистры сдвига, блок стирания и логические элементы с соответствующими связями, позволяющие подвергать мажоритарной обработке одноименные символы многократно повторенного сообщения с коррекцией ненадежных символов, отмеченных сигналом «стирание» (Θ).
Недостатком этих устройств является низкая помехоустойчивость, т.к. ими обеспечивается минимум среднего риска при декодировании двоичного кода путем учета вероятностного характера ошибок в канале связи.
Анализируя качество принимаемых символов, детектор обладает очень ограниченными функциональными возможностями, т.к. может правильно принимать решение только при условии действия определенного типа помех, закон распределения и параметры которых заранее известны. При этом ширина полосы «стирание» в детекторе качества остается постоянной. Но, в большинстве случаев, на практике заранее не известны параметры помех, их характер, время действия и т.д. Кроме того, в канале связи может действовать совокупность помех различной природы, результирующее действие которых на полезный сигнал будет нестационарным. В этом случае детектор качества с неизменной полосой «стирание» будет допускать ошибки, вырабатывая сигнал «ложного стирания», что приведет к неправильному исправлению ряда элементов кодовой комбинации и, следовательно, к снижению помехоустойчивости.
Из известных устройств наиболее близким по технической сущности является устройство коррекции ошибок с расширенным набором решающих правил и учетом сигнала стирания, описанное в патенте РФ №2711035, МПК Н03М 13/43, 2020 г. Устройство содержит пять регистров сдвига с переключателями, решающий блок, синхронизатор, кодопреобразователь, второй решающий блок, формирователь результата, блок исправления стираний, детектор качества с соответствующими связями.
Недостатком этого устройства является низкая помехоустойчивость, т.к. реализуя полный набор решающих правил и учитывая сигнал «стирание» (Θ) по наиболее надежным одноименным символам многократно повторенного сообщения, детектор качества с постоянной полосой «стирания» не адаптируется к нестационарному характеру помех в канале связи.
Техническим результатом настоящей полезной модели является повышение помехоустойчивости при действии нестационарных помех за счет реализации процедуры обучения с выравненными ошибками, которая позволяет выбрать оптимальный порог анализа качества принимаемого символа для отождествления его с нулем, единицей или браковки символа (выдачи сигнала «стирание»).
Технический результат достигается тем, что в устройство, содержащее пять переключателей, пять регистров сдвига, синхронизатор, решающий блок, кодопреобразователь, формирователь результата, второй решающий блок, блок исправления стираний, детектор качества, в котором тактовый вход устройства подключен к тактовому входу синхронизатора, установочный вход устройства подключен к установочным входам синхронизатора, кодопреобразователя, первого-пятого регистров сдвига, первый выход синхронизатора соединен с первыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход первого переключателя подключен к информационному входу первого регистра сдвига, второй выход синхронизатора соединен с первыми управляющими входами второго переключателя и второго регистра сдвига, со вторыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход второго переключателя подключен к информационному входу второго регистра сдвига, третий выход синхронизатора соединен с первыми управляющими входами третьего переключателя, третьего регистра сдвига, решающего блока, вторыми управляющими входами второго переключателя и второго регистра сдвига, третьими управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход третьего переключателя подключен к информационному входу третьего регистра сдвига, четвертый выход синхронизатора соединен с первыми управляющими входами четвертого переключателя и четвертого регистра сдвига, вторыми управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, третьими управляющими входами второго переключателя и второго регистра сдвига, с четвертыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига, при этом выход четвертого переключателя подключен к информационному входу четвертого регистра сдвига, пятый выход синхронизатора соединен с первыми управляющими входами пятого переключателя, пятого регистра сдвига, кодопреобразователя, вторыми управляющими входами четвертого переключателя и четвертого регистра сдвига, третьими управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, четвертыми управляющими входами второго переключателя и второго регистра сдвига, пятыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход пятого переключателя подключен к информационному входу пятого регистра сдвига, шестой выход синхронизатора соединен с первым управляющим входом второго решающего блока, вторыми управляющими входами пятого переключателя и пятого регистра сдвига, третьими управляющими входами четвертого переключателя и четвертого регистра сдвига, четвертыми управляющими входами третьего переключателя и третьего регистра сдвига, пятыми управляющими входами второго переключателя и второго регистра сдвига, шестыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига, седьмой выход синхронизатора соединен с первым управляющим входом формирователя результата, вторым управляющим входом второго решающего блока, третьими управляющими входами пятого переключателя и пятого регистра сдвига, четвертыми управляющими входами четвертого переключателя и четвертого регистра сдвига, пятыми управляющими входами третьего переключателя и третьего регистра сдвига, шестыми управляющими входами второго переключателя и второго регистра сдвига, седьмыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, выход первого регистра сдвига подключен к первому дополнительному входу кодопреобразователя, вторым информационным входам решающего блока и формирователя результата, третьим информационным входам первого переключателя и блока исправления стираний, выход второго регистра сдвига подключен ко второму дополнительному входу кодопреобразователя, третьим информационным входам решающего блока, формирователя результата и второго переключателя, четвертому информационному входу блока исправления стираний, выход третьего регистра сдвига подключен к третьему дополнительному входу кодопреобразователя, третьему информационному входу третьего переключателя, четвертым информационным входам решающего блока и формирователя результата, пятому информационному входу блока исправления стираний, выход четвертого регистра сдвига подключен к первому информационному входу второго решающего блока, ко второму информационному входу четвертого переключателя, к четвертому дополнительному входу кодопреобразователя, пятым информационным входам решающего блока и формирователя результата, шестому информационному входу блока исправления стираний, выход пятого регистра сдвига подключен ко вторым информационным входам второго решающего блока и пятого переключателя, первый выход кодопреобразователя подключен ко второму информационному входу первого переключателя, второй выход подключен ко второму информационному входу второго переключателя, третий выход подключен ко второму информационному входу третьего переключателя, первый-четвертый выходы решающего блока являются первым-четвертым выходами устройства, первый-второй выходы второго решающего блока являются первым-вторым дополнительными выходами устройства, выход формирователя результата является третьим дополнительным выходом устройства, вход детектора качества является входом устройства, первый-второй выходы детектора качества подключены к первому-второму информационным входам блока исправления стираний, выход которого подключен первым информационным входам кодопреобразователя, первого-пятого переключателей, решающего блока, формирователя результата, третьему информационному входу второго решающего блока, введен анализатор помех, выполненный на усилителях, пороговом блоке, переключателе, сумматоре и двухпороговом блоке сравнения, выход первого усилителя соединен непосредственно с первым входом двухпорогового блока сравнения, первым прямым входом сумматора и через пороговый блок с управляющим входом переключателя, выход второго усилителя соединен с информационным входом переключателя, первый и второй выходы которого соединены соответственно со вторым прямым и инверсным входами сумматора, выход сумматора связан со вторым входом двухпорогового блока сравнения, выход которого соединен с управляющим входом первого усилителя и управляющим входом для регулировки ширины полосы стирания детектора качества, вход которого объединен с информационными входами первого и второго усилителей анализатора помех и информационным входом устройства.
На фиг. 1 представлена структурная схема модифицированного устройства коррекции ошибок с учетом сигнала стирания. Устройство содержит первый-пятый переключатели 1-5, первый-пятый регистры сдвига 6-10, синхронизатор 11, решающий блок 12, кодопреобразователь 13, формирователь результата 14, второй решающий блок 15, блок исправления стираний 16 и детектор качества 17, анализатор помех 18, выполненный на первом и втором усилителях 19 и 20, пороговом блоке 21, переключателе 22, сумматоре 23 и двухпороговом блоке сравнения 24.
Анализ и мажоритарная обработка одноименных символов всех групп представленных набором решающих правил позволяет исправить все трехкратные, четырехкратные и определенную долю пятикратных ошибок. Кроме того, учет сигнала «стирание» Θ по наиболее надежным одноименным символам позволяет корректировать ненадежные символы в последующих повторах, что снижает долю ошибок в принятом объеме информации. Предлагаемый набор решающих правил представлен в таблице 1. Так, первое решающее правило РП1 выполняет мажоритарную обработку по первым трем повторам сообщения и выдает результат по схеме «2 из 3». Правило РП6 выполняет мажоритарную обработку по первым пяти повторам сообщения и выдает результат по схеме «3 из 5».
Для обозначения принимаемых повторений сообщения используются следующие обозначения: Xi - одноименный символ повторения сообщения, принимаемого из канала связи, i=1, …, 7, Gi - скорректированный по сигналу «стирание» Θ одноименный символ Xi повторения сообщения, i=2, …, 7.
Первый-пятый переключатели 1-5 предназначены для коммутации информационных входов первого-пятого регистров сдвига 6-10. Выходы первого-пятого переключателей 1-5 являются соответствующими информационными входами первого-пятого регистров сдвига 6-10.
Первый-пятый регистры сдвига 6-10 являются стандартными элементами памяти и служат для хранения, перезаписи и выдачи информации, циркулирующей в устройстве: первого повтора Х1 скорректированных сигналом «стирание» Θ второго-седьмого повторов G2-G7, а также кода числа единиц первых пяти повторов Y=(Y1Y2Y3), т.е. двоичной записи количества полученных единиц по пяти принятым повторам.
Выход первого регистра сдвига 6 связан с третьими информационными входами первого переключателя 1 и блока исправления стираний 16, со вторыми информационными входами решающего блока 12 и формирователя результата 14, с первым дополнительным входом кодопреобразователя 13.
Выход второго регистра сдвига 7 связан с третьими информационными входами второго переключателя 2, решающего блока 12 и формирователя результата 14, со вторым дополнительным входом кодопреобразователя 13 и четвертым информационным входом блока исправления стираний 16.
Выход третьего регистра сдвига 8 связан с третьим информационным входом третьего переключателя 3, четвертыми информационными входами решающего блока 12 и формирователя результата 14, с третьим дополнительным входом кодопреобразователя 13 и пятым информационным входом блока исправления стираний 16.
Выход четвертого регистра сдвига 9 связан со вторым информационным входом четвертого переключателя 4, с пятыми информационными входами решающего блока 12 и формирователя результата 14, с четвертым дополнительным входом кодопреобразователя 13, с первым информационным входом второго решающего блока 15 и шестым информационным входом блока исправления стираний 16.
Выход пятого регистра сдвига 10 связан со вторыми информационными входами пятого переключателя 5 и второго решающего блока 15.
Синхронизатор 11 обеспечивает нормальное функционирование всех элементов устройства. На фиг. 2 представлена временная диаграмма работы синхронизатора. После выделения маркера цикловой синхронизации СИ0, определяющего начало кадра многократно повторенного сообщения выделяется импульс установки элементов памяти устройства в нулевое состояние.
После чего синхронизатор 11 обеспечивает пакетирование синхроимпульсов в последовательности СИ1 - СИ7 из импульсов тактовой синхронизации, поступающих на его тактовый вход. Число импульсов в пакете соответствует количеству символов в одном повторе сообщения.
Для выполнения функций синхронизатора 11 уже существует большое количество технических решений, описанных в литературе. Например, в книге Гуров B.C., Емельянов А.Е., Етрухин Н.Н., Осипов В.Г. Передача дискретной информации и телеграфия. - М: Связь, 1974. - с. 135.
При этом тактовый вход синхронизатора 11 является тактовым входом устройства.
Первый выход синхронизатора 11 одновременно соединен с первыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16.
Второй выход синхронизатора 11 одновременно соединен со вторыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с первыми управляющими входами второго переключателя 2 и второго регистра сдвига 7.
Третий выход синхронизатора 11 одновременно соединен с третьими управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, со вторыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с первыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, решающего блока 12.
Четвертый выход синхронизатора 11 одновременно соединен с четвертыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с третьими управляющими входами второго переключателя 2 и второго регистра сдвига 7, со вторыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, решающего блока 12, с первыми управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9.
Пятый выход синхронизатора 11 одновременно соединен с пятыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с четвертыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с третьими управляющими входами третьего переключателя 3, третьего регистра сдвига 8, решающего блока 12, со вторыми управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9, с первыми управляющими входами пятого переключателя 5, пятого регистра сдвига 10, кодопреобразователя 13.
Шестой выход синхронизатора 11 одновременно соединен с шестыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с пятыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с четвертыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, с третьими управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9, со вторыми управляющими входами пятого переключателя 5, пятого регистра сдвига 10, с первым управляющим входом второго решающего блока 15.
Седьмой выход синхронизатора 11 одновременно соединен с седьмыми управляющими входами первого переключателя 1, первого регистра сдвига 6 и блока исправления стираний 16, с шестыми управляющими входами второго переключателя 2 и второго регистра сдвига 7, с пятыми управляющими входами третьего переключателя 3, третьего регистра сдвига 8, с четвертыми управляющими входами четвертого переключателя 4, четвертого регистра сдвига 9, со третьими управляющими входами пятого переключателя 5, пятого регистра сдвига 10, со вторым управляющим входом второго решающего блока 15 и первым управляющим входом формирователя результата 14.
Установочный вход синхронизатора 11 является также установочными входами первого-пятого регистров сдвига 6-10, кодопреобразователя 13 и установочным входом устройства.
Решающий блок 12 предназначен для формирования расширенного набора решающих мажоритарных правил (maj).
На первом выходе решающего блока 12 формируются разнесенные во времени результаты мажоритарной обработки первых трех повторений РП1 maj(X1G2G3) в момент приема третьего Х3 сообщения, откорректированного по сигналу стирания в G3, и РП3 maj(G3G4G5) в момент прихода пятого повтора Х5.
Результат РП2 maj(G2G3G4) обработки второго, третьего и четвертого повторений, скорректированных сигналом стирания, выдается на второй выход решающего блока 12 в момент приема символов четвертого повтора Х4. На этот же выход подается результат РП4 maj(X1G4G5) обработки одноименных символов первого и, скорректированных сигналом стирания, символов четвертого и пятого повторов в момент приема символов пятого повтора Х5.
На третий выход решающего блока 12 поступает результат мажоритарной обработки РП5 maj(X1G2G5) по приему символов пятого повтора Х5.
На четвертый выход решающего блока 12 выдается результат мажоритарной обработки РП6 maj(X1G2G3C4G5) в целом по пяти повторам сообщений.
Возможный вариант функциональной схемы решающего блока 12 аналогичен решающему блоку прототипа.
Кодопреобразователь 13 предназначен для формирования кода числа единиц в одноименных символах пяти повторений сообщения. Возможный вариант функциональной схемы кодопреобразователя аналогичен кодопреобразователю прототипа.
При этом первый информационный вход кодопреобразователя 13 объединен с первыми информационными входами первого-пятого переключателей 1-5, решающего блока 12, формирователя результата 14, с третьим информационным входом второго решающего блока 15 и является выходом блока исправления стираний 16.
Первый-третий выходы кодопреобразователя 13 соединены с соответствующими вторыми информационными входами первого-третьего переключателя 1-3.
Формирователь результата 14 предназначен для получения мажоритарного результата обработки одноименных символов семи повторений сообщения РП9 maj(X1G2G3G4G5G6G7), которые формируются по коду числа единиц (Y1Y2Y3) пяти повторений и скорректированных сигналом стирания символами шестого и седьмого повторов (G6G7).
Возможный вариант функциональной схемы формирователя результата 14 аналогичен формирователю результата прототипа.
Выход формирователя результата 14 является третьим дополнительным выходом устройства.
Второй решающий блок 15 предназначен для формирования двух дополнительных решающих правил голосования по большинству РП7 maj(G4G5G6) и РП8 maj(G5G6G7) по скорректированным сигналом «стирание» Θ четвертому, пятому, шестому и седьмому повторам. Результат РП7 maj(G4G5G6) выдается на первый дополнительный выход устройства в момент приема символов шестого повтора Х6. На второй дополнительный выход второго решающего блока 15 поступает результат РП8 maj(G5G6G7) обработки одноименных символов пятого, шестого, седьмого повторов сообщений, скорректированных сигналом «стирание» Θ.
Блок исправления стираний 16 осуществляет коррекцию ошибок по вектору стираний Θ, т.е. вектору, отмечающему ненадежные символы принятых кодовых комбинаций, и выполняет следующие функции.
При приеме символов Х2 второго повторения сообщения блок исправления стираний 16 производит поэлементное сравнение с символами первого Х1 повторения, учитывая сигнал «стирание» Θ для соответствующего символа второго повторения Х2. В случае несовпадения одноименных символов сравниваемых повторов инвертируется символ второго повтора сообщения, отмеченный сигналом Θ. Этот процесс отражен на временной диаграмме на фиг. 3.
На третьем шаге N=3 работы устройства, когда принимаются символы третьего повтора Х3, блок исправления стираний 16 производит исправление ненадежного символа третьего повтора, отличного от однозначных символов в первом Х1 и скорректированном втором G2 повторах, при наличии сигнала «стирание» Θ, отметившего ненадежный символ третьего повтора.
На последующих шагах работы устройства N≥4, т.е. при приеме символов четвертого, пятого, шестого и седьмого повторов сообщения блок исправления стираний 16 производит аналогичные исправления тех символов, отмеченных сигналом «стирание» Θ у которые предшествующие одноименные символы удовлетворяют условию однозначности R (все предшествующие символы равны):
Figure 00000001
где N=3, 4, 5, 6, 7.
Figure 00000002
Работа блока исправлений стираний 16 показана в табл. 2. В остальных случаях, когда не выполняется условие однозначности, исправление по сигналу «стирание» не происходит.
Выход блока исправления стираний 16 объединен с первыми информационными входами первого-пятого переключателей 1-5, решающего блока 12, кодопреобразователя 13, формирователя результата 14, с третьим информационным входом второго решающего блока 15. Первый-второй информационные входы блока исправления стираний являются выходами детектора качества 17. Третий-шестой информационные входы блока исправления стираний 16 подключены соответственно к выходам первого-четвертого регистров сдвига 6-9. Первый-седьмой управляющие входы блока исправления стираний 16 соответственно связаны с первым-седьмым выходами синхронизатора 11.
Функциональная схема блока исправления стираний 16 представлена на фиг. 4. Блок исправления стираний 16 содержит элементы И 16.1-16.3, 16.5, 16.6, 16.8, 16.10, 16.12, 16.13, 16.15, 16.17, 16.19, 16.20, 16.22, 16.24, 16.26-16.28, 16.31, 16.32, 16.34, 16.36-16.38, 16.40, 16.42-16.45, 16.47, элементы ИЛИ 16.4, 16.7, 16.9, 16.11, 16.14, 16.16, 16.18, 16.21, 16.23, 16.25, 16.30, 16.33, 16.35, 16.41, 16.46, 16.48, сумматоры по модулю два 16.29, 16.39, с соответствующими связями, причем сигнал «стирание» Θ инвертируется на входе элементов И 16.3, ИЛИ 16.9, 16.16, 16.23, 16.30, 16.41, инвертированный сигнал с третьего информационного входа (R1) блока исправления стираний 16 подается также на элементы И 16.32, 16.40, инвертированный сигнал с четвертого информационного входа (R2) блока исправления стираний 16 подается также на элементы И 16.27, 16.37.
Детектор качества 17 предназначен для анализа каждого принимаемого символа кодовой комбинации Xi и обработки сигнала «стирание» Θ в том случае, если принимаемый символ не может быть отождествлен ни с «1», ни с «0». Вход детектора качества 17 является информационным входом устройства.
Примеры технических реализаций детекторов качества приведены, например, в книге: Л.П. Пуртов и др. Теория и техника передачи данных и телеграфия. - Л.: ВАС, 1973 г.
Анализатор помех 18 реализует процедуру обучения с выравненными ошибками (R0), которая описывается следующим математическим выражением:
Figure 00000003
где
Figure 00000004
V(n) - коэффициент усиления усилителя 19 с регулируемым коэффициентом усиления;
pn - шаг, с которым данная процедура сходится к минимуму вероятности ошибки и реализуется коэффициентом усиления усилителя 19 с постоянным коэффициентом усиления, выставляемым вручную или автоматически в зависимости от характера нестационарной помехи в канале связи, pn<<V(n);
Y(n) - образцы канальных сигналов, искаженные помехой и поступающие на вход анализатора помех 18;
П - величина порога блока 21. Сходимость выровненной ошибки к минимуму вероятности ошибки доказана в ТИИЭР. Труды института инженеров по электротехнике и радиоэлектронике, 1976 г., т. 64 №8, с. 52 (см. фиг. 5).
По указанному алгоритму, в зависимости от уровня помех в канале связи, на выходе анализатора помех 18 вырабатывается сигнал, уровень которого пропорционален изменению помехи, действующей в данный момент времени в канале связи. Этот сигнал регулирует ширину полосы «стирания» детектора качества 17. При этом переключатель 22 пропускает сигнал с выхода усилителя 20 либо инверсно, либо неинверсно, в зависимости от управляющего воздействия с выхода порогового блока 21. Причем, если сигнал на выходе порогового блока 21 больше опорного, то сигнал с выхода усилителя 20 через переключатель 22 пропускается инверсно и наоборот. Техническая реализация переключателя 22 известна. Он может быть выполнен в виде двух совмещенных ключей на транзисторах с различным типом проводимости. В этом случае при управляющем воздействии один ключ будет закрыт, другой открыт, соответственно ключи будут пропускать сигнал с различным знаком.
В анализаторе помех 18 выход первого усилителя 19 соединен непосредственно с первым входом двухпорогового блока сравнения 24, первым прямым входом сумматора 23 и через пороговый блок 21 с управляющим входом переключателя 22. Выход второго усилителя 20 соединен с информационным входом переключателя 22, первый и второй выходы которого соединены соответственно с вторым прямым и инверсным входами сумматора 23. Выход сумматора 23 связан с вторым входом двухпорогового блока сравнения 24, выход которого соединен с управляющим входом первого усилителя 19 и управляющим входом детектора качества 17, вход которого объединен с информационными входами первого 19 и второго 20 усилителей анализатора помех 18 и информационным входом устройства.
Устройство работает следующим образом.
Исходное состояние элементов памяти устройства нулевое, что обеспечивается установочным синхроимпульсом СИ0 (фиг. 2), выделенным после маркера кадровой синхронизации. Сигнал Y(n), искаженный помехой, поступает на вход детектора качества 17 и анализатора помех 18, где подается на входы усилителей 19 и 20. С выхода усилителя 19 усиленный в V раз аналоговый сигнал поступает на вход порогового блока 21, где производится сравнение полученного произведения V(n)Y(n) с порогом П, уровень которого выставляется при настройке устройства путем подачи на вход анализатора 18 известных сигналов без помех и регулировки порога П по минимуму сигнала на выходе анализатора 18. По результатам сравнения блок 21 управляет переключателем 22, коммутируя его вход либо на первый, либо на второй выход, подавая тем самым сигнал pnY(n) с выхода усилителя 20 на прямой или инверсный входы сумматора 23. В результате сигнал pnY(n) в сумматоре 23 либо складывается с сигналом V(n)Y(n), поступающим на его первый вход, либо от него вычитается, т.е. на выходе сумматора получают V(n)Y(n)±pnY(n). Этот сигнал и сигнал с выхода усилителя 19 V(n)Y(n) поступают соответственно на входы двухпорогового блока сравнения 24, на выходе которого формируется сигнал с приращением, пропорциональным величине ±pnY(n), т.е. пропорциональный изменению помехи на входе анализатора 18. Сигнал с выхода анализатора 18 помех поступает на управляющий вход детектора качества 17, где регулирует ширину полосы стираний пропорционально изменяющейся помехе.
В то же время сигнал Y(n) поступает на вход детектора качества 17, где идентифицируется с «0» или «1», после чего идентифицированный символ первого повтора проходит на первый информационный вход блока исправления стираний 16, где через элемент И 16.1, открытый синхроимпульсом СИ1, элемент ИЛИ 16.48 поступают на выход блока исправления стираний 16.
С выхода блока стирания 16 символы первого повторения Х1 сообщения через первый переключатель 1, открытый синхроимпульсами СИ1, записываются в первый регистр сдвига 6 с частотой следования СИ1. Таким образом, по окончании приема первого повторения сообщения, оно оказывается записанным в первый регистр сдвига 6. Состояние второго-пятого регистров сдвига 7-19 нулевое.
Синхронизатор 11, отсчитав n синхроимпульсов, выдает на втором выходе пачку синхроимпульсов СИ2, которая управляет работой блоков устройства. Выталкиваемые синхроимпульсами СИ2 из первого регистра сдвига 6 символы первого повторения Х1 поступают на третий информационных вход блока исправления стираний 16 (R1 фиг. 4). Одновременно на первый информационный вход блока исправления стираний 16 через детектор качества 17 поступает информация из канала связи, а на второй информационный вход блока исправления стираний 16 поступает сигнал «стирание» Θ, вырабатываемый детектором качества 17. В блоке исправления стираний 16 элементы И 16.2, 16.3, ИЛИ 16.4 реализуют алгоритм (см. фиг. 3) исправления ненадежного символа второго повтора Х2. Скорректированный второй повтор G2 через элемент И 16.5 поступает на элемент ИЛИ 16.48, откуда через открытый синхроимпульсом СИ2 второй переключатель 2 записывается во второй регистр сдвига 7. А символы первого повтора Х1 через первый переключатель 1 переписываются в первый регистр сдвига 6. Состояние третьего-пятого регистров сдвига 8-10 нулевое.
При приеме символов третьего повторения сообщение Х3 по сигналам СИ3 с третьего выхода синхронизатора 11 происходит считывание информации первого Х1 и второго скорректированного G2 повторов, хранимых соответственно в первом и втором регистрах сдвига 6-7, на третий и четвертый информационные входы (R1 и R2 фиг. 4) блока исправления стираний 16, на первый информационный вход которого поступают символы третьего Х3 повтора. Далее последние обрабатываются блоком исправления стираний 16 с учетом сигнала «стирание» Θ, поступающего на второй информационный вход блока исправления стираний 16.
В том случае, если Х1=G2=1 (шаг 3 таблица 2) и присутствует сигнал «стирание» Θ=1, соответствующий ненадежному символу третьего повторения, то срабатывают элементы И 16.6 и 16.8, ИЛИ 16.11 и вне зависимости от принятого Х3, значение скорректированного третьего повтора будет равно 1 и подается на выход блока исправления стираний 16.
В том случае, когда Х1=G2=0 и Θ=1, срабатывает цепочка элементов ИЛИ 16.7, 16.9, И 16.10, и цепочка И 16.6,16.8, препятствуя прохождению соответствующего символа Х3 через элементы ИЛИ 16.11 и И 16.12. Вследствие этого отмеченный сигналом стирания θ символ третьего повтора становится нулевым.
Скорректированные символы третьего повтора G3 через третий переключатель 3 записываются в третий регистр сдвига 8, одновременно поступая на первый информационный вход решающего блока 12, на второй и третий информационные входы которого считываются с первого и второго регистров сдвига 6 и 7 символы первого Х1 и скорректированного второго G2 повторений, одновременно перезаписываясь в первый и второй регистры сдвига 6 и 7 через первый и второй переключатели 1 и 2.
Символы первых трех повторений (Х1, G2, G3) в решающем блоке 12 проходят через мажоритарный элемент, реализующий критерий «2 из 3», с выхода которого формируемый результат мажоритарной обработки первого решающего правила (таблица 1, РП1) выдается на первый выход устройства. Работой всех блоков устройства на третьем шаге при приеме символов третьего повтора управляют синхроимпульсы СИ3. Т.о. после приема третьего повторения Х3 формируется РП1 (таблица 1) мажоритарный результат обработки трех первых повторов maj(X1G2C3), а в первом-третьем регистрах сдвига 6-8 сохраняются символы повторов Х1, G2,G3 соответственно.
При приеме четвертого повтора происходит считывание символов первых трех повторов с первого-третьего регистров сдвига 6-8 с помощью синхроимпульсов СИ4. Считываемые символы поступают на соответствующие третий-пятый информационные входы блока исправления стираний 16, на первый информационный вход которого поступают символы четвертого повтора Х4.
В блоке исправления стираний 16 с учетом сигнала «стирание» Θ по наиболее надежным одноименным предшествующим символам (таблица 2, шаг 4) осуществляется коррекция ошибок в символах четвертого повторения Х4.
Скорректированные символы четвертого повтора G4 с выхода блока исправления стираний 16 через четвертый переключатель 4 записываются в четвертый регистр сдвига 9, одновременно поступая на первый вход решающего блока 12, на третий и четвертый входы которого считываются со второго-третьего регистров сдвига 7-8 символы скорректированных второго G2 и третьего G3 повторений, скорректированных сигналом стирание Θ, одновременно перезаписываясь через второй и третий переключатели 2 и 3 в свои регистры.
Символы второго, третьего и четвертого повторений (G2, G3, G4) в решающем блоке 12 проходят через мажоритарный элемент, формирующий второе решающее правило РП2 голосования по критерию «2 из 3». Этот результат выдается на второй выход устройства. Управление работой блоков осуществляется синхроимпульсами СИ4.
При приеме пятого повтора Х5 формируемые блоком синхронизации 11 синхроимпульсы СИ5 выталкивают хранимые в первом-четвертом регистрах сдвига 6-9 результаты Х1, G2, G3, G4 на соответствующие информационные входы блока исправления стираний 16, на первый информационный вход которого поступают символы пятого повтора Х5, а на второй информационный вход со второго выхода детектора качества 17 поступает сигнал «стирание» Θ. В блоке исправления стираний 16 по наиболее надежным предшествующим символам (таблица 2, шаг 5) осуществляется коррекция ошибок в символах пятого повтора Х5.
Скорректированный пятый повтор G5 с выхода блока исправления стираний 16 поступает на первый информационный вход решающего блока 12, на второй-пятый информационные входы которого с первого-четвертого регистров сдвига 6-9 поступают по сигналам синхроимпульсов СИ6 хранимые значения повторов Х1, G2, G3, G4.
В решающем блоке 12 реализуется набор решающий правил:
РП3 maj(G3G4G5) результат поступает на первый выход решающего блока 12, который является первым выходом устройства;
РП4 maj(X1G4G5) результат мажоритарной обработки выдается на второй выход устройства;
РП5 maj(X1G2G5) результат выдается на третий выход устройства;
РП6 maj(X1G2G3G4G5) результат выдается на четвертый выход устройства.
Кроме того выталкиваемые символы, хранимые в первом-четвертом регистрах сдвига 6-9 поступают на дополнительные входы кодопреобразователя 13, на информационный вход которого подаются скорректированные символы пятого повтора G5. Кодопреобразователь 13 формирует код числа единиц в принятых повторениях и имеет устройство и принцип работы, аналогичные кодопреобразователю прототипа. С выхода кодопреобразователя 13 сформированный трехбитный код числа единиц Y=(Y1Y2Y3) по одноименным символам пяти повторений записывается в одноименные ячейки памяти первого-третьего регистров сдвига 6-8 в виде кода числа единиц. Так, если были получены все пять нулей, то код числа единиц 010=0002. В случае пяти единиц получим 510=1012 (таблица 2). Символы четвертого G4 и пятого G5 повторов сохраняются в четвертом и пятом регистрах сдвига 9,10 соответственно.
Т.о. после приема пяти повторов устройство реализовало решающие правила РП3-РП6. В первом-третьем регистрах сдвига 6-8 хранится код числа единиц по одноименным символам пяти повторений сообщений. В четвертом регистре сдвига 9 сохранена информация скорректированного четвертого повторения G4, а в пятом регистре сдвига 10 записаны символы скорректированного пятого повторения G3.
При приеме символов шестого повторения Х6 формируемые блоком синхронизации 11 синхроимпульсы СИ6 выталкивают хранимый в первом-третьем регистрах сдвига 6-8 результат на соответствующие входы блока исправления стираний 16, на первый информационный вход которого поступают символы Х6 шестого повтора, а на второй информационный вход с детектора качества 17 поступает сигнал «стирание» Θ.
В блоке исправления стираний 16 по наиболее надежным предшествующим символам (таблица 2) осуществляется коррекция ошибок в символах шестого повтора G6, которые через открытый синхроимпульсом СИ6 четвертый переключатель 4 записываются в четвертый регистр сдвига 9.
Скорректированные символы G6 шестого повторения с выхода блока исправления стираний 16 поступают на первый вход второго решающего блока 15, на первый вход которого с четвертого регистра сдвига 9 поступают символы четвертого скорректированного повтора G4, а на их место в четвертый регистр сдвига 9 записываются скорректированные символы шестого повтора G6. На второй вход второго решающего блока 15 поступают скорректированные символы пятого повтора G5 с перезаписью в пятый регистр сдвига 10.
Коммутация, запись, сдвиг информации осуществляется синхроимпульсами СИ6.
Во втором решающем блоке 15 при приеме шестого скорректированного повтора G6 формируется решающее правило РП7 maj(G4GsG6). Структура и принцип работы второго решающего блока 15 аналогичен второму решающему блоку прототипа.
После приема шестого повтора и коррекции его символов по сигналу «стирание» Θ (G6) в первом-третьем регистрах сдвига 6-8 хранится код числа единиц (Y1Y2Y3) по одноименным символам первых пяти повторений сообщения. В четвертом регистре сдвига 9 записана информация G6 скорректированного шестого повтора, а в пятом регистре сдвига 10 сохранены символы скорректированного пятого повтора G5.
При приеме символов седьмого повторения Х7 по синхроимпульсам СИ7 они, проходя через детектор качества 17, поступают в блок исправления стираний 16, где по поступающим на третий-шестой информационные входы блока исправления стираний 16 наиболее надежным одноименным предшествующим символам шести повторов, определяемых кодом числа единиц (Y1Y2Y3) по пяти повторениям, считываемых с первого-третьего регистров сдвига 6-8 и скорректированным символам G6 шестого повтора из четвертого регистра сдвига 9, происходит коррекция символов седьмого повтора Х7 с использованием сигнала «стирание» Θ.
При этом выталкиваемые из пятого регистра сдвига 10 символы пятого скорректированного повтора G5 поступают на второй информационный вход второго решающего блока 15. Одновременно символы седьмого скорректированного повтора G7 с выхода блока исправления стираний 16 перезаписываются в пятый регистр сдвига 10 и поступают на первый информационный вход формирователя результата 14 и третий информационный вход второго решающего блока 15. В формирователь результата 14 и второй решающий блок 15 также поступают символы скорректированного шестого повтора G6, считываемые с четвертого регистра сдвига 9 с перезаписью в него.
В то же время в формирователь результата 14 поступает с перезаписью в первый-третий регистры сдвига 6-8 код числа единиц (Y1Y2Y3) по одноименным скорректированным символам первых пяти повторов. В результате чего формирователь результата 14 выдает результат мажоритарной обработки РП9 maj(X1G2G3G4G5G6G7), а на втором выходе второго решающего блока 15 формируется мажоритарное правило РП8 maj(G5G6G7). Работа этих блоков описана в прототипе.
Коммутация, запись, сдвиг информации осуществляется синхроимпульсами СИ7.
Таким образом, после приема семи повторений сообщения устройство реализовали коррекцию ошибок в последующих повторах в одноименных символах, отмеченных сигналом «стирание» Θ по предшествующим наиболее надежным одноименным символам и реализовано весь набор рассматриваемых решающих правил (таблица 1).
В первом-третьем регистрах сдвига 6-8 сохранен код числа единиц по одноименным символам первых пяти повторов. В четвертом регистре сдвига 9 хранятся символы скорректированного шестого повтора G6, а в пятом регистре сдвига 10 хранятся символы скорректированного седьмого повтора G7.
Таким образом, устройство обладает более высокой помехоустойчивостью, т.к. при выполнении мажоритарного декодирования кодов по расширенному набору решающих правил используется сигнал стирания. Причем ширина полосы стираний, от которой зависит вероятность появления сигнала стирания Рс и вероятность появления необнаруженной ошибки Рн.о. (вероятность непоявления сигнала стирания при искажении символа кодовой комбинации) в случае воздействия нестационарных помех является оптимальной, т.к. для ее регулировки используется алгоритм минимума среднего квадрата ошибки.
При приеме со стиранием вероятность правильного приема равна
Figure 00000005
Отсюда видно, что при оптимизации ширины полосы стираний уменьшаются Рс, Рн.о. и повышается Рп.п.

Claims (1)

  1. Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания, содержащее пять переключателей, пять регистров сдвига, синхронизатор, решающий блок, кодопреобразователь, формирователь результата, второй решающий блок, блок исправления стираний, детектор качества, в котором тактовый вход устройства подключен к тактовому входу синхронизатора, установочный вход устройства подключен к установочным входам синхронизатора, кодопреобразователя, первого-пятого регистров сдвига, первый выход синхронизатора соединен с первыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход первого переключателя подключен к информационному входу первого регистра сдвига, второй выход синхронизатора соединен с первыми управляющими входами второго переключателя и второго регистра сдвига, со вторыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход второго переключателя подключен к информационному входу второго регистра сдвига, третий выход синхронизатора соединен с первыми управляющими входами третьего переключателя, третьего регистра сдвига, решающего блока, вторыми управляющими входами второго переключателя и второго регистра сдвига, третьими управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход третьего переключателя подключен к информационному входу третьего регистра сдвига, четвертый выход синхронизатора соединен с первыми управляющими входами четвертого переключателя и четвертого регистра сдвига, вторыми управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, третьими управляющими входами второго переключателя и второго регистра сдвига, с четвертыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига, при этом выход четвертого переключателя подключен к информационному входу четвертого регистра сдвига, пятый выход синхронизатора соединен с первыми управляющими входами пятого переключателя, пятого регистра сдвига, кодопреобразователя, вторыми управляющими входами четвертого переключателя и четвертого регистра сдвига, третьими управляющими входами третьего переключателя, третьего регистра сдвига и решающего блока, четвертыми управляющими входами второго переключателя и второго регистра сдвига, пятыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, при этом выход пятого переключателя подключен к информационному входу пятого регистра сдвига, шестой выход синхронизатора соединен с первым управляющим входом второго решающего блока, вторыми управляющими входами пятого переключателя и пятого регистра сдвига, третьими управляющими входами четвертого переключателя и четвертого регистра сдвига, четвертыми управляющими входами третьего переключателя и третьего регистра сдвига, пятыми управляющими входами второго переключателя и второго регистра сдвига, шестыми управляющими входами блока исправления стираний, первого переключателя и первого регистра сдвига, седьмой выход синхронизатора соединен с первым управляющим входом формирователя результата, вторым управляющим входом второго решающего блока, третьими управляющими входами пятого переключателя и пятого регистра сдвига, четвертыми управляющими входами четвертого переключателя и четвертого регистра сдвига, пятыми управляющими входами третьего переключателя и третьего регистра сдвига, шестыми управляющими входами второго переключателя и второго регистра сдвига, седьмыми управляющими входами первого переключателя, первого регистра сдвига и блока исправления стираний, выход первого регистра сдвига подключен к первому дополнительному входу кодопреобразователя, вторым информационным входам решающего блока и формирователя результата, третьим информационным входам первого переключателя и блока исправления стираний, выход второго регистра сдвига подключен ко второму дополнительному входу кодопреобразователя, третьим информационным входам решающего блока, формирователя результата и второго переключателя, четвертому информационному входу блока исправления стираний, выход третьего регистра сдвига подключен к третьему дополнительному входу кодопреобразователя, третьему информационному входу третьего переключателя, четвертым информационным входам решающего блока и формирователя результата, пятому информационному входу блока исправления стираний, выход четвертого регистра сдвига подключен к первому информационному входу второго решающего блока, ко второму информационному входу четвертого переключателя, к четвертому дополнительному входу кодопреобразователя, пятым информационным входам решающего блока и формирователя результата, шестому информационному входу блока исправления стираний, выход пятого регистра сдвига подключен ко вторым информационным входам второго решающего блока и пятого переключателя, первый выход кодопреобразователя подключен ко второму информационному входу первого переключателя, второй выход подключен ко второму информационному входу второго переключателя, третий выход подключен ко второму информационному входу третьего переключателя, первый-четвертый выходы решающего блока являются первым-четвертым выходами устройства, первый-второй выходы второго решающего блока являются первым-вторым дополнительными выходами устройства, выход формирователя результата является третьим дополнительным выходом устройства, вход детектора качества является входом устройства, первый-второй выходы детектора качества подключены к первому-второму информационным входам блока исправления стираний, выход которого подключен первым информационным входам кодопреобразователя, первого-пятого переключателей, решающего блока, формирователя результата, третьему информационному входу второго решающего блока, отличающееся тем, что в него добавлен анализатор помех, выполненный на усилителях, пороговом блоке, переключателе, сумматоре и двухпороговом блоке сравнения, выход первого усилителя соединен непосредственно с первым входом двухпорогового блока сравнения, первым прямым входом сумматора и через пороговый блок с управляющим входом переключателя, выход второго усилителя соединен с информационным входом переключателя, первый и второй выходы которого соединены соответственно со вторым прямым и инверсным входами сумматора, выход сумматора связан со вторым входом двухпорогового блока сравнения, выход которого соединен с управляющим входом первого усилителя и управляющим входом детектора качества, вход которого объединен с информационными входами первого и второго усилителей анализатора помех и информационным входом устройства.
RU2021133067U 2021-02-25 2021-02-25 Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания RU210631U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021133067U RU210631U1 (ru) 2021-02-25 2021-02-25 Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021133067U RU210631U1 (ru) 2021-02-25 2021-02-25 Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания

Publications (1)

Publication Number Publication Date
RU210631U1 true RU210631U1 (ru) 2022-04-22

Family

ID=81306575

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021133067U RU210631U1 (ru) 2021-02-25 2021-02-25 Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания

Country Status (1)

Country Link
RU (1) RU210631U1 (ru)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2208907C2 (ru) * 2001-03-06 2003-07-20 Малофей Олег Павлович Устройство коррекции ошибок с расширенным набором решающих правил и учетом сигнала стирания
US6848070B1 (en) * 1999-11-24 2005-01-25 Intel Corporation Error correcting code scheme
US20050081132A1 (en) * 2003-10-08 2005-04-14 Via Technologies, Inc. Method and apparatus for error code correction
RU2309553C2 (ru) * 2005-08-24 2007-10-27 Ставропольский государственный университет Устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
RU2635253C1 (ru) * 2016-07-11 2017-11-09 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок
RU2711035C1 (ru) * 2019-05-08 2020-01-14 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок с учетом сигнала стирания

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848070B1 (en) * 1999-11-24 2005-01-25 Intel Corporation Error correcting code scheme
RU2208907C2 (ru) * 2001-03-06 2003-07-20 Малофей Олег Павлович Устройство коррекции ошибок с расширенным набором решающих правил и учетом сигнала стирания
US20050081132A1 (en) * 2003-10-08 2005-04-14 Via Technologies, Inc. Method and apparatus for error code correction
RU2309553C2 (ru) * 2005-08-24 2007-10-27 Ставропольский государственный университет Устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
RU2635253C1 (ru) * 2016-07-11 2017-11-09 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок
RU2711035C1 (ru) * 2019-05-08 2020-01-14 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Модифицированное устройство коррекции ошибок с учетом сигнала стирания

Similar Documents

Publication Publication Date Title
US10374846B2 (en) Clock-embedded vector signaling codes
van Etten Maximum likelihood receiver for multiple channel transmission systems
CN105993151B (zh) 低isi比低功率芯片间通信方法和装置
US20150256326A1 (en) Control Loop Management and Vector Signalling Code Communications Links
US4545060A (en) Decision feedback adaptive equalizer acting on zero states following a non-zero state
US4118686A (en) Error correction for signals employing the modified duobinary code
Ungerboeck Nonlinear equalization of binary signals in Gaussian noise
US5267264A (en) Synchronization and matching method for a binary baseband transmission system
Kennedy et al. Recovery times of decision feedback equalizers on noiseless channels
O'Reilly et al. Error propagation in decision feedback receivers
RU210631U1 (ru) Модифицированное устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
US4041239A (en) Method and apparatus for the transmission of data
RU2711035C1 (ru) Модифицированное устройство коррекции ошибок с учетом сигнала стирания
RU2309553C2 (ru) Устройство коррекции ошибок с расширенным набором решающих правил и учетом адаптивного сигнала стирания
Fantacci Performance evaluation of efficient continuous ARQ protocols
US6915464B1 (en) System and method for non-causal channel equalization using error statistic driven thresholds
Kohno et al. Design of automatic equalizer including a decoder of error-correcting code
US7107499B1 (en) System and method for adjusting a non-return to zero data stream input threshold
US20010021235A1 (en) Apparatus and method for controlling the sampling clock in a data transmission system
RU1811007C (ru) Устройство дл статистического обнаружени дискретных сигналов в каналах св зи с межсимвольной интерференцией
SU655081A2 (ru) Устройство дл приема информации по двум параллельным каналам св зи в системе передачи данных с решающей обратной св зью
SU1297230A1 (ru) Способ кодировани сигнала с частичным откликом дл передачи цифровой информации
SU1743003A2 (ru) Устройство дл декодировани двоичных кодов при трехкратном повторении сообщений
SU1320875A1 (ru) Декодер сверточного кода (его варианты)
Kennedy et al. Error recovery of decision feedback equalizers on exponential impulse response channels