SU886262A1 - Устройство адаптивной коррекции межсимвольных искажений - Google Patents

Устройство адаптивной коррекции межсимвольных искажений Download PDF

Info

Publication number
SU886262A1
SU886262A1 SU792859533A SU2859533A SU886262A1 SU 886262 A1 SU886262 A1 SU 886262A1 SU 792859533 A SU792859533 A SU 792859533A SU 2859533 A SU2859533 A SU 2859533A SU 886262 A1 SU886262 A1 SU 886262A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
signal
delay
discrete
Prior art date
Application number
SU792859533A
Other languages
English (en)
Inventor
Лука Лукич Балашов
Анатолий Александрович Горлач
Игорь Борисович Давыдов
Анатолий Дмитриевич Дубовых
Анатолий Викторович Королев
Анатолий Владимирович Товарницкий
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU792859533A priority Critical patent/SU886262A1/ru
Application granted granted Critical
Publication of SU886262A1 publication Critical patent/SU886262A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

I
Изобретение относитс  к электросв зи и может использоватьс  дл  приема сообщений в каналах с межсимволь- нрй интерференцией.
Известно устройство адаптивной коррекции межсимвольных искажений, содержащее демодул тор, узел стробировани , узел вычитани , сумматор ошибок , пороговый узел, позвол ющее производить автоматическую компенсацию  влени  межсимвольнрй интерференции l .
Однако устройство отличаетс  низкой скоростью адаптации при изменении пам ти канала св зи или отношени  сиг нал/шум ,
Наиболее близким к предлагаемому  вл етс  устройство адаптивной коррекции мезмсимвольных искажений, содер- жащее последовательно соединенные линию задержки, анализатор сигнала, элемент задержки, тп последовательно со- , единеншых элементов коррекции, амплитудный дискриминатор выходного с иена-
V ла и коммутатор, амплитудный дискриминатор входного сигнала,. вход которого объединен с входом линии задержки, а выход подключен к первому из гг) по-
следовательно соединенных дискретных элементов задержки, другой .выход каж дого ио которых подключен к другому входу соответс.твующего элемента коррекций , выход п -го дискретного элемента задержки соединен с входом (М + 1)-го дискретного элемента задержки через коммутатор, другой вход амплитудного дискриминатора входного сигнала соединен с выходом генератора, другой вы- ход которого подключён к другому вхо15 ду анализатора сигнала 2 .
Однако известное устройство не позвол ет производить автоматическую компенса1шю  влени  межсимвольной интерференции по рабочей информации и ка20 чество его работы зависит от исходной веро тности приема элемента сигнала. Цель изобретени  - повышение точности кор рекции.
Поставленна  цель достигаетс  тем, что в устройство адаптивной коррекции межсимвольных искажений, соде ржашее последовательно соединенные линию задержки , анализатор сигнала, элемент задержки , in последовательно соединенных элементов коррекции, амплитудный дискриминатор выходного сигнала и коммутатор, амплитудный дискриминатор входного сигнала , вход которого объединен с входом линии задержки, а выход подключен к первому из in последовательно соединенных дискретных элементов задержки, другой выход каждого из которых подключен к другому входу соответствующего элемента коррекции, выход ц -го дискретного элемента задержки соединен с вхоaofл ( п +1) -Го дискретного элемента задержки через коммутатор, другой вход амплитудного дискриминатора входного сигнала соединен с выходом генератора , другой выход которого подключен к другому входу анализатор сигнала , введены m вычитающих блоков, сумматор , дополнительна  лини  задержки, блок сравнени  и блок управлени , при этом вход и выход каждого из m элементов коррекции подключены соответственно к первому и второму входу соответствующего вычитающего ;блока, выход каждого из которых подключен к соЫчветствующему входу сумматора, дополнительный вход Которого соединен с выходом амплитудного дискриминатора выходного сигнала, Выход сумматора подключен к дополнительному входу кЬммутатора через последовательно соединенные блок сравнени  и блок управлени , еыход линии задержки через дополнительную пинию задержки подключен к другому входу блока сравнени .
На чертеже приведена структурна  электрическа  схема предлагаемого устройства .
Устройство содержит сумматор 1, линию- 2 задержки, анализатор 3 сигнала , элемент 4 задержки, щ элементов 5, Sj, .. , Биокоррекции, амплитудные дискриминаторы 6 выходного и 7 входного сигналов, m дискретных элементов 8 задержки, 9, коммутатор 10,
m вычитающих блоков 11, HQ, .-, llfTjl
дополнительную линию 12 задержки, блок 13 сравнени  и блок 14 управлени .
Устройства работает следующим образом .
При приеме двухпозиционного сигнала искаженный сигнал, поступающий на
,ход, задерживаетс  на п тактовых интервалов в линии 2 задержки и после анализатора 3 сигнала и элемента 4 задержки, где он задерживаетс  на длительность тактового интервала, поступает на вход первого элемента 5 коррекции . Тот же входной сигнал после предельного ограничени  с целью определени  его знака в амплитудном дискриминаторе 7 подаетс  на секционированную линию задержки дискретного сигнала , состо щую из дискретных элементов 8x1 ®Рп первом элементе 5 коррекции происходит компенсаци  от-
счетного значени  импульсной реакции, отсто щего от основного на п - 1 тактовых интервалов, С выхода его сигнал поступает на второй элемент 5л коррекции, где устран етс  вли ние от счетного значени  импульсной реакции, отсто щего от основног о на ц- 2 тактовых интервалов, и т, д, С выхода последнего элемента биокоррекции скорректированнь1Й сигнал поступает на амплитудный дискриминатор 6 и далее на выход устройства.
Дл  определени  суммы отсчетных значений импульсной реакции выходы и входы элементов 5 - 5 коррекхши подключены к соответствующим вычитающим блокам , выходы которых подключены к сумматору 1, к одному из входов которого подключен также выход амплитудного дискриминатора 6 выходного сигнала. Выход сумматора 1 подключен к блоку 13 сравнени , на второй вход которого поступает сигнал со входа через, последовательно соединеннь1е линии 2 к 12 задержки на .щ тактов. Выход блока сравнени  подключен к блоку 14 управлени , В том случае, если результат сравнени  больще пороговой величины, то блок 14 управлени  выдает на управл ющий вход коммутатора io сигнал на подключение выхода амплитудного дискриминатора 6 выходного сигнала , где Имеетс  уже скорректированный сигнал, к последним дискретнык элементам от ДО 8уу, задержки.

Claims (2)

  1. При этом веро тность ошибки сигнала , проход щего через последние дискретные элементы 8 задержки, значительно выше и, следовательно, вьщ1е итоговое качество коррекции. Через врем  блок 14 управлени  вьщает управл ющий сигнал на управл ющий вход коммутатора 10 дл  переключени  его в исходное положение, т , е, на подключение выхода дискретного элемента 8у к входу дискретного элемента 8, задержки и отключение выхода амплитудного дискриминатора 6 выходного сигнала от последних дискретных элементов 8 - 8 задерзкки, Таким образом, введение новых блоков позвол ет значительно повысить точность коррекции при значительных межсимвольных искажени х. Формула изобретени Устройство адаптивной коррекции ме символьных искажений, содержащее после довательно соединенные линию задержки, анализатор сигнала, элемент задержки, m последовательно соединенных элементов коррекшш, амплитудный дискриминатор выходного сигнала и коммутатор, амплитудный дискриминатор входного сигнала, вход которого объедашен с входом линиии задержки, а выход подключен к первому из m последовательно coewненвых дискретных элементов задержки, другой выход каждого ид которых подключен к другому входу соответс-тующего элемента коррекции выход м-го дискретного элемента задерхжи соединен с входом (П + 1)-4ГО ДИСКреТНОТО элемента задержки через коммутатор, другой вход амплитудного дискримина- тора входного сигнала соединен с выходом генератора, другой выход которого подключен к другому входу анализатора сигнала, отличающеес  тем, что, с повышени  точности коррекшш, заедены m вычитающих блоков, сумматор, дополни1%дьна  лини  задержки, блок сравнени  и блок управлени , при этом вход и выход каждого из m элементов ко1фекции подключены соответственно к пе мзому и второму входу соответс1вук щ@го вычитающего блрка, выход каждо го из которых подключен к соответствующему входу сумматора, дополнительный вход которого соединен с выходом амплитудного дискриминатора выходного сигнала , выход сумматора подключен к дополнительному входу коммутатора через последсюательно соединенные блок сравнени  и блок управлени , выход линии задержки через дополнительную линию задержки подключен к другому входу блока сравнени . Источники информации, прин тые во внимание цри экспертизе 1,Авторское свидетельство. СССР № 5584О7, кл. Н О4 В 3/О4, 1977.
  2. 2.Авторское свидетельство СССР № 578668, кл. Н 04 В.3/04, 1977 (прототип).
SU792859533A 1979-12-27 1979-12-27 Устройство адаптивной коррекции межсимвольных искажений SU886262A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792859533A SU886262A1 (ru) 1979-12-27 1979-12-27 Устройство адаптивной коррекции межсимвольных искажений

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792859533A SU886262A1 (ru) 1979-12-27 1979-12-27 Устройство адаптивной коррекции межсимвольных искажений

Publications (1)

Publication Number Publication Date
SU886262A1 true SU886262A1 (ru) 1981-11-30

Family

ID=20867891

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792859533A SU886262A1 (ru) 1979-12-27 1979-12-27 Устройство адаптивной коррекции межсимвольных искажений

Country Status (1)

Country Link
SU (1) SU886262A1 (ru)

Similar Documents

Publication Publication Date Title
GB1535445A (en) Digital data receiver
JPH08107429A (ja) 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法
US4146840A (en) Technique for obtaining symbol timing for equalizer weights
EP0534384B1 (en) Cross-polarization interference canceller
US4409684A (en) Circuit for synchronizing a transmitting-receiving station to a data network of a digital communication system
US3783383A (en) Low disparity bipolar pcm system
US4063183A (en) Adaptive equalizer with improved distortion analysis
US5267264A (en) Synchronization and matching method for a binary baseband transmission system
US5420884A (en) Automatic equalizer
GB1287376A (en) A digital data receiver
GB1386466A (en) Equalizer for a transmission channel
CA1289198C (en) Line equalizer
SU886262A1 (ru) Устройство адаптивной коррекции межсимвольных искажений
US5402444A (en) Synchronous data interface circuit and method of equalizing synchronous digital data therefor
US4041418A (en) Equalizer for partial response signals
US20040146129A1 (en) Decision sequence generating method and associated receiver with a decision feedback equalizer
US3537038A (en) Transversal-filter equalization circuits
US6600793B1 (en) Minimal overhead early late timing recovery
SU650234A1 (ru) Устройство адаптивной коррекции сигналов в дискретных каналах св зи
GB2094104A (en) Measuring the eye height of a data-waveform
SU1046947A1 (ru) Устройство адаптивной коррекции межсимвольных искажений
SU1479936A1 (ru) Способ обнаружени столкновений в линии цифровой св зи с коллективным доступом и адаптер дл его осуществлени
JP2592390B2 (ja) 適応自動等化方式
SU559399A1 (ru) Адаптивный корректор дл системы передачи многоуровневых сигналов
SU1381727A2 (ru) Приемник дискретной информации