SU1256036A1 - Микропрограммный мультиплексный канал - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, в частности к организации микропрограммных мультиплексных каналов микропрограммных вычислительных машин и может быть использовано дл  организации обмена информацией между периферийными устройствами и процессором. Целью изобретени   вл етс  повышение надежности за счет сокращени  начального оборудовани  и обеспечени  возможности диагностировани  оборудовани  канала. Канал содержит блок дешифрации команд, блок регистров, два регистра, блок коммутации , блок формировани  управл ющих сигналов, блок анализа, элемент НП, узел свертки по модулю два, четыре группы элементов И. 7 и.:1., 1 табл. У Ч4 / СТЯЩ 4t; „,.

Description

Изобретение относитс  к области вычислительной технике, в частности к организации микропрограммных мультиплексных каналов микропрограммных вычислительных машин, и может быть использовано дл  ор- ганизации обмена информацией между периферийными устройствами и процессором.

Цель изобретени  - повышение надежности за счет сокращени  канального оборудовани  и обеспечение возможности диагностировани  оборудовани  канала.

На фиг. 1 изображена схема микропрограммного мультиплексного канала; на фиг. 2 - схема блока дешифрации команд; на фиг. 3 - схема блока регистров; на фиг. 4 - схема блока коммутатора; на фиг. 5 -- схема блока формировани  управл ющих сигналов; на фиг. 6 - схема блока анализа; на фиг. 7 - схема алгоритма передачи байта данных от абонента в канал по инициативе абонента.

МикропрО1 раммный мультиплексный канал (фиг. 1) содержит блок 1 дешифрации команд, блок 2 регистров, регистры - второй 3 и первый 4, блок 5 коммутации, блок 6 формировани  управл ющих сигналов , блок 7 анализа, элемент НЕ 8, узел 9 свертки по модулю два 9, четыре группы элементов И - четверта  0, треть  П, втора  12 и перва  13, информационный выход 14 абонента, вход 15 включени  питани , синхровыход 16 процессора, информационный выход процессора 17, управл ющий выход 18 абонента, управл ющий вход 19 абонента, информационный вход 20 абонента, информационный вход 21 процессора, информационный вход 22 блока коммутации, первый информационный выход 23 блока коммутации, второй информационный выход 24 блока коммутации, нервый управл ющий вход 25 блока коммутации, первый выход груцпы информационных разр дов 26 блока регистров, нервый выход 27 группы управл ющих разр дов блока регистров, пер- вый выход 28 блока формировани  управл ющих сигналов, второй выход 29 блока формировани  управл ющих сигналов, второй выход 30 блока анализа, второй вход 31 блока анализа, третий выход 32 блока анализа, второй выход 33 грунны управл ю- тих разр дов блока регистров, выход 34 элемента НЕ, второй выход 35 группы информационных разр дов блока регистров, выход 36 узла свертки но модулю два, второй информационный выход 37 блока регистров, вход 38 приостановки процессора, третий выход 39 блока дешифрации команд, первый выход 40 блока ден1ифрации команд, первый выход 41 блока анализа.

Блок дeнJифpaции команд 1 (фиг. 2) содержит регистр 42 микрокоманд и дешифратор 43 микрокоманд.

Блок регистров 2 (фиг. 3) содержит регистр 44 подсинхроннзации, регистр 45 приема, группу элементов И 46, регистр 47

0

0

0 5

выдачи, D-триггер 48, первый регистр 49, второй регистр 50.

Блок 5 коммутатора (фиг. 4) содержит элемент НЕ 51, две группы элементов И 52 и 53, группу элементов ИЛИ 54.

Блок формировани  управл ющих сигналов (фиг. 5) содержит элемент И 55, три элемента ИЛИ 56-58, первый, второй и третий соответственно, два элемента НЕ 59 и 60 второй и первый соответственно, узел 61 свертки по модулю два.

Блок 7 анализа (фиг. 6) содержит четыре элемента НЕ 62-65, четыре элемента И 66-69, третий, нервый, второй и четвертый соответственно, два элемента ИЛИ 70 и 71.

Блок 1 дешифрации команд служит дл  нриема с информационного выхода 17 микрокоманды в регистр микрокоманды 42 и де- щифрации микрокоманд при помощи дешифратора 43, нервый, второй, третий и четвертый выходы которого  вл ютс  результатом дешифрации микрокоманд, записи информации в регистр 47 выдачи, записи информации в триггер 48, первый регистр 49, второй регистр 50 диагностики, по которой разрешаетс  запись информации из регистра 47 выдачи через группу элементов И 52 в регистр 44 подсинхронизации и чтени , по которой клананируютс  групповые элементы И 10-13 и информаци  с них поступает на информационный выход к процессору 21.

Блок 2 регистров предназначен дл  приема информации от абонента на группу элементов И 46 с информационного выхода абонента 14 и выдачи информации на первый вход группы элементов И 10, приема информации с инфор.мационного выхода 23 в регистр 44 подсинхронизации с последующим приемом этой информации в регистр 45 приема и выдачи с первого, второго, третьего, четвертого, п того выходов регистра 45 приема на информационный выход 35, а с первого , второго, шестого и седьмого выходов на выход 33, приема информации в регистр 47 выдачи с информационного выхода процессора 17 и выдачи информации с выхода регистра 47 выдачи через блок 5 коммутации в регистр 44 подсинхронизации в случае диагностировани  или через группу элементов И 13 на информационный вход процессора 21 дл  организации контрол  переданной из процессора информации в регистр 47 выдачи путем ее сравнени  в процессоре и через второй регистр 3 на информационный вход 20 абонента в случае передачи информации к абоненту, приема унравл ю- щих сигналов дл  абонента с информационного выхода процессора 17 на триггер 48, первый и второй регистры 49 и 50 и выдачи управл ющих сигналов с выхода триггера 48, первого, второго выходов первого регистра 49 и с первого, второго выходов второго регистра 50 на информационный выход 26 дл  выдачи через первый регистр 4 управл ющих си|-налов к абопспту и D блок 6

формировани  управл ющих сигналов, выдачи с четвертого выхода регистра 45 приема управл ющего сигнала на вход 38 приостановки процессора, дл  организации сброса второго регистра 50 сигналом с управ- л ющего входа сброса, выдачи управл ющих сигналов с третьего, четвертого выходов регистра 49 на управл ющий выход 27.

Блок коммутатора 5 используетс  дл  коммутации информации с управл ющего выхода 18 абонента через группу элементов И 53 и группу элементов ИЛИ 54 в регистр 44 подсинхронизации в рабочем режиме или информации с регистра 47 выдачи через группу элементов И 52 и группу элементов ИЛИ 54 в регистр подсинхронизации 44 в диагностическом режиме.

Блок 6 формировани  управл ющих сигналов служит дл  формировани  некоторых управл ющих сигналов, необходимых дл  управлени  работой аппаратуры канала - это сигналы с элементов НЕ 59 и 60, поступающих через вход 31 в блок 7 анализа, необходимых дл  управлени  работой периферийных устройств - сигналы с элементов ИЛИ 57 и 58, поступающих на выход 29 и далее через регистр 4 на управл ющий вход абонента 19, а также дл  возможности контрол  сравнением в процессоре информации , прин той с информационного выхода процессора 17, во-первых, в регистр 47 выдачи, информаци  с которого поступает через второй регистр 3 на информацион- ный вход абонента 20 в виде обменного байта данных с периферийными устройствами , а также дл  контрол  сравнением в процессоре через rpynriy элементов И 13 на информационный вход процессора 21, и во-вторых, в триггер 48, регистры 49 и 50, с выходов которых информаци  поступает в блок 6 формировани  управл ющих сигналов , где эта информаци  поступает с выходов 26 и 27 на элемент 61 дл  формировани  к этой информации контрольного раз- р да и на выход 28 вместе с контрольным разр дом с выхода элемента 61 и через группу элементов И 12 на информационный вход процессора 21.

Блок 7 анализа используетс  дл  выработки управл ющих сигналов с выхода элемента И 66 и с элемента НЕ 65, которые через выход 41 и выход 30 поступают на сбросовый вход регистра 50 и на второй вход элемента И 55 соответственно с целью исключени  микропрограммного анализа наиболее часто участвующих в управлении уп- равл ющих сигналов, что сокращает объем канальных микропрограмм, и следовательно, врем  их выполнени , а также формировани  определенной комбинации управл ющих сигналов, получаемых с выходов элементов ИЛИ 70 и 71, которые поступают в процессор через группу элементов И 11, после анализа которых микропрограммным путем канальна  .микропрограмма определ ет состо ние

5

0 5 0

5 -

5

трех управл ющих сигналов, за счет чего сокращаетс  объем канальных микропрограмм , и следовательно, врем  их выполнени .

Элемент НЕ 8 используетс  дл  инверсии прин того с синхровхода 16 синхронизирующего сигнала о дальнейщем использовании пр мого и инверсного синхронизирующих сигналов дл  управлени  приемом информации в регистры 44 и 45 блока 2 регистров и дл  выработки в определенное вртм  управл ющего сигнала с выхода элемента И 66 в блоке 7 анализа.

Узел свертки по модулю два 9 служит дл  формировани  контрольного разр да к информации, котора  поступает на его вход из блока 7 анализа и блока 2 регистров соответственно и выдачи этого контрольного разр да на первый вход группы элементов И 11.

Группы элементов и 10-13 используютс  дл  коммутации при помощи управл ющего сигнала, поступающего с выхода блока 40 дешифрации, информации, поступающей из блока 2 регистров с выхода группового эле- .мента И 46 на первый вход четвертой группы элементов И 10, блока 2 регистров с выхода регистра 45 приема через информационный выход 35, из блока 7 анализа с элементов ИЛИ 70 и 71 и с выхода 36 на первый вход третьей группы элементов И II, из блока 6 формировани  с выхода 28 на первый вход второй группы элементов И 12, из блока регистров 2 с выхода регистра 48 выдачи на первый вход первой группы элементов И 13 с последующей одновременной выдачей с выходов групп элементов И 10- 13 информации на информационный вход процессора 21.

Микропрограммный мультиплексный канал работает под управлением канальных микропрограмм, расположенных совместно с процессорными микропрограммами в пам ти .микропрограмм (управл ющей пам ти). Это позвол ет в любой момент времени выполн ть или микропрограммы процессора или микропрограммы мультиплексного канала.

Микропрограммы мультиплексного канала  вл ютс  более приоритетными по отно- щению к процессорным микропрограммам. Поэтому как только возникает необходимость в выполнении канальных микропрограмм , процессорные микропрограммы немедленно приостанавливаютс . Начинаетс  выполнение канальных микропрограмм. После их выполнени  выполнение процессорных микропрограмм продолжаетс .

Операци  ввода-вывода в микропрограммном мультиплексном канале начинаетс  по специальной команде процессора, котора  задает адреса канала и периферийного устройства и при помощи специальных управл ющих слов канала, которые указываютс  или в проблемной программе, или формируютс  при помощи специальной управл ющей программы (например, супервизор

ввода-вывода) указывает код команды, начальный адрес оперативной пам ти дл  организации обмена данными, количество передаваемых байт данных и другие управл ю - щие признаки, по которым под управлением специальпой канальной микропрограммы формируетс  управл юн ее слово устройства.

Формирование управл ющего слова устройства выполн етс  с использованием нескольких  чеек в местной пам ти процессора , построенной на полупроводниковых запо минаюна,их элементах, быстродействие которых соизмеримо с быстродействием регистровой пам ти, что позвол ет значительно сократить врем  работы канальных микропрограмм . С этой же целью управл ющее слово устройства, если его необходимо сохранить, переписываетс  из местной пам ти процессора не в оперативную пам ть, а в управ- пам ть, быстродействие которой гораздо вьппе оперативной пам ти.

Так как канал может работать с несколь- кими периферийными устройствами (абонентами ) одновременно, то дл  каждого абонента необходимо сохран ть его управл ющее слово. Дл  этой цели в управл ющей пам ти отводитс  специальна  область дл  хранени  управл ющего слова дл  каждого абонента. Причем обща  область в управл ющей пам ти дл  хранени  всех управл ющих слов отводитс  таким образом, чтобы выборку управл ющих слов из управл ющей пам ти можно бы организовать по адресу периферийного устройства, совмещенного с он- ределенной базой, определ ющей начало массива . Это позвол ет простым способом быстро извлекать из управл ющей пам ти управл ющее слово дл  конкретного периферийного устройства. Извлеченное из управл ющей пам ти управл ющее слово помещаетс  в местную пам ть процессора, и при необходимости обратно переписываетс  в управл ющую пам ть. Таким образом, возможность одновременной работы канала с несколькими периферийными устройствами определ етс  количеством управл ющих слов, которые могл т хранитьс  в управ- ;1 ющсй пам ти, т.е. объемом управл ющей пам ти или количеством подканалов, отведенной дл  хранени  управл юп 1их слов. В местной пам ти используетс  столько  чеек, сколько необходимо дл  хранени  одного управл ющего слова.

После формировани  управл ющего слова устройства канальна  микропрограмма начинает организовывать св зь с периферий- ным устройством (абонентом) но специальному интерфейсу ввода-вывода. При этом информационный байт данных вместе с контрольным разр дом из процессора передаетс  к абоненту через информационный вход от процессора 17, регистр 47 выдачи во второй информационный вход 22 блока 2 регистров и регистр 3. Управл ющие идентификаторы канала из процессора передаютс 

О

0 5 о 5

0 5

к абоненту через информационный вход от процессора 17, триггер 48, регистры 49 и 50, информационные выходы 22 и 26 блока 2 регистров и с выходов элемента ИЛИ 58 и 57 через выход 29 блока 6 формировани  управл ющих сигналов и далее через регистр 4 на управл ющий выход к абоненту 20. Причем с выхода триггера 48 выдаетс  идентификатор работы от канала - РАБ-К, с первого по четвертый выходы регистра 49 выдаютс  идентификаторы распространени  выборки от канала - РВБ-К, адрес от капала - АДР-К, прерывани  - ПРЕР, блокировка от канала - БЛК-К соответственно, с первого и второго выходов регистра 50 выдаютс  идентификаторы управлени  от канала - УПР-К и информаци  от канала - ИНФ-К.

Информационный байт данных вместе с контрольным разр дом от абонента к процессору поступает с информационного входа от абонента 14 через группу элементов И 46, группу элементов И 10 и информационный выход к процессору 21. Управл ющие сигналы от абонента к процессору поступают с группового управл ющего входа от абонента 18 через группу элементов И 53, группу элементов ИЛИ 54 в блок 2 регистров по информационному входу 23 и далее через регистр 44, подсинхронизации, регистр 45 приема, через информационный выход 35 блока 2 регистров и с выходов элементов ИЛИ 70 и 71 через информационный выход 32 блока 7 анализа вместе с сформированным на узле 9 контрольным разр дом через группу элементов И 11 и информационный выход к процессору 21. Причем с первого, второго,третьего, четвертого, п того шестого и седьмого выходов регистра 45 приема выдаютс  идентификаторы работы от абонента - РАБ-А, адрес от абонента - АДР-А, выборка от абонента - ВБР-А, требовани  от абонента - ТРБ-А, отключение от абонента - ОТК-А управление от абонента - УПР-А и информаци  от абонента - ИНФ-А соответственно. Контроль переданной информации из процессора в канал по информационному входу от процессора 17 и правильность работы,св занной с этой передачей оборудовани  канала, выполн етс  путем возврата этой информации в процессор через группы элементов И 12 и 13 и ее сравнени  в процессоре с переданной . Этот контроль выполн етс  в процессе работы канала при передаче данных из процессора к абоненту.

Контроль работы оборудовани  канала, св занного с передачей данных из абонента в. процессор, осуществл етс  в диагностическом режиме путем занесени  в регистр 45 приема фиктивных идентификаторов от абонента через регистр 47 выдачи и блок 5 коммутации с дальнейщим анализом сн тых с группы элементов И 12 и информационного выхода к процессору 21 заранее известных идентификаторов.

Установка всех идентификаторов от канала , кроме идентификатора выборки от канала - ВБР-К, выполн етс  микропрограммным путем. Установка идентификатора РАБ-К выполн етс  еыде и управл ющим сигналом при включении питани  процессора по управл ющему входу 15 включени  питани . Установка сигнала ВБР-К выполн етс  автоматически при включении питани  и выдаетс  с элемента ИЛИ 58 на соответствующий разр д регистра-усилител  4 посто нно .

Сброс всех идентификаторов от канала также выполн етс  микропрограммным путем . Однако наиболее часто встречающиес  идентификаторы - УПР-К и ИНФ-К могут сбрасыватьс  и аппаратным путем в процессе работы канала при св зи с абонентом. Аппаратнь й сброс идентификаторов выполн етс  в регистре 50 путем выработки сигнала сброса с элемента И 66, который по вл етс  на выходе этого элемента при отсутствии идентификаторов от абонента АДР-А, УПР-А, ИНФ--А и отсутстви  синхросигнала, поступающего из процессора в канал через синхровыход 34 на четвертый вход элемента И 66.

Наличие или отсутствие идентификаторов от абонента анализируютс  микропрограммным путем. Однако дл  более быстрого анализа часто используемых в управлении идентификаторов от або.чента РАБ-А, АДР-А, ИНФ-А и УПР-А в комбинации с наличием или отсутствием идентификаторов от канала АДР--К, УПР-К, ИНФ-К в канале аппаратно формируютс  два специальных управл ю цих сигнала - сигнал А с выхода элемента ИЛИ 70 и сигнал В с выхода элемента ИЛИ 71, комбинации которых , анализируемые одной микрокомандой в npotieccope, идентичны анализу трех идентификаторов от абонента: РАБ-А, УПР-А, ИНФ-А, дл  анализа которых потребовалось бы три микрокоманды.

Комбинации сигналов А и В показаны в таблице.

Значение

РАБ---А установлено ИНФ-А установлено УПР-А установлено РАБ-А сн то

Кроме этого, если в канале есть конечное прерывание типа КАНАЛ КОНЧИЛ, что анализируетс  микропрограммным путем, микропрограммно в регистре 49 устанавливаетс  признак прерывани , который с третьего выхода регистра 49 поступает через вход 27 блока формировани  управл ющих сигналов на нервЕзГЙ вход элемента И 55, на второй вход которого поступает инверсный идентификатор РАБ-А. Таким образом, идентификатор БЛК-К автоматически фор0

5

0

5

0

5

0

5

0

мируетс  в канале и выдаетс  к абоненту при отсутствии идентификатора РАБ-А до тех пор. пока не будет обработано конечное прерывание, т.е. пока не будет сн т сигнал прерывани  микропрограммным путем.

Идентификатор от абонента ТРБ-А с четвертого выхода регистра 45 через вход 38 приостановки поступает в процессор. В конце каждой микрокоманды процессор анализирует наличие этого сигнала и, если он есть, приостанавливает выполнение процессорных микропрограмм и начинает выполнение канальных микропрограмм.

На фиг. 7 показана блок-схема алгоритма передачи байта данных из абонента в канал по инициативе абонента.

Св зь по инициативе абонента начинаетс  с выдачи абонентом в канал идентификатора ТРБ-А. Этот идентификатор с входа 38 приостановки, поступает в процессор. Процессор в конце выполнени  каждой микрокоманды анализирует наличие сигнала ТРБ-А. Сигнал ТРБ-А есть, процессор приостанавливает выполнение процессорных микропрограмм и начинает выполнение канальных . Таким образом, осуществл етс  вход в канальную микропрограмму. Далее по алгоритму канал выставл ет идентификатор РВБ-К, абонент выставл ет свой адрес и идентификатор АДР-А, канал, анализиру  наличие идентификатора АДР--А, принимает адрес от абонента. По адресу абонента и базе микропрограммно формируетс  адрес управл ющего слова устройства (УСУ), после чего канал отвечает абоненту выдачей идентификатора УПР-К и сн тием идентификатора РВБ - К. что говорит абоненту о том, что адрес абонента восприн т (выдача УПР-К) и что абонент может продолжать св зь по своей инициативе (сн тие РВБ-К). Далее канал считывает УСУ из управл ющей пам ти (УП) и записывает его в местную пам ть (.1П). В этот момент аппаратным образом анализируетс  сн тие идентификатора АДР-А и аппаратно снимаетс  идентификатор УПР-К. Далее канал анализирует сигналы А и В. Комбинаци  этих сигналов 10, т.е. абонент выставил байт данных и идентификатор ИНФ-А - канал принимает байт данных и устанавливает идентификатор ИНФ-К, который говорит абоненту о том, что байт данных каналом восприн т. Затем канал модифицирует счетчик и адрес данных и записывает прин тый байт данных в оперативную пам ть (ОП). В этот момент аппаратным образом анализируетс  сн тие идентификаторов ИНФ-А, РАБ-.А и аппаратурно снимаетс  идентификатор ИНФ - К. После записи байта данных в оперативную пам ть канал начинает очередной раз анализировать сигналы А и В. Комбинаци  10 - канал принимает от абонента очередной байт данных и т.д. Если комбинаци  сигналов А и В - 11, т.е. абонент сн л идентификатор РАБ-А, который говорит каналу о том, что абоцент прекращает св зь с каналом, канал записывает управл ющее слово устройства из местпой пам ти в упраЕ л ющую пам ть. На этом выполнение канальной микропрограммы заканчиваетс  и процессор переходит к продолжению выполнени  ранее прерванной процессорной микропрограммы.

Claims (1)

1. Формула изобретени 

   Микропрограммный мультиплексный капал , содержащий блок дешифрации команд, блок регистров, два регистра, причем информационный выход процессора подключен к информационному входу блока дешифрации команд и к первому информационному входу блока регистров, выходы первого и второго регистров подключены к управл юш.ему входу абонента и к информационному входу абонента соответственно, отличающийс  тем, что, с целью повышени  надежности за счет сокращени  канального оборудовани  и обеспечени  возможности диагностировани  оборудовани  канала, он содержит блок коммутации , блок формировани  управл ющих сигналов , блок анализа, элемент НЕ, узел свертки по модулю два, четыре группы элементов И, причем информационный выход абонента подключен к второму информационному входу блока регистров, выход первого информационного разр да блока регистров соединен с информационным входом второго регистра, выход первой группы информационных разр дов блока регистров соединен с входом первой группы информационных разр дов первого регистра, информационный вход блока коммутации соединен с выходом первого информационного разр да, блока регистров, первые входы элемептов И первой и второй групп соединены с выходом первого информационного разр да блока регистров и первым выходом блока формировани  управл ющих сигналов соответственно, вторые входы элементов И первой и второй групп соединены с первым выходо.м блока дешифрации команд, первый и второй информационные выходы блока коммутации соединены с третьим информационным и разрешающим входами блока регистров соответственно, первый управл ющий вход блока коммутации соединен с вторым выходом блока дешифрации команд, а второй управл ющий вход блока коммутации подключен к управл юн;ему выходу абонента , выход синхронизации процессора подключен к входу синхронизации блока регистров и к входу элемента НЕ, выход которого соединен с инверсным входом синхронизации блока регистров и первым входом блока анализа, третий выход блока дешифрации команд соединен с входом записи блока регистров, вход сброса блока регистров соединен с первым выходом блока анализа , выход первой группы информационных разр дов блока регистров соединен с первым

   5

   0

   5

   0

   0

   5

   0

   5

   входом блока формировани  управл ющих сигналов, выход управл ющего разр да блока регистров соединен с входом приостанова процессора, выход первой группы управл ющих разр дов блока регистров соединен с вторым входом блока формировани  управл ющих сигналов, второй выход блока формировани  управл ющих сигналов соединен с входом второй группы информационных разр дов первого регистра, третий выход блока формировани  управл ющих сигналов соединен с вторым входом блока анализа, выход второй группы управл ющих разр дов блока регистров соединен с третьим входом блока анализа, второй выход блока анализа соединен с третьим входом блока формировани  управл ющих сигналов, выход второй группы информационных разр дов блока регистров соединен с первым входом узла свертки по модулю два и с первыми входами соответствующих элементов И третьей группы, выход второго информационного разр да блока регистров соединен с первыми входами элементов И четвертой группы, выходы элементов И с первой по четвертую групп подключены к информационному входу процессора, третий выход блока анализа соединен с первыми входами соответствующих элементов И третьей группы и со вторым входом узла свертки по модулю два, выход которого соединен с первым входом соответствующего элемента И третьей группы , вторые входы элементов И третьей и четвертой групп соединены с первым выходом блока дещифрации команд, причем блок формировани  управл ющих сигналов содержит два элемента НЕ, три элемента ИЛИ, элемент И и узел свертки по модулю два, причем первый, второй и третий разр ды первого входа блока формировани  управл ющих сигналов подключены к входу первого элемента НЕ, к первому и второму входам первого элемента ИЛИ соответственно , выход первого элемента ИЛИ соединен с входом второго элемента НЕ, выходы первого и второго элементов НЕ  вл ютс  первым и вторым разр дами третьего выхода блока формировани  управл ющих сигналов , группа разр дов первого входа блока .формировани  управл ющих сигналов соединена с группой разр дов входа узла свертки по модулю два и  вл етс  группой разр дов первого выхода блока формировани  управл ющих сигналов, первый и второй разр ды второго входа блока формировани  управл ющих сигналов подключены к первым входам элемента И и второго элемента ИЛИ соответственно, соединены с первым и вторым разр дами входа узла свертки по модулю два и  вл ютс  первым и вторым разр дами первого выхода блока формировани  управл ющих сигналов, выход узла свертки по модулю два  вл етс  контрольным разр дом первого выхода блока формировани  управл ющих сигналов, третий вход блока

   формировани  управл ющих сигналов подключен к второму входу элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого  вл етс  первым разр дом второго выхода блока формировани  управл ющих сигналов, первый вход третьего элемента ИЛИ подключен к щине единичного потенциала, а второй вход - к шине нулевого потенциала, выход третьего элемента ИЛИ  вл етс  вторым разр дом второго выхода блока формировани  управл ющих сигналов, причем блок анализа содержит четыре элемента НЕ, четыре элемента И и два элемента ИЛИ, причем разр ды третьего входа блока анализа подключены к входам с первого по четвертый элементов НЕ и к первым входам первого и второго элементов И, выходы с первого по третий элементов НЕ соединены соответственно с входами с первого по третий третьего элемента И, четвертый вход которого  вл етс  первым входом блока анализа, выход третьего элемента И  вл етс  первым

   выходом блока анализа, первый и второй разр ды второго входа блока анализа соединены соответственно с первым входом четвертого элемента И и вторым входом второго элемента И, выходы второго и третьего элементов НЕ соединены соответственно со вторым входом первого элемента И и третьим входом второго элемента И, выход четвертого элемента НЕ соединен со вторым входом четвертого элемента И, с первым входом первого элемента ИЛИ и  вл етс  вторым выходом блока анализа, второй разр д второго входа блока анализа соединен с третьим входом первого элемента И, выход которого соединен со вторым входом первого элемента ИЛИ, выход которого  вл етс  первым разр дом третьего выхода блока анализа, выходы второго и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого  вл етс  вторым разр дом третьего выхода блока анализа.

   Фиг. г

   Фиг.З

   25

   53

   23

   22

   52

   сриг.

   3

   31

   фиг. 5

   V/

   69

   - г

   71

   32

   Фиг. 6

   Г влодJ

   Прин ть байт данных с

   нет

   Прием адреса абонента

   Устанобить ин(р-к о рези с тр 50

   /

   Модисрицироёать c /emчuк и адрес

   Форм upoSa ние адреса УСУ

   Установить ну/ie- ёую команду ё регистр 7

   .

   Аппаратурно анализируетс  .сн тие адр-а и снимаетс  УПР- К

   Записать байт данных § ОП

   1

   Аппаратурно а нализируетс  сн тие инф-а, рад-а и снимаетс  инф-ц

   11

   Г

   Фиг. 7