SU851387A1 - Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы - Google Patents

Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы Download PDF

Info

Publication number
SU851387A1
SU851387A1 SU792821077A SU2821077A SU851387A1 SU 851387 A1 SU851387 A1 SU 851387A1 SU 792821077 A SU792821077 A SU 792821077A SU 2821077 A SU2821077 A SU 2821077A SU 851387 A1 SU851387 A1 SU 851387A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
information
output
input
bus
Prior art date
Application number
SU792821077A
Other languages
English (en)
Inventor
Олег Яковлевич Голдобин
Юрий Николаевич Ерофеев
Владимир Николаевич Максименко
Григорий Есаулович Поздняк
Игорь Александрович Мамзелев
Михаил Юрьевич Артемьев
Кирилл Григорьевич Князев
Original Assignee
Предприятие П/Я Р-6930
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6930 filed Critical Предприятие П/Я Р-6930
Priority to SU792821077A priority Critical patent/SU851387A1/ru
Application granted granted Critical
Publication of SU851387A1 publication Critical patent/SU851387A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

(54) УСТРОЙСТВО СОПРЯЖЕНИЯ ДЛЯ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ
СИСТЕМЫ
1 ,
Изобретение относитс  к вычисли- тельной технике и предназначено дл  сопр жени  вычислительных машин в единую однородную вычислительную систему .
Известны устройства дл  сопр жени  распределенных вычислительных систем , содержащие блок коммутации, блок управлени , блок настройки и блок передачи И
Недостатком этих устройств  вл етс  низкое быстродействие, обусловленное необходимостью перезаписи настро-. ечной информации вс кий раз, когда св занна  с ним микро-ЭВМ принимает участие в обмене.
Наиболее близкое к предлагаемому устройство дл  сопр жени  однородной вычислительной система содержит блок коммутации, блок настройки, состо щий из регистра кода настрОйки , дешифратора кода настройки и первого элемента ИЛИ, блок передачи, состо щий из регистра обмена и второго элемента ИЛИ, дешифратор Адреса регистра , регистр синхронизации, третий элемент ИЛИ, регистр обобщенного безусловного перехода, блок прерывани ,; регистр состо ни , первые и вторые информационные и управл ющие входывыходы устройства и третий информационный вход-выход устройства соединены соответственно с первыми, вторыми , третьими, четвертыми и п тыми входами-выходами блока коммутации, третий информационный вход-выход устройства соединен также с первьм входом регистра кода, настройки, входом дешифратора адреса регистра, вхо10 дом-выходом регистра обмена, входамивыходами регистра состр ни , блока прерывани , регистра обобщенного безусловного перехода и вторым входом регистра синхронизации, информационный выход блока коммутации соединен
15 с первым входом регистра обмена, вторым информационным входом регистра обобщенного безусловного перехода, ; вторым входом регистра кода настрой
20 ки, управл ющий выход блока коммутации соединен со вторыми входами первого , второго и третьего элементов ИЛИ,С первым входе регистра состо ни  и входом блока прерыв ани , управ25 л ющий вход настройки блока коммутации соединен с выходом дешифратора кода настройки, вход .которого соединен с выходом регистра кода настройки , вход системных сигналов блока
30 коммутации соединен с п тым выходом
дешифратора адреса регистра, nepabtft, второй, третий и четвертый выходы которого соединены соответственно с первыми входами первого, второго и третьего элементов ИЛИ и регистЕ а синхронизации, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с управл нхцими входами регистра кода настройки, регистра обмена и регистра обобщенного безусловного перехода и первым, вторы и третьим входами регистра состо ни 
Дл  решени  задачи однородна  вычислительнаш система или структура разбиваетс  на р д подсистем. Степен участи  элементарной машины в работе подсистемы может быть различной, в случае, когда микро-ЭВМ элементарной машины  вл етс  принимающей, передающей , принимающей и транзитной, принимающей и передаклцей, она не может участвовать в работе никакой другой подсистемы. Если элементарна  машина  вл етс  транзитной с изменением направлени  передачи информации, то она также не может участвовать в работе никакой другой подсистема. В случае, если элементарна  машшна  вл етс  транзитной без изменени  направлени  передачи, то ее микро-ЭВМ может участвовать в работе другой подсистемы, если устройство дл  сопр жени  позвол ет подсоедин тьс  к свободным направлени м передачи информации 2 .
Недостатком данного устройства дл  сопр жени   вл етс  низка  пропускна  способность, так как оно не может коммутировать одновременно два независимых пути передачи информации , а также низка  надежность изза отсутстви  аппаратной защиты регистра кода настройки со стороны микро-ЭВМ .
Цель изобретени  - повышение быстродействи  и увеличение надежности устройства.
Поставленна  цель достигаетс  тем что в устройство, содержащее блок коммутации, блок настройки, включаюший дешифратор кода настройки, регистр кода настройки и первый элемент ИЛИ, регистр синхронизации, блок прерывани , дешифратор адреса регистра, регистр обобщеНнох-о безусловного перехода , регистр состо ний, элемент ИЛИ и блок передачи, включающий элемент ИЛИ и регист:р обмена, причем первые, вторые, третьи и четвертые информационные и управл ющие входы-выходы блока коммутации  вл ютс  соответственно первыми, вторыми, третьими и четвертыми информационными и управл ющими входами-выходами устройства, п тый информационный вход-выход блока коммутации соединен с входом дешифратора адреса регистра, первым входом регистра синхронизации, входомвыходом регистра обмена, входом-выходом регистра обобщенного безусловного перехода, входом-выходом регистра состо ни , входом-выходом блока прерывани , с первым информационным входом регистра кода настройки и п тым информационным входом-выходом устройства, выход регистра синхронизации соединен со входом синхронизации блока коммутации, информационный выход которого соединен со вторым информационным входом регистра
0 15 20 25 кода настройки, информационным входом регистра обмена и информационным вхозцом регистра обобщенного безусловного перехода, выход дешифратора кода настройки соединен с управл квдим входом настройки блока коммутации, управл ющий выход которого соединен с первыми входами элемента ИЛИ, первого элемента ИЛИ блока настройки, элемента ИЛИ блока передачи, первым управл ющим входом регистра состо ни  и входом блока прерывани , вход системных сигналов блока коммутации соединен с первым выходом дешифратора адреса регистра, второй, третий и четвертый выходы которого соединены соответственно со вторыми входами первого элемента ИЛИ блока настройки , элемента ИЛИ блока передачи и элемента ИЛИ, п тый выход дешифратора адреса регистра соединен со вторым входом регистра синхронизации, выходы первого элемента ИЛИ блока настройки, элемента ИЛИ блока передачи и элемен5 та ИЛИ соединешл соответственно с управл ющими входами регистра настройки , регистра обмена и регистра обобщенногсбезусловного перехода и со вторым, третьим и четвертым управл ющими входами регистра состо ни , в блок настройки введены регистр блокировки настройки, две группы элементов И и три элемента ИЛИ, причем первые входы второго, третьего и четвертого элементов ИЛИ соединены с управл ющим выходом блока коммутации, вторые входы второго и третьего эле5 50 55 ментов ИЛИ соединены со вторым выходом дешифратора адреса регистра, третий и четвертый выходы которого соединены соответственно со вторым и третьим входами четвертого, элемента ИЛИ, а шестой выход - с третьим входом второго элемента ИЛИ, выход которого соединен с управл ющим входом элемента И первой группы, информационные входы которых соединены с первой группой выходов регистра кода настрбйки/ а выходы - с первой группой входов дешифратора кода настройки , втора  группа входов которого соединейа с выходами элементов И второй группы, управл ющие входы кото0 65 рых соединены с выходом четвертого элемента ИЛИ, а информационные входысо второй группой выходов регистра кода настройки, вход блокировки настройки которого соединен с первым выходом регистра блокировки настройки/ второй выход которого соединен с п тым управл ющим входом регистра сост  ни , управл кадий вход регистра блокировки настройки соединен с выходом третьего элемента ИЛИ, а первый и второй информационные входы - соответственно с п тым информационным входом-выходом устройства и информационным выходе блока коммутации. На чертеже представлена блок-схема устройства. Устройство содержит блок 1 коммутации , блок 2 настройки, состо щий из дешифратора 3 кода настройки, эле ментов И 4 и 5 первой и второй групп второго, четвертого, первого и третьего элементов ИЛИ 6, 1, 8 и 9, регистра 10 кода настройки и регистра 11 блокировки настройки, блок 12 прерываний, дешифратор 13 адреса регистра , блок 14 передачи, состо щий из регистра 15 обмена и элемента ИЛИ 16, элемента ИЛИ 17, регистр 18 обобщенного безусловного перехода, регистр 19 состо ни ,.регистр 20 синхронизации , первый информационный вход-выход (шина) 21 устройства, первый управл гаций вход-выход (шина) 22 устройства, второй информационный вход-выход (шина) .23 устройства, второй управл ющий.вход-выход (шина) 24 устройства, третий информационный вход-выход (шина) 25 устройства,, третий управл ющий вход-выход (шина) 26 устройства, четвертый информационный вход-выход (шина) 27 устройства, четвертый управл ющий вход-выход (шина) 28 устройства, п тый информационный вход-выход (шина) 29 устройства, управл ющий выход (шина) 30 блока коммутации , информационный выход (шина) 31 блока коммутации, вход системных сигналов (шина) 32 блока коммутации, вход синхронизации (шина) 33 блока коммутации, управл юдий вход настрой ки (шина) 34 блока коммутации. В вычислительной системе или стру туре, построенной с использованием устройства дл  сопр жени , выполн ет с  следующий набор -системных операций настройка, обмен, обобщенный безусловный переход, обобщенный условный переход. Дл  реализации операций настройки и обобщенного условного перехода требуютс  одномерные св зи между микроЭВМ (устройствами дл  сопр жени ), вход щими в вычислительную систему или структуру, а дл  реализации операций обмена и обобщенного безусловного перехода требуютс  двумерные св зи.. Переход от одномерных к двухмерным св з м осуществл етс  с помощью информации , записанной в регистре кода настройки под воздействием управл ющих сигналов I поступающих либо иЭ микро-ЭВМ данной элементарной машины либо из соседних микро-ЭВМ однородной вычислительной систет ы или структуры . Дл  3toro регистр кода настройки функционсшьно разделен на две части , в первой части записываетс  соединительна  функци  одномерных св зей и признаки начала и конца подсисте л , а во второй части - соединительна  функци  двухмерных св зей. Устройство дл  сопр жени  работает следующим образом. 1. Операци  настройки. Операци  настройки позвол ет выделить подсистему из группы микро-ЭВМ дл  решени  всей или части задачи, настроить микро-ЭВМ подсистбмл на прием и передачу информации только внутри подсистемы, на прием и трансл цию прин той информации или только на. трансл цию информации. Настройка подсистемы осуществл етс  из какой-либо одной микро-ЭВМ. Операци  настройки заключаетс  в занесении необходимой Информации в регистр 10 кода настройки и регистр 11 блокировки настройки устройства. В исходном состо нии в.блоке 1 коммутации осуществлена перекрестна  коммутаци  противоположных информационных входов-выходов устройства, т.е. первый информационный вход-выход 21 соединен с третьим информационным входом-выходом 25, второй информационный вход-выход 23 соединен с четвертым информационным входом-выходом 27 устройства. Перед тем как приступить к настройке микро-ЭВМ считывает по шине 29 содержимое регистра 19 состо ни  и определ ет зан тие направлени  передачи информации. Настройка начинаетс  в случае, если свободно хот  бы одно направление передачи информации. Настраивающа  микро-ЭВМ начинает процесс настройки подсистемы с занесени  информации в регистр 10 и регистр 11 своего устройства дл  сопр жени . Из микро-ЭВМ по шине 29 в дешифратор 13 поступает адрес регистра 10 кода настройки, на втором выходе дешифратора 13 по вл етс  сигнал, который через элемент ИЛИ 8 поступает на управл ющий вход регистра 10, разреша  запись слова настройки по первому информационному входу регистра 10. Одновременно с этим сигнал со второго выхода дешифратора 13 через элемент ИЛИ 9 и через элемент ИЛИ 6 поступает соответственно на управл ющие входы регистра 11, разреша  запись информации в регистр 11 с шины 29, и на вход элементов И 4, подготавлива  их дл  прохождени  настроечной информации выходов регистра 10 через дешифратор 3 по управл ющему входу настройки 34 блока кокмутации . Так как настройка идет последовательно , то в блоке 1 происходит под.. ключение шины 29 устройства к одной из четырех шин 21, 23, 25 или 27 и подключение входа 32 системных сигналов блока коммутации к одной иэ шин 22, 24, 26 или 28. В регистр 11 по шине 20 заноситс  информаци , отмечающа  зан тые напра лени  передачи информации. С выхода регистра 11 на вход регистра 19 состо ни  поступает информаци  о зан тых направлени х коммутации входоввыходов . Со второго выхода регистра 11 информаци  поступает на вход блока бло кировки регистра 10, запреща  переко мутацию ранее зан тых входов-выходов устройства. После того как микро-ЭВМ настроил свое устройство дл  сопр жени , она переходит к последовательной настрой ке остальных устройств дл  сопр жени  подсистемы. Настраивак да  микроЭВМ выбирает из своей оперативной па м ти настроечную информацию дл  второго устройства дл  сопр жени  и оп  пересылает ее по адресу регистра 10 по шине 29, но на.этот раз настроечна  информаци  не заноситс  в регист ры 10 и 11, а поступает по шине 29 в блок 11 коммутации. Дешифратор 13 ад реса регистра при этом вырабатывает по шине 32 сигнал системной настройки , который поступает в блок 1 коммутации . Направление передачи определ етс  кодом, записанным в регистр 10, который через открытые элементы И 4 поступает в дешифратор 3, с выхода которого по шинам 34.в блок 1 поступают управл ющие сигналы. Настроечное слово проходит по шинам 21, 23, 25 или 27, а сигнал настройки по шинам 22, 24, 26 или 28 на соответствующие входы настраиваемого устройства сопр жени . В настраиваемом устройстве дл  сопр жени  настроечное слово из блока 1 коммутации поступает -на второй информационный вход регистра 10 по шине 31, а управл ющий сигнал с наст ройки поступает из блока 1 коммутации по шине 30 через элемент ИЛИ 8 н управл ющий вход регистра 10, разреша  запись настроечного слова в этот регистр. Одновременно с этим сигнал настройки с выхода элемента ИЛИ 8 поступает на вход регистра 19, устанавлива  его соответствующий разр д в единицу. Сигнал настройки поступает также через элемент ИЛИ 9 на управл ющий вход-регистра 11, разреша  запись в него информации, отмечающей зан тые направлени  передачи информации . . С первого выхода регистра 11 на вход регистра 19 состо ни  поступает информаци  о зан тых направлени х коммутации входов-выходов. Сигнал настройки поступает также на входы элементов И 4, разреша  прохождение настроечной информации с первых выходов регистра 10 в дешифратор 3, подготавлива  тем самым блок 1 коммутации дл  прохождени  настроечной информации дл  следующего блока дл  сопр жени . После того как устройство получает настроечное, слово св занна  с ним микро-ЭВМ переходит на режим работы по прерыванию. Это осуществл етс  следующим образом . Сигнал настройки по шине 30 поступает на вход блока 12 прерывани , подготавлива  его к работе. Когда настроено последнее устрой-ство подсистемы, т. е. когда настроечное слово, содержащее признак конца подсистемы, занесено в регистр 10 соответствующего устройства, на выходе дешифратора 3 по вл етс  сигнал окончани  настройки, который с выхода блока 1 по шине 30 поступает в блок 12, с выхода которого по шине 29 -поступает сигнал запроса прерывани . Если микро-ЭВМ отвечает по шине 29 сигналом готовности, то из блока 12 считываетс  соответствующий адрес команды прерывани , который по шине 29 поступает в микро-ЭВМ. 2. Обобщенный условный переход (ОУП). Дл  синхронизации всех микро-ЭВМ подсистемы сразу же после операции настройки выполн етс  системна  операци  ОУП, после выполнени  которой все микро-ЭВМ переход т к выполнению параллельной программы. Операци  ОУП выполн етс  следующим образом. Микро-ЭВМ, завершивша  свою работу по программе (подпрограмме) параллельной ветви, устанавливает регистр 20 синхронизации в единичное состо ние . С выхода регистра 20 по шине 33 сигнал системной синхронизации поступает в блок 1 коммутации. Сигнал с шестого выхода дешифратора 13 через. элемент ИЛИ 6 поступает на вход элементов И 4, разреша  прохождение настроечной информации из регистра 10 . в дешифратор 3, котора  соответствует комглутации одномерных св зей в подсистеме, как бы выстраива  все элементарные машины подсистег ш в линейку . В тот момент, когда все регистры 20 устройств подсистемы устанавливаютс  в единичное состо ние, в блоках 1 вырабатываетс  сигнал обобщенного услови , который поступает с выхода блока коммутации и по шине 30 заноситс  в соответствукадий разр д регистра 19. Одновременно этот сигнал поступает в блок 12 прерывани , с выхода которого по шине 29 в микро-ЭВМ поступает запрос на прерывание, и если 1 шкро-ЭВМ ответит по шине 29 сигналом готовности, то из блока 12 считываетс  соответствующий адрес команды прерывани , который по шине 29 поступает в микро-ЭВМ. Из регистра 19 считываетс  информаци  по шине 2Э в микро-ЭВМ, котора  анализирует разр ды регистра 19 и определив, что выполн етс  команда ОУП, переходит к следующему этапу параллельных вычислений .
Обычно операци  ОУП выполн емс  перед операцией обмена, синхронизиру  все микро-ЭВМ подсистемы.
3. Обмен.
Системна  операци  обмена наиболее часто выполн етс  при параллельной работе всех микро-ЭВМ. При этом осуществл етс  трансл ционный режим .обмена, т. е. одна микро-ЭВМ передает , а остальные принимают. Микро-ЭВМ, в прогрс1мме которой предусмотрено выполнение этой операции, осуществл ет следующие действи ; посылает по шинам 29 в дешифратор 13 адрес регистра 15 обмена, при этом по шине 20 в блок 1 коммутации поступает сигнгш системного обмена, этот сигнгш в передающей микро-ЭВМ с четвертого выхода дешифратора 13, а в принимающих микро-ЭВМ с выхода 30 блока 1 коммутации поступает через элемент ИЛИ 7 на входы элементов И 5, разреша  прохо;кдение настроечной информации с выходов регистра 10 в дешифратор 3, тем самым коммутиру  двумерные соединени  шин информационных входов-выходов 21, 23, 25 и 27 и управл ющих входов-выходов 22, 24, 26, 28 устройств .
При считывании информационное слово из оперативной пам ти микро-ЭВМ по шине 29 поступает на вход блока 1 коммутации и с его выходов по шинам 21, 23, 25 и 27 совместно с сигналом системного обмена на шинах 22, 24, 26, 28 поступает на входы-выходы принимающих устройств дл  сопр жени . В принимающих устройствах сигнал системного обмена поступает с шин 22, 24, 26 и 28 через блок 1 по шине 30 на вход элемента ИЛИ 16, разреша  запись в регистр 15 информационного СЛО на, выдаваемого по шине 31 через блок коммутации с шин 21, 23, 25 или 21, Одновременно с этим сигнал системного обмена по шине 30 поступает в соответствующий разр д регистра 19 состо ни  и в блок 12 прерывани , с выхода которого по шине 29 в микро-ЭВМ выдаетс  сигнал запроса прерывани . При этом все микро-ЭВМ подсисте1 1ы переход т по прерыванию на обслуживание устройства дл  сопр жени . Из регистра 19 считываетс  информаци  по шине 29 в микро-ЭВМ, котора  анализирует разр ды регистра 19 и определив, что выполн етс  операци  обмена, считывает по шине 29 из регистра 15 обмена информационное слово в регистр общего aзнaчeни  микро-ЭВМ.
После выполнени  операции обмена все микро-ЭВМ выполн ют операцию ОУП и все микро-ЭВМ подсистемы переход т к следующему этапу.параллельной работы .
.4. Обобщенный безусловный переход (ОБУП). Операци  ОБУП выполн етс  после операции ОУП, т. е. все микроЭВМ переход т к следующему этапу параллельных вычислений.
Управление дальнейшим ходом параллельных вычислений берет на себ  одна из микро-ЭВМ подсистемы. При этом по шине 29 в дешифратор 13 поступает адрес регистра 18 обобщенного безусловного перехода и на первом и четвертом выходах дешифратора 13 по вл етс  сигнал системного обощенного беусловного перехода. С четвертого вцхда дешифратора 13 сигнал поступает через элемент ИЛИ 17 на управл ющий вход регистра 18 в соответствующий разр д регистра 19 -состо ни  и через элемент ИЛИ 7 на входы элементов И 5 разреша  прохождение настроечной информации с выЯодов, регистра 10 в дешифратор 3, тем самым коммутиру  двумерные соединени  между шинами информационных входов-выходов 21, 23 25 и 27 и управл ющих входов-выходов 22, 24, 26, 28 устройства. С первого выхода дешифратора 13 сигнал по шине 32 поступит в блок 1 коммутации. По шине 29 информационное слово записываетс  в регистр 18, а также через блок 1 коммутации поступает на шины
21,23/ 25, 27 устройства.
В принимающих устройствах дл  сопр жени  сигнал системного обобщенного безусловного перехода поступает с шин 22, 24, 26, 28 через блок 1 коммутации по шине 30 в блок 12 прерывани , с выхода которого по шине 29 в микро-Э-ВМ поступает сигнал запроса прерывани . Кроме того, сигнал перехода по шине 30 поступает через элемент ИЛИ 8 на входы элементов И 5 разреша  прохождение настроечной информации со второго выхода регистра 10 в дешифратор 3, тем самым коммутиру  двумерные соединени  между шинами .информационных- входов-выходов 21, 23, 25, 27 и уп|эавл ющих входов-выходов
22,24, 26, 28 устройства. Сигнал перехода поступает также в соответствующий разр д регистра 19 и на вход элемента ИЛИ 17, разреша  запись в регистр 18 обобщенного безусловного перехода, информационное слово по шине 31 через блок 1 коммутации с шин 21, 23, 25, 27.

Claims (2)

1. Авторское свидетельство СССР 479103, кл. G 06 F 3/04, 1972.
2. Авторское свидетельство СССР по за вке 2713451/24, кл, G 06 F 3/04, 1978 (прототип ).
SU792821077A 1979-10-02 1979-10-02 Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы SU851387A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792821077A SU851387A1 (ru) 1979-10-02 1979-10-02 Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792821077A SU851387A1 (ru) 1979-10-02 1979-10-02 Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы

Publications (1)

Publication Number Publication Date
SU851387A1 true SU851387A1 (ru) 1981-07-30

Family

ID=20851202

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792821077A SU851387A1 (ru) 1979-10-02 1979-10-02 Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы

Country Status (1)

Country Link
SU (1) SU851387A1 (ru)

Similar Documents

Publication Publication Date Title
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US4309755A (en) Computer input/output arrangement for enabling a simultaneous read/write data transfer
US3651473A (en) Expandable interlock exchange for multiprocessing systems
SU851387A1 (ru) Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы
US4066883A (en) Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system
SU769523A1 (ru) Устройство дл сопр жени однородной вычислительной системы
SU951287A2 (ru) Устройство дл сопр жени однородной вычислительной системы
SU885989A1 (ru) Устройство дл сопр жени однородной вычислительной системы
SU903848A2 (ru) Устройство дл сопр жени однородной вычислительной системы
SU1312589A1 (ru) Устройство дл межмашинного обмена
SU1280379A1 (ru) Устройство дл сопр жени ЭВМ в однородной вычислительной системе
SU868745A1 (ru) Устройство дл сопр жени
SU1257653A2 (ru) Устройство дл сопр жени электронных вычислительных машин
SU1262511A1 (ru) Устройство дл сопр жени двух вычислительных машин
SU758128A1 (ru) Устройство для сопряжения процессоров в однородной вычислительной системе 1
RU1784984C (ru) Устройство дл сопр жени
RU1807495C (ru) Устройство дл сопр жени процессоров
SU1160426A1 (ru) Устройство дл сопр жени ЭВМ с магистралью ввода-вывода периферийных устройств
SU1361571A1 (ru) Устройство дл подключени ЭВМ к системной шине
SU1249488A1 (ru) Автоматизированна система контрол и диагностики цифровых узлов
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
SU1059561A1 (ru) Устройство дл обмена информацией
SU1621040A1 (ru) Устройство сопр жени дл неоднородной вычислительной системы
SU1083198A1 (ru) Операционный модуль
SU1117625A1 (ru) Устройство дл сопр жени однородной вычислительной системы