SU1280379A1 - Устройство дл сопр жени ЭВМ в однородной вычислительной системе - Google Patents

Устройство дл сопр жени ЭВМ в однородной вычислительной системе Download PDF

Info

Publication number
SU1280379A1
SU1280379A1 SU853913720A SU3913720A SU1280379A1 SU 1280379 A1 SU1280379 A1 SU 1280379A1 SU 853913720 A SU853913720 A SU 853913720A SU 3913720 A SU3913720 A SU 3913720A SU 1280379 A1 SU1280379 A1 SU 1280379A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bus
register
input
output
address
Prior art date
Application number
SU853913720A
Other languages
English (en)
Inventor
Валерий Федорович Баранов
Людмила Эдуардовна Дроздовская
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU853913720A priority Critical patent/SU1280379A1/ru
Application granted granted Critical
Publication of SU1280379A1 publication Critical patent/SU1280379A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  построени  однородных многомвшинных вычислительных систем. Изобретение решает задачу сокращени  аппаратурных затрат путем исключени  р да служебных регистров, отображающих состо ние пультовой клавиатуры , устройства печати и других устройств внешнего обмена. С этой целью регистр состо ни  устройства дополнен разр дами, отображающими состо ни  устройств внешнего обмена, и, кроме того, в блок системных операций , задакмций режим взаимодействи  мащий в системе, введены дополнительные входы дл  управлени  взаимодействием с указанными устройствами. 4 ил.

Description

го
сх о оо
Изобретение относитс  к вычислительной технике и предназначено дл  построени  однородных вычислительных систем.
Цель изобретени  - сокращение аппаратных затрат.
На фиг. 1 представлена структурна  схема устройства дл  сопр жени  однородной вычислительной системы; на фиг. 2 - функциональна  схема блока коммутации; на фиг. 3 - функциональна  схема блока настройки; на фиг. 4- функциональна  схема блока системных операций.
Устройство содержит блок 1 коммутации , блок 2 настройки, дешифратор 3 адреса, блок 4 системных операций , регистр 5 состо ни , регистр 6 адреса и блок 7 прерываний.Устройство имеет первый информационный . вход-выход 8, второй информационный вход-въпсод 9 и управл ющий вход-выход 10.
Блок 1 коммутации состоит из четьфех групп элементов И 11-14, элемента ИЛИ-НЕ 15, четырех элементов И 16 - 19, элемента НЕ 20 и элемента 21 и имеет первый 22 и второй 23 информационные и управл ющий 24 входы-выходы , информационный 25 выход, управл ющий 26 выход, вход 27 настройки и вход 28 системных, сигналов.
Блок 2 настройки содержит элемент ИЛИ 29, регистр 30 и дешифратор 31 и имеет вход 32 информационного разрешени - , вход 33 адресного разрешени , вход 34 кода настройки, вход 35 адреса и выход 36.
Дешифратор 3 имеет тринадцать выходов 37-49.
Блок 4 системньЬс операций содержи элемент ИЛИ 50 и регистр 51 и имеет вход 52 синхронизации, вход 53 трансл ционного обмена, вход 54 индивидуального обмена, вход 55 услови  перехода , вход 56 пультового сигнала, вход 57 взаимодействи , выход 58 сигнала прерывани , вход 59 разрешени  чтени , вход 60 адреса и информационный 61 выход. Устройство работает следующим образом .
Дл  выполнени  параллельной программы в однородной вычислительной системе (ОВС) устройство дл  сопр жени  реализует следующий набор опера1ий: настройка; системна  синхрониза1ИЯ , совмещенна  с первичным функциональным контролем ОВС; трансл ционный обмен (передача); индивидуальный обмен; обобщенный безусловный переход (ОБУП).
Операци  настройки состоит в подключении устройства дл  сопр жени  посредством блока 1 коммутации к входам 8 и 10 устройства и назначении каждой микроэвм, вход щей в состав ОВС, логического адреса. Дл  настройки усгройства настроечна  информаци  заноситс  в блок 2 настройки, логический адрес микроэвм - в регистр 6 адреса. В результате настройки с выхода блока 2 настройки по входу
27настройки блока 1 коммутации поступает информаци , разрешающа  прохождение информационных и управл ющи сигналов соответственно с входов 8
и 10 на шины 25 и 26 или с шин 9 и
28на шины 8 и 10. Настроечна  информаци  в блок 2 настройки может поступить из микроэвм, св занной с дан .ным устройством дл  сопр жени , по шине 9 при наличии разрешающего сигнала с восьмого выхода 44 дешифратора 3 адреса или из другой микроЭВМ
по шине 8 и 10 и сигналу разрешени  по шине 26, поступакнцим через блок 1 коммутации по шинам 25 и 26 соответственно .
Логический адрес микроЭВМ, св занной с устройством дл  сопр жени , поступает по шине 9 и при наличии , сигнала разрешени  с дев того выхода дешифратора 3 адреса или из другой микроэвм по шине 8 и сигналу разрешени  по шине 10, поступающим через блок 1 коммутации«по шинам 25 и 26 соответственно.
После настройки всех устройств дл  сопр жени  св занные с ними микроЭВМ , образующие ОВС, обмениваютс  между собой информацией. В ОВС посредством устройств дл  сопр жени  могут быть реализованы как групповые так и индивидуальные обмены.Частым случаем группового обмена  вл етс  трансл ционньп обмен, перед выполнением которого производитс  операци  Синхронизаци , синхронизирующа  работу всех микроЭВМ системы.
Операци  Синхронизаци  реализуетс  следующим образом.

Claims (2)

  1. Микроэвм, заверша  работу по программе (подпрограмме) параллельной ветви выдает по шине 9 на дешифратор 3 адреса код операции синхронизации ( Ссинхр.), по кoтopo fy с первого выхода дешифратора 3 адреса по вход 28 через блок 1 коммутации в шину 10 поступает сигнал Ссинхр. Одновре менно с четвертого выхода дешифрато ра 3 адреса на регистр 6 адреса пос тупает управл ющий сигнал Ссинхр. вьодачи кода логического адреса данной микроэвм в шину 28, который через блок 1 коммутации поступает в шину 10. В каждой из остальных микроЭВМ системы сигнал через шину 10, блок коммутации и шину 26 поступает в соответствующий разр д регистра 5 c то ни  и на вход блока 4 системных операций, в который через элемент И 50 поступает разрешение на запись в регистр 51 кода адреса микроЭВМ, поступающего на информационный вход регистра 51 с шины 8 через блок 1 коммутации и шину 26. Кроме того, с выхода элемента ИЛИ 50 на блок 7 прерываний поступает сигнал, по которому блок 7 прерывани  через шину 9 вьщает сигнал прерывани  в микроЭВМ . Микроэвм в режиме обработки прерывани  вьщает по шине 9 в дешифратор 3 адреса код адреса регистра 5 состо ни , в соответствии с которым на седьмой вход регистра 5 состо ни  поступает сигнал чтени  информа ции регистра 5 состо ни . Проанализировав информацию с регистра 5 состо ни  и определив,что одна из микроэвм системы вошла в ре жим системной синхронизации, микроЭВМ вьщает по шине 9 в дешифратор 3 адреса код регистра.5 состо ни ,в соответствии с которым с выхода дещифратора 3 адреса поступает сигнал чтени  и содержимое регистра 51,пре ставл ющее собой адрес.микроэвм,вошедшей в режим системной синхронизации , поступает по шине 9 в микроЭВМ . Микроэвм, инициирующа  трансл ци онный обмен (передачу), выполн ет следующие действи : посьшает по шин 9 в дешифратор 3 адреса код, соответствукнций операции трансл ционного обмена, при этом с первого выхода дешифратора 3 адреса по шине 28 через блок 1 коммутации в шину 2 поступает сигнал трансл ционного обмена (Ст.обм.). Одновременно с сигналом Ст.обм. информационное слово по шине 9 чере 1 94 блок 1 коммутации поступает в шину 8. В устройствах дл  сопр жени  сигнал Ст.обм. поступает с шины 10 через блок 1 коммутации, шину 27 и элемент ИЛИ 50 на вход регистра 51, разреша  запись в него информационного слова трансл ционного обмена, которое с шины 10 поступает через блок 1 коммутации и шину 26. Одновременно сигнал Ст.обм. с шины 26 поступает в соответствующий разр д регистра 5 состо ни . Кроме того, с выхода элемента ИЛИ 50 на вход блока 7 прерывани  поступает управл ющий сигнал, по которому блок 7 прерывани  через шину 9 выдает сигнал прерывани  в микроЭВМ. Микроэвм в режиме обработки прерывани  анализирует информацию регистра 5 состо ни  и прочитывает информационное слово в регистре 51 также, как в режиме системной синхронизации. Микроэвм, в режиме которой записан оператор индивидуального обмена, посьшает по шине 9 через блок 1 коммутации в шину 8 адреса микроЭВМ, с которой она должна взаимодействовать . Одновременно по шине 9 в дешифратор 3 адреса поступает код сигнала индивидуального обмена (Си.обм.),который с первого выхода дешифратора 3 адреса,по шине 28 поступает в шину 10. В устройствах дл  сопр жени  остальных микроэвм системы этот сигнал с шины 10 через блок 1 коммутации, шину 27 и элемент ИЛИ 50 поступает на вход регистра 51, разреша  запись в него кода адреса микроЭВМ, который поступает по шине 8 через блок 1 коммутации и шину 26. Одновременно сигнал Си.обм. поступает в соответствующий разр д регистра 5 состо  ни . Кроме того, с выхода элемента ИЛИ 50 поступает yпpaвл ющ й сигнал, по которому блок 7 прерывани  через шину 9 выдает сигнал прерывани  в микроэвм, она анализирует информацию регистра 5 состо ни  и прочитывает код адреса из регистра 51 также,йак и в режиме системной синхронизации. Затем микроэвм прочитывает информацию из регистра 6 адреса по сигналу разрешени  вьщачи адреса и сравнивает ее с информацией из регистра 51. Если собственный и прин тый адреса совпали, то данна  микроЭВМ готовитс  к выполнению индивидуального обмена , который осуществл етс  между двум  микроэвм при наличии управл ющего сигнала. Микроэвм, в программе которой вырабатываетс  условие ОБУП, выполн ет следующие действи : посьтает по шине 9 в дешифратор 3 адреса код, соот ветствующий операции ОБУП; при этом с первого выхода дешифратора 3 адреса по шине 28 через блок 1 коммутации в шину 10 поступает сигнал СОБУП Одновременно с шины 9 через блок 1 коммутации в шину 8 поступает адрес команды безусловного перехода. В устройствах дл  сопр жени  всех остальных микроэвм этот сигнал с шин 10 через блок 1 коммутации, шину 27 и элемент ИЛИ 50 разрешает запись в регистр 51 кода команды ОБУПу который поступает с шины 8 через блок 1 коммутации и шину 26. Одновременно этот сигнал с шины 26 поступает в соответствующий разр д регистра 5 состо ни . Кроме того, с выхода элемента ИЛИ 50 поступает управл ющий сигнал, по которому блок 7 прерывани  через шину 9 вьщает сигнал прерывани  в микроэвм. Далее микроЭВМ анализирует информацию из регистра 5 состо ни  и считывает из регистра 51 код команды ОБУП также, как и в режиме системной синхронизации. Перечисленный пор док работы устройства реализуетс  при работе с пультовым терминалом, устройством печати и другими устройствами обмена Таким образом, предложенное устро ство дл  сопр жени  при введении одного дополнительного входа в элемент ИЛИ 50 и двух дополнительных входов (разр дов) в регистр 5 состо  ни  реализует те же функции, что и известное устройство дл  сопр жени , с меньшим объемом аппаратуры. Кроме того, предложенное устройст во дл  сопр жени  обладает более надежностью. Формула изобретени  Устройство дл  сопр жени  ЭВМ в однородной вычислительной системе, содержащее блок коммутации, блок настройки , дешифратор адреса, блок системных операций, регистр состо ни , регистр адреса и блок прерываний , причем первый, второй информационные и управл ющий входы-выходы блока коммутации  вл ютс  входом и выходом информационной магистрали системы, входом-выходом шины ЭВМ и входом-выходом управл ющей магистрали системы соответственно, второй информационный вход-выход блока коммутации подключен к входу кода настройки блока настройки, входу дешифратора адреса, выходу блока прерываний,информационному выходу блока системных операций, выходу регистра состо ни  и информационному входу и выходу регистра адреса, информационный выход блока коммутации подключен к входу адреса блока настройки и информационным входам регистра адреса и блока сис (Темных операций, с первого по седьмой разр ды управл ющего выхода блока коммутации подключены соответственно к первому входу разрешени  блока наст .ройки, первому входу разрешени  поиема регистра адреса и входам синхронизации , трансл ционного обмена,индивидуального обмена, услови  перехода , пультового сигнала блока системных операций, с третьего по седьмой разр ды управл ющего выхода блока коммутации подключены к соответствующим разр дам информационного входа регистра состо ни , вход настройки блока коммутации подключен выходу блока настройки, разр ды управл ющего входа системных сигналов блока коммутации соединены соответственно с первыми семью выходами дешифратора адреса, восьмой выход которого подключен к второму входу разрешени  блока настройки, дев тый и дес тый выходы дешифратора адреса подключены соответственно к второму входу разрешени  приема и входу разрешени  вьщачи регистра адреса,одиннадцатый выход дешифратора адреса подключен к входу разрешени  чтени  блока системных операций, выход приз нака прерывани  которого подключен к входу вьдачи сигнала прерывани  блока прерываний, двенадцатый выход дешифратора адресе подключен к входу считывани  регистра состо ни ,о т личающеес  тем, что, с целью сокращени  аппаратурных затрат , тринадцатый выход дешифратора адреса подключен к входу сброса регистра состо ни , восьмой разр д управл ющего вьгхода блока коммутации подключен к соответствующему ,разр ду информационного входа реги .стра состо ни , а дев тый разр д к входам сигнала взаимодействи  блока системных операций и соответствую щему разр ду информационного входа регистра состо ни , причем блок настройки содержит элемент ИЛИ,регистр и депшфратор, причем первый и второй входы элемента ИЛИ  вл ютс  соответственно первым и вторым входами разрешени  блока настройки, выход элемента ИЛИ подключен к входу разрешени  записи регистра, первый и второй информационные входы которого  вл ютс  соответственно входом кода настройки и взсодом адреса блока настройки , выход регистра подключен к входу дешифратора, выход которого  в1 798 л етс  выходом блока настройки,а блок системных операций содержит элемент ИЛИ и регистр, причем входы элемента ИЛИ  вл ютс  соответственно входами синхронизации, трансл ционного обмена , индивидуального обмена, услови  перехода, пультового сигнала и взаимодействи  блока системных операций, выход элемента ИЛИ подключен к входу разрешени  записи регистра и выходу признака прерывани  блока системных операций, вход разрешени  чтени  регистра  вл етс  входом разрешени  чтени  блока системных операций,информационный вход и выход регистра  вл ютс  соответственно информационным входом адреса и информационным выходом блока системных операций .
    OQ
    «м
    SP «ч
    CM
    Щ
    .(
    N
    sfcc- й ТЗ
    М
    «и 5|
    в
    сч|
    7
    :i
    34
    (PU,
  2. 2.S
SU853913720A 1985-06-24 1985-06-24 Устройство дл сопр жени ЭВМ в однородной вычислительной системе SU1280379A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853913720A SU1280379A1 (ru) 1985-06-24 1985-06-24 Устройство дл сопр жени ЭВМ в однородной вычислительной системе

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853913720A SU1280379A1 (ru) 1985-06-24 1985-06-24 Устройство дл сопр жени ЭВМ в однородной вычислительной системе

Publications (1)

Publication Number Publication Date
SU1280379A1 true SU1280379A1 (ru) 1986-12-30

Family

ID=21183711

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853913720A SU1280379A1 (ru) 1985-06-24 1985-06-24 Устройство дл сопр жени ЭВМ в однородной вычислительной системе

Country Status (1)

Country Link
SU (1) SU1280379A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 951287, кл. G 06 F 3/04, 1980. Авторское свидетельство СССР № 1117625, кл. G 06 F 3/04, 1982. *

Similar Documents

Publication Publication Date Title
EP0192944A2 (en) Data processing system with a main processor and a co-processor sharing the same resources
KR900015008A (ko) 데이터 프로세서
JPH04358252A (ja) ワークステーションおよびその構成方法
SU1280379A1 (ru) Устройство дл сопр жени ЭВМ в однородной вычислительной системе
US5918027A (en) Data processor having bus controller
US5864694A (en) Emulation system
SU851387A1 (ru) Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы
SU951287A2 (ru) Устройство дл сопр жени однородной вычислительной системы
SU769523A1 (ru) Устройство дл сопр жени однородной вычислительной системы
SU1180911A1 (ru) Устройство дл сопр жени процессора с устройством ввода-вывода
JPS6320545A (ja) エミユレ−タのレジスタ読出し装置
SU885989A1 (ru) Устройство дл сопр жени однородной вычислительной системы
KR19980072575A (ko) Pci-버스와 y-버스간의 인터페이스 콘트롤장치
JP2575895B2 (ja) 集積回路の制御信号切換装置
SU1377864A1 (ru) Устройство дл сопр жени ЭВМ с внешним устройством
SU1141394A1 (ru) Устройство дл ввода информации
SU1067492A1 (ru) Адаптер канал-канал
SU1312589A1 (ru) Устройство дл межмашинного обмена
SU1179359A1 (ru) Микропрограммное устройство сопр жени
SU1312588A2 (ru) Устройство дл сопр жени однородной вычислительной системы
SU1272336A2 (ru) Устройство дл подключени устройств ввода-вывода к многосегментной магистрали
SU1383373A1 (ru) Устройство дл прерывани при отладке программ
KR100205110B1 (ko) 키보드 제어 시스템
SU1621040A1 (ru) Устройство сопр жени дл неоднородной вычислительной системы
SU1117625A1 (ru) Устройство дл сопр жени однородной вычислительной системы