SU1621040A1 - Устройство сопр жени дл неоднородной вычислительной системы - Google Patents

Устройство сопр жени дл неоднородной вычислительной системы Download PDF

Info

Publication number
SU1621040A1
SU1621040A1 SU884405281A SU4405281A SU1621040A1 SU 1621040 A1 SU1621040 A1 SU 1621040A1 SU 884405281 A SU884405281 A SU 884405281A SU 4405281 A SU4405281 A SU 4405281A SU 1621040 A1 SU1621040 A1 SU 1621040A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
inputs
output
information
outputs
Prior art date
Application number
SU884405281A
Other languages
English (en)
Inventor
Владимир Васильевич Васильев
Григорий Владимирович Гончаренко
Валерий Иванович Жабин
Дмитрий Васильевич Коротков
Александр Ефимович Лысенко
Владимир Иванович Савченко
Original Assignee
Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU884405281A priority Critical patent/SU1621040A1/ru
Application granted granted Critical
Publication of SU1621040A1 publication Critical patent/SU1621040A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение относитс  к вычис- лительной технике и может быть использовано при проектировании многопроцессорных вычислительных систем. Цель изобретени  - повышение живучести системы за счет автоматической замены вышедших из стро  внешних устройств (ВУ) другими и расширение области применени  за счет использовани  операционных систем, сгенерированных дл  различных комплектов ВУ. Устройство сопр жени  состоит из

Description

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании многопроцессорных вычислительных систем.
Цель изобретени  - повышение живучести системы за счет автоматической замены вышедших из стро  внешних устройств другими и расширение области применени  за счет использовани  операционных систем, сгенерированных дл  различных комплектов внешних устройств.
На фиг„1 приведена структурна  схема системы; на фиг.2 и 3 - функциональные схемы первого и второго блоков сопр жени ; на фиг.4 - пример распределени  разр дов в регистре режимов .
Система содержит управл ющую ЭВМ 1 с подключенными к ней через общую шину внешними устройствами (ВУ) 2, блок 3 сопр жени , группу управл емых ЭВМ 4 и блоки 5 сопр жени . Кроме того, на фиг.1 обозначены информационные входы 6, выход 7 и выходы 8 и 9 управлени  обменом.
Блок 3 сопр жени  образует двунаправленный шинный формирователь 10, регистр 11, сдвиговый регистр 12, регистр 13, ключи 14...16, коммутатор 17, приемник 18, передатчики 19 и 20, селектор 21 адреса и узел 22 формировани  управл ющих сигналов.
Каждый.блок 5 сопр жени  группы содержит двунаправленный шинный-формирователь 23, сдвиговый регистр 24, регистры 25 состо ни  внешних устройств , элемент И 26, элемент НЕ 27, ключи 28 группы, сдвиговые регистры данных 29 и адреса вектора прерывани  30, ключи- 31 и 32, коммутаторы 33 и 34, ключ 35, коммутатор 36, селектор 37 адреса, узел 38 формирова0
5
0
5
0
5
0
5
ни  управл ющих сигналов, регистр 39 режимов, ключ 40 и триггер 41.
Регистр 39 режимов (фиг.4) содержит сдедующие разр ды: РРО - разр д управлени  коммутаторами 33 и 34; РР1 - разр д разрешени  сдвига регистра 29; РР2 - разр д разрешени  сдвига регистра 30; РРЗ - разр д разрешени  сдвига регистра 24; РР4 - установка готовности ВУ; РР5 - установка сигнала требовани  прерывани ; РРб, РР7 - разр ды управлени  коммутатором 36.
В зависимости от вида решаемой задачи система может находитьс  в одном из четырех режимов:
1)программный вывод данных в одну из управл емых ЭВМ 4;
2)программный ввод данных из какой-либо управл емой ЭВМ 4;
3)обмен данными по прерыванию от ВУ;
4)контроль работы блоков сопр жени  .
1. Программный вывод данных в одну из управл емых ЭВМ 4.
Этот режим примен етс  при необходимости ввести данные через один из внешних устройств 2 управлени  ЭВМ 1 в одну из управл емых ЭВМ 4 по ее инициативе.
Предположим,что данный режим ини- цирует управл ема  ЭВМ 4.1. Каждый из регистров 25.1...25.П может иметь не более 16 разр дов. Регистры 25 выполн ют функции регистров состо ний соответствующих ВУ - перфоратор, фо- тосчи-ыватель и т.п., и используют прин тые дл  этих регистров форматы.
В исходном состо нии седьмые разр ды готовности внешнего устройства всех регистров 25, установлены в 1. Остальные разр ды наход тс 
516210406
в состо нии О. При этом шестые раз- Управл юща  ЭВМ 1 программно мен ет р ды всех регистров 25 отведены дл  содержимое регистра 11 таким обра
кодировани  сигнала разрешени  прерывани , которые в соответствии с первоначальной установкой в О за- прещены.
Поскольку выходы разр дов готовности внешнего устройства регистров
зом, что через коммутатор 17 на последовательный вход сдвигового регистра 12 поступает сигнал с одной из управл емой ЭВМ 4. Затем содержимое регистра 12 пот, управлением программ управл ющей ЭВМ 1 анализи- 25 подключены к входу элемента II 26, ,Q руетс . Если данна  управл ема  ЭВМ то на выходе последнего в исходном со- 4.1 не требует обслуживани , то сно- сто нии имеетс  сигнал 1, свиде- ва, мен   содержимое регистра 11, уп- тельствующий об общей готовности ВУ равн юща  ЭВМ 1 аналогично опрашива- к обмену данными. Этот сигнал и сиг- ет следующую управл ющую ЭВМ 4.1+1. налы разр дов готовности и разрешени  При опросе всех ЭВМ 4 процедура прерывани  всех регистров 25 поступа- циклически повтор етс . Если управют на вход параллельной установки сдвигового регистра 24. Сигнал с последовательного выхода регистра 24 через коммутатор 36 поступает на выход 6 блока 5.1 сопр жени  управл емой ЭВМ 4.1 и дллее поступает на вход 6.1 блока 3 сопр жени  управл ющей ЭВМ 1. В исходном состо нии регистр 24 вьщает на своем последовательном выходе сигнал обшей готовности .
Управл ема  ЭВМ 4.1 через шинный формирователь 23 и один из ключей 28 опрашивает седьмой разр д регистра 25 состо ни  нужного ей ВУ. В данном устройстве все седьмые разр ды регистров 25 состо ни  наход тс  в состо нии 1 или О. При наличии сигнал готовности данного ВУ управл ема  ЭВМ 4.1 через шинный формирователь 23 заносит байт передаваемой информации в сдвиговый регистр 29 данных. Одновременно с разрешением записи в
регистр 29 снимаетс  сигнал готовность д« цин. Под управлением соответствующево всех регистрах 25 ВУ. Это приводит в состо ние О сигнал Обща  готовность на выходе элемента И 26, что приводит к изменению сигнала на О на выходе 6 блока 5.1 сопр жени , щ мутатор 17 заполн ет сдвиговый реЭто состо ние показывает необходимость обслуживани  данной ЭВМ 4.1 со стороны управл ющей ЭВМ 1.
Сигнал с выхода 6 блока 5.1 сопр жени  управл емой ЭВМ 4.1 поступает на вход 6.1 блока 3 сопр жени  управл ющей ЭВМ 1 и далее на один из входов приемника 18. На остальные входы этого приемника поступают аналогичные сигналы с других управл емых мен етс  при необходимости ввести ЭВМ 4. Эти сигналы, пройд  через при- данные через-одно из внешних уст- емник 18, поступают ча коммутатор 17. ройств 2 управл ющей ЭВМ 1.
Управл юща  ЭВМ 1 имеет програм- Устройства ввода, такие как фото- мный доступ к регистрам 11, 12 и 13. считыватель, требуют команду Пуск,
го сигнал  и синхросигнала 9 содержимое регистра 29 передаетс  последовательным кодом и через коммутатор 36 блока 5, приемник 18 блока 3 и комгистр 12. Затем через ключ 15 и шинный формирователь 10 передаваема  информаци  поступает на необходимое устройство под управлением той же 50 программы. При необходимости вывода следующего байта описанный процесс повтор етс .
2. Программный ввод данных в одну из управл емых ЭВМ. Этот режим прил ема  ЭВМ 4, как в последнем случае , требует обслуживани ,то управл юща  ЭВМ 1 под управлением программы через шинный формирователь 10, регистр 13 и передатчик 20 в течение всего цикла обмена формирует синхро-4 низирующие сигналы дл  блока 5 сопр жени  управл емой ЭВМ 4. Через шинный формирователь 10, регистр 12 и передатчик 19 управл юща  ЭВМ 1 также в течение всего цикла обмена передает управл ющие сигналы последовательным кодом в регистр режимов 39. Под действием -iTirx управл ющих сигналов
8.1 (где 1 может быть от 1 до п) считываетс  все содержимое регистра 24. По полному содержанию этого регистра можно определить какое именно ВУ необходимо . Также под действием управл ющих сигналои на вход 6 блока 5 подключаетс  последовательный выход сдвигового регистра 29 данных, содержащей передаваемый байт информа
цин. Под управлением соответствующемутатор 17 заполн ет сдвиговый рего сигнал  и синхросигнала 9 содержимое регистра 29 передаетс  последовательным кодом и через коммутатор 36 блока 5, приемник 18 блока 3 и коммутатор 17 заполн ет сдвиговый ремен етс  при необходимости ввести данные через-одно из внешних уст- ройств 2 управл ющей ЭВМ 1.
гистр 12. Затем через ключ 15 и шинный формирователь 10 передаваема  информаци  поступает на необходимое устройство под управлением той же программы. При необходимости вывода следующего байта описанный процесс повтор етс .
2. Программный ввод данных в одну из управл емых ЭВМ. Этот режим при7-1621040
отора  необходима дл  физического родвижени  бумажной ленты к очередому байту (команда Пуск - 1 заоситс  в нулевой разр д регистра
ЭВ го В во 3 ги но от ни гр ре ка си че да йо ры ав с пр вы тр по
25), после запроса 1 в нулевой разр д регистра 25 готовность ВУ сбрасываетс . Запрос на обслуживание ЭВМ производитс  аналогично режиму 1. После определени  ЭВМ, которой необходимо обслуживание, под управлением программы через регистр 12, передатчик 19 - байт данных, последовательным кодом передаетс  в блок 5 через вход 7 на коммутатор 33 и на последовательный вход сдвигового регистра 29. Эта передача осуществл етс  под управлением синхросигналов передаваемых через регистр 13 и передатчик 20 блока 3 управл ющих сигналов, переданных ранее через регистр 12, передатчик 19 в регистр режимов 39 под управлением программы управл ющей ЭВМ 1. Когда байт данных занесен в сдвиговый регистр 29 блока 5 одним из управл ющих сигналов из разр дов регистра режимов 39 устанавливаетс  значение сброшенного в начале обмена седьмого разр да регистра 25 соответствующего ВУ. Управл ема  ЭВМ опрашивает состо ние этого разр да и, когда его значение станет равным 1, считывает байт, наход щийс  в регистре 29, через ключ 31 и шинный формирователь 23. Очередной байт при необходимости вводитс  аналогично.
3. Обмен данными в режиме прерывани  от ВУ.
Данный режим необходим, когда в управл емой ЭВМ 4 разрешены прерывани  о1 ВУ и реальное устройство находитс  в состо нии готовности.
При необходимости размещени  прерывани  от какого-либо ВУ шестой разр д регистра 25 соответствующего ВУ устанавливаетс  в 1. В данном режиме в отличие от предыдущих сигнал Обща  готовность не используетс , поэтому управл ющей ЭВМ 1 дл  определени  управл емой ЭВМ 4, требующей обслуживани , необходимо считывать все содержимое регистра 25,
Способ, которым содержимое регистра 25 блока 5 переписываетс  в регистр 12 блока 3, описан выше. Так как регистр 12 программно-доступный дл  управл ющей ЭВМ 1, то можно определить, есть ли запрос на прерывание (т.е. у ВУ требующего прерыва8
0
5
0
5
0
5
0
5
0
5
ни  седьмой и шестой разр ды должны содержать 1). Если запроса нет,то анализируетс  очередна  управл ема  ЭВМ 4. Управл ема  ЭВМ провер ет готовность у затребованного своего ВУ. Ксли оно готово, точерел сдвиговой регистр 12, передатчик 19 3 и коммутатор 34 в сдвиговый регистр 30 последовательным кодом занос тс  адрес вектора прерывани  -о- отзетствуюгаего ВУ. При этом синхронизирующие сигналы передаютс  программно в течение всего обмена через регистр 13 и передатчик 20 блока 3 управл ющей ЭВМ 1, Управл ющие сигналы также поступают на блок 5 через регистр 12 и передатчик 19 и далее на регистр 39, один из разр - йов регистра 39 - Требование прерывани , который вызывает р д автоматических действий, св занных с требованием прерывани , а именно, процессор удовлетвор ет требование, вырабатыва  канальные сигнал Элек- троника-60 КВВОДН и КППР (КППР Н - подтверждение прерывани ).
Блок 5 сопр жени  получает сигнал КВВОД Н и входной сигнал предоставлени  прерывани  (К ППР 1 Н). Затем адрес вектора прерывани , наход щийс  в регистре 30, через ключ и шинный формирователь 23 передаетс  на управл емую ЭВМ, блок 5 вырабатывает необходимые сигналы (канальный сигнал К СИП П и снимает К ТР Н).
Управл ема  ЭВМ 4 получает адрес вектора прерывани  и переходит на соответствующую подпрограмму, адрес которой находитс  по адресу вектора прерывани .
4. Контроль работы блоков сопр жени .
Эаот режим необходим дл  проверки работоспособности блоков сопр жени  управл емой и управл ющей ЭВМ. Контроль блока 3 сопр жени  управл ющей ЭВМ 1 осуществл етс  следующим образом.
Контрольные тесты засылаютс  в регистры 11, 12 и 13, затем через ключи 14,15 и 16 соответственно считываютс  и через шинный формирователь 10 поступают в пам ть. По результатам кижно оценить были ли искажени  информации.
Контроль любого из блоков 5 сопр жени  управл емой .ЭВМ 4 осуществл етс  следующим образом.
Тестовые наборы последовательным кодом засылаютс  из управл ющей ЭВМ в сдвиговые регистры 39 и 30. Способ , которым это делаетс , описан в предыдущих режимах работы. Затем также известным способом через коммутатор 36 информации из этих регистров считываетс  обратно в управл ющую ЭВМ 1, где определ етс  было ли искажение информации. Дл  проверки регистров 25 состо ний и сдвигового регистра 24 необходимо считать в исходном состо нии содержимое регистра 24 в регистр 12, затем эти данные ввести в управл ющую ЭВМ. Преимуществом предлагаемой вычислительной системы  вл етс  то, что управл ема  ЭВМ 4 обладает широкими функциональными возможност ми, хот  могут не иметь полного комплекта ВУ. Данна  вычислительна  система позвол ет эмулировать недостающие ВУ следующим образом. Допустим, что управл ема  ЭВМ 4 обращаетс  к ВУ, которого нет ни у управл емой, ни у управл ющей ЭВМ. Использу  способность системы, что данные поступают в управл ющую ЭВМ 4 независимо от того, как управл юща  ЭВМ 1 управл ет своими ВУ, следовательно данные, прин тые из управл емой ЭВМ 4, можно вывести на любое Г.У управл ющей ЭВМ независимо от того, па какое ВУ выводило данные на управл емую ЭВМ 4. Если у управл ющей ЭВМ 1 есть несколько одинаковых ВУ, то при отказе одного из них имеетс  возможность автоматического перехода на работу с другим аналогичным внешним устройством , так как распределение ВУ производит управл юща  ЭВМ 1 независимо от управл емых.

Claims (1)

  1. Формула изобретени  д гистра и информационные входы первоУстройство сопр жени  дл  неоднородной вычислительной системы, содержащее первый блок сопр жени  и М вторых блоков сопр жени , где М количество управл емых ЭВМ в системе, причем первый блок сопр жени  содержит селектор адреса, узел формировани  управл ющих сигналов, двунаправленный шинный формирователь, первый регистр, информационный вход которого соединен с информационным выходом двунаправленного шинного формировател  второй регистр и три ключа,ин
    5
    0
    формационные выход и вход и первый и второй входы управлени  обменом К-го второго блока сопр жени  подключены к К-м информационным входу и выходу и соответствующим выходам управлени  обменом первого блока сопр жени , отличающеес  тем, что, с целью-повышени  живучести системы за счет автоматической замены вышедших, из стро  внешних устройств другими и расширени  области применени  за счет использовани  операционных систем, сгенерированных дл  различных комплектов внешних устройств, в первый блок сопр жени  введены коммутатор и сдвиговый регистр, причьм в первом блоке сопр жени  информационный вход-вы- . ход двунаправленного шинного формировател   вл етс  входом-выходом обмена устройства дл  подключени  к управл ющей ЭВМ и соединен с информационным входом селектора адреса, выходы которого соединены с входами узла формировани  упрагл ющих сигналов , соответствующие выходы которого соединены с управл ющими входами двунаправленного шинного формировател  и с первого по третий ключей, входами записи первого и второго регистров и сдвигового регистра н входом сдвига сдвигового регистра, информационный выход двунаправленного шинного формировател  соединен с информационным входом второго регистра и параллельным информационным входом сдвигового регистра, выход первою регистра соединен с управл ющим вхо- 0 л°м коммутатора и информационным входом первого ключа, параллельный выход сдвигового регистра соединен с информационным входом второго ключа, последовательный выход сдвигового ре5
    0
    5
    го блока сопр жени  соединены с информационными входами коммутатора, выход которого соединен с последовательным информационным входом сдвигового регистра, выходы второго регистра  вл ютс  выходами управлени  обменом первого блока сопр жени  и соединены с информационными входами третьего ключа, выходы с первого по
    третий ключей соединены с информационным входом двунаправленного шинного формировател , последовательный выход сдвигового регистра  вл етс  информационным выходом первого блока со
    пр жени , а каждый второй блок сопр жени  содержит двунаправленный шинный формирователь, сдвиговый регистр, регистры состо ни  внешних устройств, с первого по четвертый ключи, селектор адреса, группу ключей, узел формировани  управл ющих сигналов, сдвиговые регистры данных и адреса вектора прерывани , регистр режимов, с перво- го по третий коммутаторы, триггер, элементы НЕ, И, причем в каждом второ блоке сопр жени  информационный вход- выход двунаправленного шинного формировател   вл етс  входом-выходом обме на устройства дл  подключени  к управл емой ЭВМ и соединен с информационным входом селектора адреса, выходы которого соединены с входами узла формировани  управл ющих сигналов, выходы которого соединен с входами записи регистров состо ни  периферийных устройств, сдвиговых регистров данных и адреса вектора прерывани , управл ющими входами ключей и двуна- правленного шинного формировател , информационный выход которого соединен с информационными входами регистров состо ни  внешних устройств, сдвиговых регистров данных и адреса вектора прерывани , выходы регистров состо ни  внешних устройств соединены с информационными входами ключей группы, параллельные выходы сдвиговых регистров данных и адреса вектора прерывани  и выход элемента И соединены с информационными входами с первого по третий ключей, выходы которых и выходы ключей группы соединены с информационным входом двунаправленного шинного формировател , информационный вход второго блока сопр жени  соединен с первыми информационными входами первого и второго коммутаторов и с последовательным информационным входом регистра режима , параллельный выход которого и
    0
    5 Q
    0
    5
    выход триггера соединены с информационными входами четвертого ключа, выходы которого соединены с управл ю- пщми входами сдвигового регистра, регистров состо ни  внешних устройств , сдвиговых регистров данных и адреса вектора прерывани , с первого по третий коммутаторов, вторые информационные входы первого и второго коммутаторов соединены с последовательными выходами сдвиговых регистров данных и адреса вектора прерывани  соответственно, последовательные входы которых соединены с выходами первого и второго коммутаторов , последовательный выход сдвиго- вогр регистра соединен с его последовательным информационным входом и первым информационным входом третьего коммутатора, второй и третий информационные входы и выход которого соединены с последовательными выходами сдвиговых регистров данных и адреса вектора прерывани  и информационным выходом второго блока сопр жени  соответственно, выходы разр дов готовности внешнего устройства регистров состо ни  внешних устройств соединены с входами элемента И, выходы разр дов готовности внешнего устройства и разрешени  прерывани  регистров состо ни  внешних устройств и выход элемента И соединены с параллельными информационными входами сдвигового регистра, первый вход управлени  обменом второго блока сопр жени  соединен с входами сброса регистра режима, триггера и сдвигового регистра, второй вход управлени  обменом второго блока сопр жени  соединен с входом установки триггера и через элемент НЕ с входами синхронизации сдвигового регистра и сдвиговых регистров данных и адреса вектора прерывани .
    п
    251
    23
    lit
    TV
    т
    38
    I
    ИГ
    л
    252
    5/7
    75
    зо
    вг
    36
    Й2
    га/
    J/
    12
    ФигА
SU884405281A 1988-04-08 1988-04-08 Устройство сопр жени дл неоднородной вычислительной системы SU1621040A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884405281A SU1621040A1 (ru) 1988-04-08 1988-04-08 Устройство сопр жени дл неоднородной вычислительной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884405281A SU1621040A1 (ru) 1988-04-08 1988-04-08 Устройство сопр жени дл неоднородной вычислительной системы

Publications (1)

Publication Number Publication Date
SU1621040A1 true SU1621040A1 (ru) 1991-01-15

Family

ID=21366686

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884405281A SU1621040A1 (ru) 1988-04-08 1988-04-08 Устройство сопр жени дл неоднородной вычислительной системы

Country Status (1)

Country Link
SU (1) SU1621040A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Р 734698, кл. G 06 F 15/16, 1978. Авторское свидетельство СССР ff 437075. кл. G 06 F 15/16, 1971. *

Similar Documents

Publication Publication Date Title
US4149238A (en) Computer interface
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
EP0522764B1 (en) Multiplexing scheme for modem control signals
US3961139A (en) Time division multiplexed loop communication system with dynamic allocation of channels
EP0055560B1 (en) Data entry system
EP0353249A4 (en) Parallel networking architecture
SU1621040A1 (ru) Устройство сопр жени дл неоднородной вычислительной системы
EP0929847B1 (en) Universal operator station module for a distributed process control system
US5528768A (en) Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory
US7032061B2 (en) Multimaster bus system
SU1635188A1 (ru) Устройство дл сопр жени ЭВМ с периферийной системой
RU2017211C1 (ru) Устройство для сопряжения эвм с каналами связи
SU1596339A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ
JPH02230356A (ja) 情報処理装置のバス拡張装置
JP2561477B2 (ja) デ−タ伝送装置
SU769522A1 (ru) Мультиплексный канал
SU1012235A1 (ru) Устройство дл обмена данными
SU1144112A1 (ru) Устройство дл сопр жени электронной вычислительной машины с общей шиной
RU1839258C (ru) Устройство дл сопр жени ЭВМ с магистралью локальной сети
SU1221656A1 (ru) Многоканальное устройство управлени обменом информацией между ЭВМ
SU1059561A1 (ru) Устройство дл обмена информацией
SU1096643A1 (ru) Устройство дл приоритетного опроса
SU1278866A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств
SU1357971A1 (ru) Устройство дл сопр жени ЭВМ в вычислительную систему
SU1368883A1 (ru) Устройство дл сопр жени вычислительных машин в многопроцессорной вычислительной системе