SU769523A1 - Устройство дл сопр жени однородной вычислительной системы - Google Patents

Description

устройства, соответствующие выходы которого соединены с выходами блока управлени , а иерва  и втора  группы входов блока нередачи соединены с соответствующими входами-выходами устройства 2.

Недостатком устройства  вл етс  низка  производительность, обусловленна  наличием двух донолннтельных разр дов, служащих признаком информации в каждом нередаваемом между ЭВМ словом. Кроме того , ирнем настроечной информации из настраивающей ЭВМ в устройство соир женн  настраиваемой ЭВМ возможен только нри наличии управл ющего сигнала из иастраиваемой ЭВМ.

Целью изобретени   вл етс  иовыщение быстродействи  устройства дл  сопр жеии  однородной вычислительиой системы.

Поставленна  цель достигаетс  тем, что в устройство, содержащее блок коммутации , блок настройки, включающий дещифратор кода настройки, регистр кода настройки и первый элемеит ИЛИ, регистр синхронизации и блок иередачи, включающий регистр обмена, причем первый и второй уиравл ющие входы-выходы блока коммутации  вл ютс  соответственно первым и вторым управл ющими входами-выходами устройства, иервый и второй информационные входы-выходы блока коммутации  вл ютс  соответственно первым и вторым ииформациоиными входами-выходами устройства , третий ииформациоиный вход-выход блока коммутации соединен с первым информационным входом регистра кода настройки , первым входом регистра синхроиизации , ииформациоииьш входом-выходом регистра обмена и  вл ете  третьим информационным входом-выходом устройства, выход регистра синхроиизации соединен со входом синхронизации блока коммутации, ииформациоииьш выход которого соединен с информационным входом регистра обмена и с вторым ииформационным входом регистра кода настройки, выход которого соединен с входом дещифратора, выход которого соедииеи с управл ющим входом иастройки блока коммутации, уиравл ющий выход которого соедииен с нервым входом элемента ИЛИ, выход которого соединен с управл ющим входом регистра кода настройки , введены блок прерывани , дешифратор адреса регистра, регистр обобщенного безусловного иерехода, регистр состо ии , второй элемент ИЛИ, в блок передачи введеи элемент ИЛР1. Управл ющий выход блока коммутации соединен с первым входом второго элемента ИЛИ, иервым входом элемента ИЛИ блока иередачи, первым управл ющим входом регистра состо ии , входом блока прерывии , вход-выход которого соединен с ииформациоиным входомвыходом регистра состо ии , информационным входом-выходом регистра обобщенного безусловного перехода, входом дещифратора адреса регистра и соединен с третьим ииформациоиным входом-выходом блока коммутации, вход системных сигналов которого соедииеи с первым выходом дешифратора адреса регистра, второй, третий и четвертый выходы которого соедииеиы соответственно со вторыми входами первого, второго элементов ИЛИ и элемента ИЛИ блока иередачи. П тый выход дешифратора адреса регистра соединен с входом регистра синхронизации. Выходы первого, второго элемеитов ИЛИ и элементов ИЛИ блока передачи соединеиы соответственно с вторым , третьим и четвертым управл ющими входами регистра состо ни . Ииформациоииьш вход регистра обобщенного безусловного иерехода соедииен с информационным входом регистра обмена. Выходы второго элемеита ИЛИ и элемента ИЛИ блока передачи соединены соответственно с управл ющим входом регистра.обмеиа и управл ющим входом регистра обобщенного безусловиого перехода.

Блок прерывани  может быть реализоваи аналогично блоку прерываии  известного устройства.

Структуриа  схема устройства дл  сопр жени  одиородной вычислительной системы показана на чертеже.

Устройство дл  сопр жени  однородной вычислительиой системы содержит блок 1 коммутации, блок 2 настройки, состо щий из дещифратора 3 кода иастройки, регистра 4 кода настройки и иервого элемента ИЛИ 5, блок иередачи 6, состо щий из регистра обмеиа и второго элемента ИЛИ 8, дешифратор 9 адреса регистра, регистр 10 синхронизации , третий элемеит ИЛИ 11, регистр 12 обобщенного безусловного перехода, блок 13 ирерывани , регистр 14 состо нием, первый уиравл ющий вход-выход (щии)) 15 устройства, иервый информационный вход-выход (щину) 16 устройства, второй уиравл ющий вход-выход (шину) 17 устройства , второй ииформациоиный вход-выход (щину) 18 устройства, вход синхронизации (шипу) 19 блока коммутации, вход системиых сигналов (щину) 20 блока коммутации , третий ииформациоииьш вход-выход (шииу) 21 устройства, информационный выход (щину) 22 блока коммутации, унравл ющий выход (щииу) 23 блока коммутаций и управл ющий вход иастройки (щину) 24 блока коммутации.

В вычислительной системе, построенной с использованием устройства дл  сопр жени , вьшоли етс  следующий иабор системных операций: настройка, обмен, обобщенный безусловный переход и обобщенный условный иереход.

Устройство дл  соир жени  одиородной вычислительиой системы работает следующим образом.

Рассмотрим выполнение системных операций .

Операци  настройки. Операци  настройки позвол ет выделить (.V машин) подсистему дл  решени  задачи, настроить граничные микро-ЭВМ подсистемы ia приемпередачу информации только внутри подсистемы , настроить каждую промежуточную микро-ЭВМ на прием и трансл цию прин той информации или передачу из любой микро-ЭВМ подсистемы.

Настройка осуществл етс  из какой-либо одной микро-ЭВМ. Онераци  настройки заключаетс  в заиесении необходимой информации в регистры 4 устройств дл  сопр жени .

Наетраиваюша  микро-ЭВМ начинает процесс настройки подсистемы с занесени  информации в регистр 4 своего устройства дл  соир жени . Из микро-ЭВМ по шнне 21 в дешифратор 9 иоетуиает адрес регистра 4, и на втором выходе дегнифратора 9 по вл етс  сигнал, который через элемент ИЛИ 5 ноступит на управл юш,ий вход регистра 4, разреша  запиеь слова настройки по первому информационному входу регистра 4 с шины 21. В процессе самонастройкн сигналы на шинах 15, 17 и 16, 18 не по вл ютс .

На втором шаге настранваюнит  микроЭВМ выбирает из своей оперативной иам ти настроечное слово дл  второго устройства дл  сопр жени  и пересылает его по адресу регистра 4 по шине 21, но на этот раз слово не заноситс  в регистр 4 устройства дл  сопр жени  настраиваюш,ей микро-ЭВМ , а поступает по шине 21 в блок 1 коммутации. Дешифратор 9 при этом вырабатывает по шине 20 сигнал системной настройки (Спастр.), который поступает в блок 1 коммутации,

Направление передачи определ етс  кодом , записанным в регистр 4, который поступает в дешифратор 3, с выхода которого по шинам 24 в блок 1 коммутации поступают управл ющие сигналы. Настроечное слово проходит по шинам 16 или 18, а сигнал настройки Снастр. - по шииам 15 или 17 на соответствующие входы второго устройства сопр жени .

Во втором устройстве дл  сопр жени  настроечное слово из блока 1 коммутации поступает на второй информациоиный вход регистра 4 по шине 22, а управл ющий сигнал Снастр поступает из блока 1 коммутации по щине 23 через элемент ИЛИ 5 на управл ющий вход регистра 4, разреша  запись настроечного слова в регистр. Одновременно с этим сигнал Сцастр с выхода элемента ИЛИ 5 поступит на вход регистра 14, устанавлива  соответствующий разр д в «единицу,

На третьем щаге настраивающа  микроЭВМ выдает по шине 21 слово настройки, которое, пройд  через первое и второе устройства дл  сопр жени , заноситс  в регистр 4 третьего устройства дл  сопр жени .

После того как устройство дл  сопр жени  получило настроечное слово, св занна  с ним микро-ЭВМ переходит на режим работы по прерыванию. Это осуществл етс  следуюищм образом. Сигнал Спастр по шине 23 иоступит на вход блока 13 прерывани , подготавлива  его к работе. По окончаиии сигнала Снастр с выхода блока 13 по щине 21 поступит снгиал запроса прерывани  и, если микро-ЭВМ ответит по шине 21 сигналом готовности, то из блока 13 считываетс  соответствующий адрес команды

прерывани , который по щине 21 поступит в микро-ЭВМ.

Обобщенный условный переход (ОУП). Процесс настройки происходит асинхронно, т. е. как только устройство дл  сопр жени 

получит код иастройки, то св заина  с ним микро-ЭВМ сразу же переходит к подпрограмме системных операций. Дл  синхронизации всех микро-ЭВМ подсистемы сразу же после операции настройки выполн етс 

снстемна  операци  ОУП, после выполнени  которой все микро-ЭВМ подсистемы одовременно переход т к выполнению параллельной программы. Операци  ОУП выполн етс  следуюи1им

образом. Микро-ЭВМ, заверщивша  .свою работу но программе (подпрограмме) параллельной ветви, устанавливает регистр 10 но шиие 21 при разрешении с п того выхода дешифратора 9 в едииичное состо ние.

С выхода регистра 10 по шине 19 сигнал системной синхронизации поступит в блок 1 коммутации. В тот момент, когда все регистры .10 устройств дл  сопр жени  подсистемы установлены в единичное состо ние , в блоках 1 коммутации выработаетс  сигнал обобщенного услови , который поступит с выхода блока коммутации и по шине 23 занесетс  в соответствующий разр д регистра 14. Одновременно с этим этот

сигнал поступит в блок 13 прерывани , с выхода которого по щине 21 в микро-ЭВМ поступит запрос на прерывание, и если микро-ЭВМ ответит по шине 21 сигналом готовности , то из блока 13 считываетс  соответствующий вектор прерывани , который по щине 21 поступнт в микро-ЭВМ. С выхода регистра 14 текущее слово состо ни  устройства по щине 21 в микроЭВМ , и после этого микро-ЭВМ перейдет

к следующему этапу параллельных вычислений .

Обычно операцн  ОУП выполн етс  перед операцией обмена, синхронизиру  все микро-ЭВМ подсистемы.

Обмен. Системна  операци  обмена наиболее часто выполн етс  при параллельной работе всех микро-ЭВМ. При этом осуществл етс  трансл ционный режим обмена, т. е. одна микро-ЭВМ передает, а остальные принимают. Микро-ЭВМ, в программе

которой предусмотрено выполнение этой операции, посылает по шинам 21 в дешифратор 9 адрес регистра 7. При этом по шине 20 в блок 1 коммутации поступит сигнал системного обмена (Собм.). Прц считывании информационного слова нз оперативной пам ти микро-ЭВМ оно по шине 21 поступит на вход блока I коммутации и с его выходов по шинам 18, 16 совместно с сигналом Собм., который поступает на шины 15, 17, поступит на входы-выходы принимающих устройств дл  сопр жени . В принимающих устройствах сигнал Собм. поступит с шин 15, 17 через блок 1 коммутации по шине 23 на вход элемента ИЛИ 8, разреша  запись в регистр 7 информационного слова, которое поступает на него по шине 22 через блок 1 коммутации с шин 16, 18. Одновременно с этим сигнал Собм. по шине 23 поступит в соответствующий разр д регистра 14 и в блок 13 прерывани , с выхода которого по шине 21 в микро-ЭВМ поступит сигнал запроса прерывани . При этом все микроЭВМ подсистемы переход т по прерыванию на обслуживание устройства дл  сопр жени . Из регистра 14 считываетс  информаци  по шине 21 Б микро-ЭВМ, котора  анализирует разр ды регистра 14, и определив, что выполн етс  оиераци  обмена, считывает по шиие 21 из регистра 7 информациопное слово в регистр иазначени  микро-ЭВМ.

После выполиепи  операции обмена все микро-ЭВМ выполн ют операцию ОУП и все микро-ЭВМ подсистемы переход т к следующему этапу параллельной работы.

Обобшениый безусловный переход. Операци  обобщенного безусловного перехода выполн етс  после команды ОУП, т. е. все микро-ЭВМ переход т к следующему этапу параллельных вычислений. Унравление дальнейшим ходом параллельпых вычислений берет на себ  одна из микро-ЭВМ подсистемы . При этом по шине 21 в дешифратор 9 поступает адрес регистра 12 и на первом и четвертом выходах дешифратора 9 по витс  сигнал системного обобщенного безусловного перехода (Со.бу.п.)- С четвертого выхода Со.бу.п. поступит через элемент ИЛИ 11 на управл ющий вход регистра 12 и в соответствующий разр д регистра 14. С первого выхода дешифратора 9 сигнал Со.бу.п. по шине 20 поступит в блок 1 коммутации. По шине 21 ииформационное слово записываетс  в регистр 12, а также через блок 1 коммутации на шины 16, 18 устройства. В принимающих устройствах дл  сопр жени  сигнал Со.бу.п. поступит с шин 15, 17 через блок 1 коммутации по шине 23 в блок 13 прерывани , с выхода которого по шине 21 в микро-ЭВМ поступит сигнал запроса прерывани . Кроме того, по щине 23 сигнал Со.бу.п. поступит в соответствующий разр д регистра 14 и на чход элемента ИЛИ 11, разреша  запись в

регистр 12 информационного слова ио шине 22 через блок 1 комутации с шин 16, 18.

Все микро-ЭВМ подсистемы переход т по прерыванию на обслуживание устройства дл  сопр жени . Из регистра 14 считываетс  информаци  по шине 21 в микро-ЭВМ, котора  анализирует разр ды регистра 14, определ ет, что выполн етс  операци  обобщенного безусловного нерехода и по щине 21 из регистра 12 в микро-ЭВМ считываетс  информационное слово, которое воснринимаетс  как адрес, либо как команда . И все микро-ЭВМ переход т на новую ветвь параллельных вычнслений.

Однородна  вычислительна  система, построенна  с использованием предложенного устройства дл  сопр жени , предназначена дл  решени  сложных сильносв занных задач по параллельным алгоритмам. Производительность однородной вычислительной системы зависит от скорости выполнени  системиых операций.

Введение дополнительных блоков и св зей позвол ет повысить производительность вычислительной системы за счет уменьшени  времени выполнени  системиых операций .

Claims (2)

1. Формула изобретени 

   Устройство дл  соир жени  однородной вычислительной системы, содержащее блок ко.ммутацин, блок настройки, включающий дешифратор кода настройки, регистр кода настройки и первый элемент ИЛИ, регистр синхронизации, и блок передачи, включающий регистр обмена, причем первый и второй управл ющие входы-выходы блока коммутации  вл ютс , соответственно, первым и вторым управл ющими входами-выходами устройства, первый и второй информационные входы-выходы блока коммутации  вл ютс  соответственно первым и вторым информационными входами-выходами устройства, третий информационный входвыход блока коммутации соединен с первым информационным входом регистра кола настройки, первым входом регистра синхронизации , информационным входом-выходом регистра обмена и  вл етс  третьим информационным входом-выходом устройства , выход регистра CHHXJ, оннзации соединен со входом синхронизации блока коммутации , информационный выход которого соединен с информационным .входом регистра обмена и с вторым информационным входом регистра кода настройки, выход которого соединен с входом дешифратора, выход которого соединен с управ.п ющим входом настройки блока коммутации, управл ющий выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с управл ющим входом ре.гистро кода настройки, отличающеес  тем, что, с целью повышени  быстродействи , в него введены блок прерывани , дешифратор ад9

   реса регистра, регистр обобщеиного безусловного перехода, регистр состо ни , второй элемент ИЛИ, в блок иередачи введен элемент ИЛИ, причем уиравл ющий выход блока коммутации соединен с иервым входом второго элемента ИЛИ, первым входом элемента ИЛИ блока передачи, первым управл ющим входом регистра состо ни , входом блока прерывани , вход-выход которого соединен с информационным входомвыходом регистра состо ни , информационным входом-выходом регистра обобщенного безусловного перехода, входом дешифратора адреса регистра и соединен с третьим информационным входом-выходом блока коммутации, вход системных сигналов которого соединен с иервым выходом дешифратора адреса регистра, второй, третий и четвертый выходы kOTOporo соединены соответственно с вторыми входами первого, второго элементов ИЛИ и элемента ИЛИ блока

   10

   передачи, п тый выход дешифратора адреса регистра соединеи с входом регистра синхронизации , выходы первого, второго элемента ИЛИ и элементов ИЛИ блока передачи соединены соответственно с вторым, третьим и четвертым управл ющими входами регистра состо ни , информациоиный вход регистра обобщенного безусловного перехода соединен с информационным входом регистра обмена, выходы второго элемента ИЛИ и элемента ИЛИ блока передачи соединены соответственно с управл ющим входом регистра обмена и управл ющим входом регистра обобщенного безусловного перехода.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 409224, кл. G 06F 3/04, 1973.
2. 2. Авторское свидетельство СССР № 479103, кл. G 06F 3/04, 1975.