SU903848A2 - Устройство дл сопр жени однородной вычислительной системы - Google Patents
Устройство дл сопр жени однородной вычислительной системы Download PDFInfo
- Publication number
- SU903848A2 SU903848A2 SU792788676A SU2788676A SU903848A2 SU 903848 A2 SU903848 A2 SU 903848A2 SU 792788676 A SU792788676 A SU 792788676A SU 2788676 A SU2788676 A SU 2788676A SU 903848 A2 SU903848 A2 SU 903848A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- register
- microcomputer
- subsystem
- signal
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ
1
Изобретение относитс к вычислительной технике и предназначено дл сопр жени подсистем однородной вычислительной системы .
По основному авт. св. № 769523 известно устройство дл сопр жени однородной вычислительной системы, содержащее блок коммутации, блок настройки, состо щий из регистра кода настройки, дешифратора кода настройки и первого элемента ИЛИ, блок передачи, состо щий из регистра обмена и второго элемента ИЛИ, дешифратор адреса регистра, одноразр дный регистр системной синхронизации, третий элемент ИЛИ, регистр обобщенного безусловного перехода, блок прерывани , регистр текущего состо ни , первые и вторые входные-выходные управл ющие и информационные щины устройства , щину системной синхронизации, щину системных сигналов, входную-выходную щину микро-ЭВМ, выходную информационную щину блока коммутации, выходную управл ющую щину блока коммутации, управл ющую шину настройки, причем первые и вторые информационные и управл ющие входные-выходные шины устройства и входна -выходна шина микро-ЭВМ соединены
соответственно с первыми, вторыми, третьими , четвертыми и п тыми входами-выходами блока коммутации, причем входна -выходна шина микро-ЭВМ соединена также с первым входом регистра кода настройки, входом
5 дешифратора адреса регистра, входом-выходом регистра обмена, входом-выходом регистра текущего состо ни , входом-выходом блока прерывани , входом-выходом регистра обобщенного безусловного перехода и
Q вторым входом одноразр дного регистра системной синхронизации, второй выход блока коммутации соединен выходной информационной шиной с первым входом регистра обмена , вторым информационным входом регистра обобщенного безусловного перехода, первый выход блока коммутации соединен выходной управл ющей щиной блока коммутации со вторыми входами первого, второго и третьего элементов ИЛИ, с первым входом регистра текущего состо ни и входом блока
прерывани , первый вход блока коммутации соединен управл ющей щиной настройки с выходом дещифратора кода настройки, вход которого соединен с выходом регистра кода настройки, второй вход блока коммутации соединен щиной системных сигналов с п тым
выходом дешифратора адреса регистра, первый , второй, третий и четвертый выходы которого соединены соответственно с первыми входами первого, второго и третьего элементов ИЛИ и одноразр дного регистра системной синхронизации, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с управл ющими входами регистра кода настройки, регистра обмена и регистра обобщенного безусловного перехода, а также с первым, вторым и третьим входами регистра текущего состо ни 1.
Недостатком этого устройства вл етс его низка производительность, обусловленна ограниченными функциональными возможност ми , так как дл осуществлени обмена информацией между микро-ЭВМ, вход щими в разные подсистемы однородной вычислительной системы, необходимо производить перенастройку подсистем.
Цель изобретени - повыщение производительности устройства.
Поставленна цель достигаетс тем, что в устройство введены четвертый элемент ИЛИ и регистр логического адреса микроЭВМ , причем вход-выход регистра логического адреса микро-ЭВМ соединен с входной-выходной шиной микро-ЭВМ устройства, ,первый вход - со вторым выходом блока коммутации , а второй вход - с выходом четвертого элемента ИЛИ и п тым входом регистра текущего состо ни , первый вход четвертого элемента ИЛИ соединен с щестым выходом дещифратора адреса регистра, а второй вход - с первым выходом блока коммутации .
На фиг. 1 представлена блок-схема устройства; на фиг. 2 - однородна вычислительна система.
Устройство (фиг. 1) содержит блок 1 коммутации, блок 2 настройки, состо щий из дешифратора 3 кода настройки, регистра 4 кода настройки и первого элемента ИЛИ 5, блок 6 передачи, состо щий из регистра 7 обмена и второго элемента ИЛИ 8, дещифратор 9 адреса регистра, одноразр дный регистр 10 системной синхронизации, третий элемент ИЛИ И, регистр 12 обобщенного безусловного перехода, блок 13 прерывани , регистр 14 текущего состо ни , четвертый элемент ИЛИ 15, регистр 16 логического адреса микро-ЭВМ, перва входна -выходна управл юща шина 17 устройства, перва входна -выходна информационна шина 18 устройства, втора входна -выходна управл юша шина 19 устройства, втора входна -выходна информационна шина 20 устройства , шина 21 системной синхронизации, шина 22 системных сигналов, входна -выход на шина 23 микро-ЭВМ устройства, выходна информационна шина 24 блока коммутации , выходна управл юща шина 25 блока коммутации, управл юща шина 26 настройки .
Однородные вычислительные системы предназначены дл решени задач по параллельным программам, при этом параллелизм может быть двух видов: процедурный и функциональный . Процедурный параллелизм представл етс в виде одновременно функционирующих идентичных ветвей вычислени в процессе выполнени одной процедуры.
Линейна однородна вычислительна система (фиг. 2) состоит из элементарных машин 27, включающих в себ микро-ЭВМ
28и устройство 29 дл сопр жени , соединенных между собой входными-выходными управл ющими 17 и 19 щинами и входнымивыходными информационными 18 и 20 щинами . Микро-ЭВМ 28 и устройство 29 дл сопр жени соедин ютс входной-выходной шиной 23. Дл реализации процедурного параллелизма из однородной вычислительной системы выдел етс группа элементарных машин (подсистема) 30, соединенных с помощью программно настраиваемых устройств
29дл единого функционировани . При этом все системные взаимодействи осуществл ютс только внутри данной группы элементарных мащин (подсистем).
Функциональный параллелизм предполагает одновременную реализацию различных процедур или нескольких различных совокупностей взаимодействующих процедур. При этом в однородной вычислительной системе выдел етс несколько разных подсистем 30 и 31 и обеспечиваютс обмены как между элементарными машинами 27, вход щими в одну подсистему, так и между элементарными машинами 27, вход щими в разные подсистемы.
Устройство работает следующим образом .
В однородной вычислительной системе, построенной с использованием данного устройства , выполн етс следующий набор системных операций: настройка; обобщенный условный переход; внутриподсистемный обмен; внутриподсистемный обобщенный безусловный переход; выделение; межподсистемный обмен; межподсистемный обобщенный безусловный переход.
Рассмотрим выполнение системных операций .
Операци настройки.
Настройка осуществл етс из какой-либо одной микро-ЭВМ и заключаетс в записи необходимой информации в регистры 4 кода настройки и регистра 16 логического адреса микро-ЭВМ.
Claims (1)
- Регистр 16 предназначен дл хранени логического адреса микро-ЭВМ. Функционально он разделен на три части, разр ды номера подсистемы, разр ды номера микроЭВМ в подсистеме, кроме этого, выделен разр д , определ ющий тип межподсистемного взаимодействи : индивидуальный или трансл ционный . Настраивающа микро-ЭВМ начинает процесс настройки подсистем с занесени информации в регистры 4 и 16 своего устройства 29. Из микро-ЭВМ по шине 23 в дешифратор 9 поступает адрес регистра 4 и на первом выходе дешифратора 9 по витс сигнал , который через первый элемент ИЛИ 5 поступит на управл ющий вход регистра 4, разреша запись кода настройки по первому информационному входу регистра 4 с шины 23. После занесени кода настройки в свой регистр 4, микро-ЭВМ посылает по шине 23 в дешифратор 9 адрес регистра 16, на шестом выходе дешифратора 9 по витс сигнал, который через четвертый элемент ИЛИ 15 поступит на управл ющий вход регистра 16, разреша запись логического адреса в регистр 16 с шины 23. В процессе самонастройки никаких сигналов на шинах 17, 19 и 18, 20 не по вл етс . На втором шаге настраиваюша микроЭВМ выбирает из своей оперативной пам ти настроечное слово и логический адрес дл второго устройства дл сопр жени и оп ть пересылает их друг за другом по адресу регистров 4 и 16 по шине 23, но на этот раз настроечное слово и логический адрес не занос тс в регистры 4 и 16 устройства 29 настраивающей микро-ЭВМ, а поступают по щине 23 в блок 1 коммутации. Дешифратор 9 при этом вырабатывает последовательно по шине 22 сигнал системной настройки ( и сигнал логического адреса (Са р.), которые поступают в блок 1 коммутации. Направление передачи определ етс кодом , записанным в регистр 4, который поступает в дешифратор 3, с выхода которого по шине 26 в блок 1 поступают управл ющие сигналы. Настроечное слово и логический адрес микро-ЭВМ проходит по шинам 18 или 20, а сигнал . или Садр. - по шинам 17 или 19 на соответствующие входы второго устройства 29. Во втором устройстве дл сопр жени настроечное слово из блока 1 коммутации поступает на второй информационный вход регистра 4 по щине 24, а управл ющий сигнал Снастр. поступает из блока 1 по шине 25 через первый элемент ИЛИ 5 на управл ющий вход регистра 4, разреша запись настроечного слова в регистр. Одновременно с этим сигнал Снастр. с выхода первого элемента ИЛИ 5 поступит на вход регистра 14 текущего состо ни , устанавлива соответствующий разр д в единицу. Логический адрес микро-ЭВМ из блока 1 коммутации поступает на первый вход регистра 16 по шине 24, а управл ющий сигнал Садр. поступает из блока 1 по шине 25 через четвертый элемент ИЛИ 15 на второй вход регистра 16, разреша запись логического адреса микро-ЭВМ в этот регистр. На третьем шаге настраивающа микроЭВМ выдает по шине 23 слово настройки и логический адрес микро-ЭВМ, которые, пройд через первое и второе устройства 29, занесутс соответственно в регистры 4 и 16 третьего устройства дл сопр жени . Процесс настройки системы заканчиваетс выдачей настроечного слова и логического адреса микро-ЭВМ дл последней настраиваемой микро-ЭВМ. Дл того, чтобы отметить начало и конец подсистемы, в, настроечном слове имеютс разр ды признака начала подсистемы и конца подсистемы. Настроечное слово микро-ЭВМ, вл юшейс началом подсистемы, в разр де признака начала подсистемы содержит единицу , а в разр де признака конца подсистемыноль . Настроечное слово микро-ЭВМ, вл ющейс концом подсистемы, в разр де признака начала подсистемы содержит ноль, а в разр де признака конца подсистемы - единицу. В промежуточных микро-ЭВМ в этих разр дах записаны нули. После того, как устройство 29 получило настроечное слово и логический адрес микроЭВМ , св занна с ним микро-ЭВМ переходит на режим работы по. прерыванию. Это осуществл етс следующим образом. Сигнал Снастр. по щине 25 поступит на вход блока 13 прерывани , подготавлива его к работе, а сигнал Саар.поступает по шине 25 на вход блока 13, запускает его и с выхода 13 по щине 23 поступит сигнал запроса прерывани и, если микро-ЭВМ ответит по шине 23 сигналом готовности, то блок 13 сформирует соответствующий адрес команды прерывани , который по шине 23 поступит в микро-ЭВМ. Обобщенный условный переход (ОУП). Процесс настройки происходит асинхронно , т. е. как только устройство дл сопр жени получит настроечное слово и логический адрес микро-ЭВМ, то св занна с ним микроЭВМ сразу же переходит к программе системных операций. Дл синхронизации всех микро-ЭВМ подсистемы сразу же после операции настройки выполн етс системна операци ОУП, после выполнени которой все микро-ЭВМ подсистемы одновременно переход т к выполнению параллельной программы . Операци ОУП выполн етс следующим образом. Микро-ЭВМ, завершивша свою работу по программе(подпрограмме) параллельной ветви, устанавливает в единичное состо ние регистр 10 системной синхронизации по шине 23 и сигналу с четвертого выхода дешифратора 9. С выхода регистра 10 по шине 21 сигнал системной синхронизации поступит в блок 1 коммутации. В тот момент, когда регистры 10 всех устройств дл сопр жени подсистемы будут установлены в единичное состо ние, в блоках 1 коммутации выработаетс сигнал обобщенного услови , который поступит с выхода блока коммутации и по шине 25 занесетс в соответствующий разр д регистра 14. Одновременно с этим этот сигнал поступит в блок 13 прерывани , с выхода которого по шине 23 в микро-ЭВМ поступит запрос на прерывание и, если микроЭВМ ответит по шине 23 сигналом готовнести , то блок 13 выдаст соответствуюш,ий адрес команды прерывани , который по шине 23 поступит в микро-ЭВМ. С выхода регистра 14 текуш,ее слово состо ни устройства по шине 23 поступит в микро-ЭВМ и после этого микро-ЭВМ перейдет к следуюш ,ему этапу параллельных вычислений. Обычно операци ОУП выполн етс перед операци ми внутриподсистемного и межподсистемного обменов. Внутриподсистемный обмен. Операци внутриподсистемного обмена выполн етс при реализации процедурного параллелизма. При этом осуществл етс трансл ционный режим обмена, т. е. одна микро-ЭВМ передает, а остальные микроЭВМ данной подсистемы прини.мают. Микро-ЭВМ , в программе которой предусмотрено выполнение этой операции, осуществл ет следующие действи : посылает по щинам 23 в дешифратор 9 адрес регистра 7 обмена, при этом по шине 22 в блок 1 поступит сигнал внутриподсистемного обмена Свобм.- При считывании информационного слова из оперативной пам ти микро-ЭВМ оно по шине 23 поступит на вход блока 1 и с его выходов по шинам 18, 20, совместно с сигналом Cb, который поступит на шины 17, 19, поступит на входы-выходы принимающих устройств дл сопр жени . В блоках 1 коммутации устройств дл сопр жени , в соответствующих разр дах слова настройки которых записаны признаки начала и конца подсистемы, при поступлении сигнала Свдйм. формируетс сигнал , который запрещает прохождение информации по шинам 17, 19 и управл ющей информации по шинам 18, 20 за пределы подсистемы . Внутри подсистемы в принимающих устройствах сигнал Cg поступит с шин 17, 19 через блок 1 коммутации по шине 25 на вход второго элемента ИЛИ 8, разреша запись в регистр 7 обмена информационного слова, которое поступает на него по шине 22через блок 1 коммутации с щин 18, 20. Одновременно с этим, сигнал шине 23поступит в соответствующий разр д регистра 14 и блок 13 прерывани , с выхода которого по шине 23 в микро-ЭВМ поступит сигнал запроса прерывани . При этом все микро-ЭВМ подсистемы переход т по прерыванию на обслуживание устройства дл сопр жени . Из регистра 14 по шине 23 в микро-ЭВМ считываетс текушее слово состо ни , которое анализируетс в микро-ЭВМ, и, определив, что выполн етс операци обмена , считывает по шине 23 из регистра 7 информационное слово в регистр общего назначени микро-ЭВМ. После выполнени операции внутриподсистемного обмена, все микро-ЭВМ подсистемы выполн ют операцию ОУП и все микроЭВМ подсистемы переход т к следующему этапу параллельной работы. Внутриподсистемный обобщенный безусловный переход (ВОБУП). Операци ВОБУП выполн етс после выполнени ОУП, т. е. все микро-ЭВМ подсистемы переход т к следующему этапу параллельных вычислений. Управление дальнейшим ходом вычислений берет на себ одна из микро-ЭВМ. Из этой микро-ЭВМ по шине 23 в дешифратор 9 поступит код операции ВОБУП и на п том выходе дешифратора 9 по в тс сигналы Свобм Свовда. которые по шине 22 через блок 1 коммутации поступ т на шины 17, 19 устройства. Информационное слово из оперативной пам ти микроЭВМ по шине 23 через блок 1 поступает на шины 18, 20 устройства. В принимающих микро-ЭВМ сигналы Cg и СВОБУП с шин 17, 19 через блок 1 коммутации по шине 25 поступ т соответственно на входы регистров 7 к 12 через элементы ИЛИ 8 и 11, разреша запись в регистры 7 и 12 информационного слова по шине 24 через блок 1 коммутации с шин 18, 20, а также занесутс в регистр 14 и поступ т на вход блока 13 прерывани , с выхода которого пошине 23 в микро-ЭВМ поступит сигнал запроса прерывани и, если микро-ЭВМ ответит сигналом готовности по шине 23, то из блока 13в микро-ЭВМ поступит адрес команды прерывани . При этом микро-ЭВМ переход т по прерыванию на обслуживание устройства дл сопр жени . Информаци из регистра 14по шине 23 считываетс в микро-ЭВМ, котора анализирует разр ды регистра 14, и, определив, что выполн етс операци ВОБУП по щине 23 из регистра 12 в микроЭВМ , считывает информационное слово, которое воспринимаетс как адрес, либо как команда. И все микро-ЭВМ переход т на новую ветвь параллельных вычислений. Сигнал Свобм запретит прохождение информации за пределы подсистемы. Выделение. Операци выделени состоит в подготовке устройств дл сопр жени тех микроЭВМ , которые участвуют в операци х межподсистемного обмена и межподсистемного безусловного перехода. Операци выделени осуществл етс после выполнени операции ОУП во всех подсистемах . Микро-ЭВМ, в программе которой предусмотрено выполнение операции выделени , осуществл ет следующие действи ; посылает по шине 23 в дешифратор 9 код операции выделени , при этом по шине 22 с выхода дешифратора 9 в блок 1 поступит сигнал СВУД. После этого передающа микро-ЭВМ последовательно выбирает из своей оперативной пам ти информационные слова, содержащие логические адреса принимаюЩИХ микро-ЭВМ и тип обмена (индивидуальный или трансл ционный), и выдает их по шине 23 через блок 1 на шины 18, 20 устройства , на шинах 17, 19 в это врем будет сигнал СвыдВ устройствах 29 принимаюших микроЭВМ сигнал СвыА.заноситс с шин 17, 19 через блок 1 в регистр 14 текущего состо ни и поступает в блок 13 прерывани , с выхода которого по шине 23 в микро-ЭВМ поступит сигнал запроса прерывани , и, если микроЭВМ ответит на шине 23 сигналом готовности , то из блока 13 в микро-ЭВМ поступит адрес подпрограммы обработки прерывани . При этом все микро-ЭВМ переход т по прерыванию на обслуживание устройства дл сованию на обслуживание устройства дл сопр жени . Информаци из регистра 14 по шине 23 считываетс в микро-ЭВМ, котора анализирует разр ды регистра 14, и, определив , что выполн етс операци выделени , считывает по шине 23 из регистра 16 свой логический адрес. После этого принимающие микро-ЭВМ производ т сравнение своего логического адреса с логическими адресами, поступающими от передающей микро-ЭВМ по шинам 18 и 20 через блок 1 на шину 23. Если логические адреса совпали, то микро-ЭВМ по шине 23 записывает в дешифратор 9 соответствующий код, и на втором и третьем выходах дешифратора 9 по вл ютс сигналы, которые , проход через элементы ИЛИ 8 и ИЛИ 11, подготавливают регистры 7 и 12 дл приема информации. Каждое информационное слово, кроме логического адреса микро-ЭВМ, содержит признак типа обмена с данной подсистемой. Если осуществл етс трансл ционный обмен, то Микро-ЭВМ сравнивает только номер подсистемы , а если осуществл етс индивидуальный обмен, то, кроме сравнени номеров подсистем, производитс сравнение номеров микро-ЭВМ в подсистеме. Операци выделени предшествует операци м межподсистемного обмена и межподсистемного безусловного перехода. Межподсистемный обмен. После того, как передающа микро-ЭВМ передала логические адреса принимающих микро-ЭВМ и подсистем, она переходит к выполнению межподсистемного обмена. По шине 23 в дещифратор 9 она посылает код межподсистемного обмена и с п того выхода дешифратора 9 по шине 22 через блок 1 на шину 17 и 19 поступит сигнал межподсистемного обмена С(4обн.- Информаци из оперативной пам ти микро-ЭВМ по шине 23 поступит через блок 1 на шины 18 и 20 устройства . В принимающих устройствах дл сопр жени информаци с шин 18 и 20 через блок 1 коммутации по шине 24 заноситс в регистры 7 И 12, а сигнал Смоол. заноситс с шин 17 и 19 через блок 1 по шине 25 в регистр 14 текущего состо ни и поступит в блок 13 прерывани , с выхода которого по щине 23 в микро-ЭВМ поступит сигнал запроса прерывани и, если микро-ЭВМ ответит по шине 23 сигналом готовности, то из блока 13 в микро-ЭВМ поступит адрес подпрограммы обработки прерывани . При этом все микроЭВМ переход т по прерыванию на обслуживание устройства дл сопр жени . Информаци из регистра 14 по шине 23 считываетс в микро-ЭВМ, котора анализирует разр ды регистра 14, и, определив, что выполн етс операци межподсистемного обмена, считывает по шине 23 из регистра 7 обмена информационное слово в регистр общего назначени микро-ЭВМ. После выполнени операции межподсистемного обмена все микро-ЭВМ выполн ют операцию ОУП и переход т к следующему этапу параллельной работы. Межподсистемный обобщенный безусловный переход (МОБУП). Операци МОБУП выполн етс после операции выделени . Управление дальнейщим ходом вычислений берет на себ микроЭВМ , выполн вша операцию выделени . По шине 23 в дешифратор 9 она посылает код межподсистемного обобщенного безусловного перехода и с п того выхода дещифратора 9 по шине 22 через блок 1 на шину 17 и 19 поступит сигнал СИОБУПИнформационное слово из оперативной пам ти микро-ЭВМ по шине 23 поступит через блок 1 на шины 18 и 20 устройства. В принимающих устройствах дл сопр жени информационное слово с шин 18 и 20 через блок 1 коммутации по шине 24 заносит с в регистры 7 и 12, а сигнал Спобуп. заноситс с шин 17 и 19 через блок 1 по шине 25 в регистр 14 текущего состо ни и поступит в блок 13 прерывани с выхода которого по шине 23 в микро-ЭВМ поступит сигнал запроса прерывани , и, если микро-ЭВМ ответит на шине 23 сигналом готовности, то из блока 13 в микро-ЭВМ поступит адрес команды прерывани . Информаци из регистра 14 по шине 23 считываетс в микро-ЭВМ, котора анализирует разр ды регистра 14 и, определив, что выполн етс операци МОБУП, считывает по шине 23 из регистра 12 информационное слово, которое воспринимаетс как адрес, либо как команда, и все микро-ЭВМ переход т на новую ветвь параллельных вычислений. Таким образом, устройство обеспечивает повышение пропускной способности за счет выполнени системных операций, так как реализаци межподсистемных операций с помощью известного устройства требует разрушени подсистем, организации новых подсистем дл реализации межподсистемных операций и восстановлени разрушенных подсистем. Кроме того, вычислительные системы, использующие предлагаемые устройства, за счет выполнени системных операций выделение , межподсистемный обмен и межподсистемный обобщенный безусловный переход, расшир етс класс решаемых задач, т. е. добавл ютс задачи, дл решени которых необходимо реализовать, кроме процедурного , функциональный параллелизм, например задачи управлени , имеющие иерархическую структуру, в частности задачи управлени технологическими процессами. Формула изобретени Устройство дл сопр жени однородной вычислительной системы по авт. св. № 769523, отличающеес тем, что, с целью повыщениJ9fpuz.l23 производительности устройства, в него введены четвертый элемент ИЛИ и регистр логического адреса микро-ЭВМ, причем входвыход регистра логического адреса микроЭВМ соединен с входной-выходной шиной микро-ЭВМ устройства, первый вход - со вторым выходом блока коммутации, а второй :вход - с выходом чвтвертого элемента ИЛИ и п тым входом регистра текущего состо ни , первый вход четвертого элемента ИЛИ соединен с шестым выходом дешифратора адреса регистра, а второй вход - с первым выходом блока коммутации. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке № 2713451/18-24, кл. G 06 F 3/04, 1978 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792788676A SU903848A2 (ru) | 1979-06-28 | 1979-06-28 | Устройство дл сопр жени однородной вычислительной системы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792788676A SU903848A2 (ru) | 1979-06-28 | 1979-06-28 | Устройство дл сопр жени однородной вычислительной системы |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU769523 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU903848A2 true SU903848A2 (ru) | 1982-02-07 |
Family
ID=20837352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792788676A SU903848A2 (ru) | 1979-06-28 | 1979-06-28 | Устройство дл сопр жени однородной вычислительной системы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU903848A2 (ru) |
-
1979
- 1979-06-28 SU SU792788676A patent/SU903848A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3560937A (en) | Apparatus for independently assigning time slot intervals and read-write circuits in a multiprocessor system | |
SU903848A2 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
SU851387A1 (ru) | Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы | |
SU769523A1 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
SU885989A1 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
SU913360A1 (ru) | Устройство для сопряжения 1 | |
SU924692A1 (ru) | Устройство дл сопр жени вычислительных машин в однородной вычислительной системе | |
SU1117625A1 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
SU789989A1 (ru) | Устройство дл сопр жени каналов ввода-вывода | |
SU1312589A1 (ru) | Устройство дл межмашинного обмена | |
SU1291995A1 (ru) | Устройство дл сопр жени вычислительной машины с общей магистралью | |
SU1067492A1 (ru) | Адаптер канал-канал | |
SU1315981A1 (ru) | Устройство дл контрол выполнени программ (его варианты) | |
SU1361571A1 (ru) | Устройство дл подключени ЭВМ к системной шине | |
SU1327116A2 (ru) | Устройство дл сопр жени | |
SU1132282A1 (ru) | Устройство дл сопр жени процессора с устройством ввода-вывода | |
SU1068928A1 (ru) | Устройство сопр жени дл однородной вычислительной системы | |
SU1280379A1 (ru) | Устройство дл сопр жени ЭВМ в однородной вычислительной системе | |
SU1291997A1 (ru) | Устройство дл сопр жени ЭВМ в вычислительной системе с децентрализованным арбитром магистрали | |
SU1059561A1 (ru) | Устройство дл обмена информацией | |
SU618733A1 (ru) | Микропроцессор дл вводавывода данных | |
SU888098A1 (ru) | Устройство дл сопр жени | |
SU813412A1 (ru) | Программирующа среда | |
SU729588A1 (ru) | Логическое устройство | |
SU822166A1 (ru) | Устройство дл согласовани интер-фЕйСОВ |