SU618733A1

SU618733A1 - Микропроцессор дл вводавывода данных

Info

Publication number: SU618733A1
Application number: SU762311470A
Authority: SU
Inventors: Александр Васильевич Сычев; Геннадий Сергеевич Бестань; Валентин Александрович Калмыков; Николай Васильевич Кириченко; Анатолий Иванович Кривоносов
Original assignee: Предприятие П/Я А-7160
Priority date: 1976-01-09
Filing date: 1976-01-09
Publication date: 1978-08-05

Description

Изобретение относнтс к области вычислительной техники и может быть использовано при построении многопрограммных и многопроцессорных вычирпительных систем, а также управл юпшх и

вычислительных систем с разветвленной сетью абонентов.

Известен микропроцессор, содержащий последовательный сумматор, входную и выходную последовательные.шины, буферные регистры, логический блок и блок управлени с запоминающим устройством (ЗУ) микропрограмм 1. Обработка входной информации в нем производитс в соответствии с микрооперацией, выбираемой из ЗУ, работой которого управл ет логический блок, а ветвление и ход выполн емой программы определ ютс управл юашми словами, поступающими на вход логического блока.

Недостатками этого микропроцессора вл етс то, что при построении устройства ввода-вывода на его основе требуетс значительное число дополнительных внеиших схем (устройство управлени , устройство прерывани и т.д.), а также отсутствие гибкости за счет

того, что архитектура и соединени внешних схем определ ют жесткую структуру такого устройства ввода-вывода.

Известен также микропроцессор используемый дл организации системы ввода-вывода информации-содержащей устройство управлени , регистр микрокоманды, соединенный с арифметико-логическим устройством , и оперативную пам ть чисел, соединенную с устройством сопр жени 2.

Недостатком этого микропроцессора вл етс снижение быстродействи за счет использовани единой магистрали между пам тью, центральным процессором и процессорами ввода-вывода.

При этом в двухъ русной вычислительной системе во врем выдачи информации в периферийные устрсйства из микропроцессоров ввода-вывода магистр)аль обмена информацией зан та, и, слеаовательно , работа центрального процессора с пам тью невозможна, что приводит 6 к потере производительности всей вычислительной системы. Кроме того, снйже1ше быстродействи происходит за счет использовани единой дл всех микропроцессоров ввода-вывода пам ти микропрограмм, т.е. частота обработки информации абонента определ етс циклом обращени к пам ти микропрограмм и числом абонентов. К недостаткам .этих микропроцессоро относитс также невозможность оперативного перезадани программы работы микропроцессора ввода-вывода за счет того, что микропрограмма хранитс в посто нной пам ти. Из известных микропроцессоров -наиболее близким по технической сущности к изобретению вл етс микропроцессор з, содержащий ЗУ чисел, арифметическо-логическое устройство, устройство управлени , устройство синхронизации , устройство сопр жени , первые информационные и управл ющие Ьходьг и выходы которого подключены соответственно к первым 1шформациого1ым и управл ющим входам и выходам микропроцессора . Вторые информационные выход и вход устройства сопр жени подключены соответственно к информационному входу и выходу ЗУ чисел, соединен ного двусторонними св з к л с арифметическо-логическим устройством, которое соединено двусторонними св з ми с устройством управлени . Вход устройства синхронизации соединен со вторым управл ющим входом микропроцессора. Недостатком этого микропроцессора 5П)л етс17 программна неизмен емость пам ти микроцрограмм, снижение быстродействи вычислительной системы за счет использовани единой магистрали ввода-вывода 1шформации между цент ральным процессором, пам тью и пери ферийными устройствами. Кроме того, при использовании его в качестве процессора ввода-вывода необходимы допол нительные модули дл реализации некоторых функций периферийных устройств, (синхронизаци входных сигналов, схемь анализа сигналов входных прерываний и т. д.). Все это снижает быстродействие, гибкость структуры и надежность устрой ства. Целью изобретени вл етс повышение быстродействи , гибкости структуры и надежности микропроцессора. Поставленна цель достигаетс тем, что в предложенный микропроцессор введены ЗУ программы, приоритетное уст34 ройство, соединенное первым входом со входом микропроцессора, делитель часто ты, коммутатор, шифраторы адреса числа и адреса программы. Второй информационный выход устройства сопр жени соединен с информационными входами ЗУ программы, устройства управлени , шифраторов адреса программы и адреса числа , делител частоты, выход которого подключен ко второму входу приоритетного устройства, выход которого соединен со входами шифраторов адреса числа и адреса программы, первым входом коммутатора и входом арифметическо-логического устройства, соед1шенного соответствующим входом и выходом со вторыми информационными входом и выходом микропроцессора и соответствующими входами- С9 входом делител частоты и вторым входом коммутатора, выход которого соединен с выходом микропроцессора. Адресные входы ЗУ чисели программы подключены соответственно к выходам шифратора адреса числа и шифратора адреса программы . Выход программы ЗУ программы соединен со входом устройства управлени . Введение ЗУ программы и соответствующих им св зей повышает гибкость структуры за счет возможности изменени прог рамм, хран щихс в нем/ Введение приоритетного устройства и коммутатора и соответствующих им св .зей повышает быстродействие устройства и его надежность за счет отсутстви внешних схем и решени нескольких задач в режиме с разделением времени. Введение шифраторов адресов программы и соответствующих им св .зей и чисел повы-. шает быстродействие и гибкость струк- туры за счет того, что каждому входу соответствуют чейки чисел и программы (это исключает промежуточный этап формировани адресов), содержимое которых можно оперативно изменить . Введение делител частоты и соогветствуюших ему св зей позвол ет организовывать процедурно-законченные модули обработки информации без инициировани их извне. 1{а фиг. 1 представлена структурна схема микропроцессора. Микропроцессор содержит приоритетное устройство 1 , соединенное с шифратором 2 адреса числа и шифратором 3 адреса программы, устройство 4 сопр жени , информацнош-гые выходы КОТОЕОГО соединены 90 входами ЗУ 5 чисел шифраторами 2,3.. ЗУ 5 чисел соединено двусторонней магистралью со входами арифметическо-логического устройства 6, ко Bxonatvf которого Tioncoeamie но устройство управлени 7, ко входам которого подсоединено ЗУ 8 программы. Выход устройства 6 соеаинен со входом коммутатора 9, а к его другому входу подсоединен выход приоритетного устройства 1. К одним входам устройства

Iподсоединены выходы делител 10частоты , ко входам которого подсоединень выходы устройств 4 и 6. В состав микропроцессора также входит устройство

IIсинхронизации, вход которого соединен со вторым управл ющим входом 12 микропроцессора.

Выход коммутатора 9 соединен с вМходом 13 микропроцессора. Вход устройства 4 соединен с первыми информааио ными входами и выходами 1 4 микропроцессора . Выход устройства О- соединен со вторыми информационными входами и выходами 15 микропроцессора. К управл ющим входам и выхоцам устройства 4 подсоединены соответственно управл ющие входы и выходы 16-19 микропроцессора , а ко входам устройства 1 вхоц 20 микропроцессора.

На фиг. 2 представлен вариант вычислительной системы, содержащей микропроцессоры 21-24, соединенные jJaгистрал ми входами и выхоцами 12- 20 с центральным процессором 25, оперативным запоминающим устройством (ОЗУ) 26, посто нным, запоминающим устройством (ПЗУ) 27, периферийными устройствами 28 и генерштором сиихросигналов 2 9.

На фиг. 3 и 4 прецставлен вариант функциональной,схемы микропроцессора

Приоритетное устройство 1 содержит входной регистр 30, регистр уелоВИЙ 31, мультиплексор 32, приоритетный регистр 33, вентили числа и адреса 34,35.

Устройство сопр жени 4 содержит вхоцной дешифратор 36, выходной

дешифратор 37, дешифратор 38 внешних микроопераций , регистр 39, адресный регистр 40, входной буфер 41, дешифратор адреса 42, входные регистры 43 и дешифратор 44, Цифрами 45, 46 обоэначеньг выходы устройства 11 (фиг.4).

ЗУ -чисел 5 содержит мультиплексор 47, матр1щу пам ти 48.

Арифметическо-логическое устройство 6 содержит мультиплексор 49, регистр- аккумул тор 50, выходной мультиплексор 51, сумматор 52.

Устройство управлени 7 содержит дешифратор 53 микроопераций, регистр

54 микроопераций, (1еши(ратор Г)Г, услвий , регистр 56 УСЛОВ1Ш и мультиплексор 57.

ЗУ программы 8 включает мультиплексор 58, матрицу пам ти 59 и муль плексор 60.

Делитель 10 содержит коммутатор 61, сумматор 62, статические регистры 63-в6 к мультиплексор 67.

Микропрсжессор работает следующим образом.

Выполн емые микропроцессором функции и режим работы определ ютс содержимым ЗУ 8 программы.

Например, микропроцессор 21 выполн ет функции диспетчеризации и сопр жени между пет-ральным процессором 25, ЗУ 26,27 и микропроцессорами ввода-вывода 22-24. В соответствии с этим в ЗУ 8 программы каждого микропроцессора 21-24 записываетс така программа, котора настраивает его на выполнение конкретных задач. При этом в вычислительной системе центральный процессор 25 выбирает программу и константы из ПЗУ устройства 27 и заносит их в ЗУ 8 программы и ЗУ 5 чисел микропроцессора 21, который в этом случае работает в пассивном режиме. npHHHNfaeMan программа настраивает микропроцессор 21 на организацию выдачи программ и констант в режиме с разцелением времени из устройства 27 в микропроцессоры 22-24, а константы вл ютс начальными адресами ПЗУ 27 к ЗУ 5 и 8 микропроцессоров 22-24. Выдача информации производитс по входам 14 последовательно, т.е. сначала выдаетс адрес, а затем информаци , котора будет записана по этому адрюсу. aзпeлeние этой информации производитс подачей соответствующих микрокоманд по входам 16.

После приема этой информации микропроцессор 21 организует выдачу програ гм и констант из ОЗУ 26 и ПЗУ 27 в микропроцессорь 22-24 в режиме с разделением врюмени.

Выдача информации из микропроцессора 21 осуществл етс по выходу 15, а прием информации в микропроцессоры 22-24 - по входу 14. Селектирование микропрсщессоров 22-24 и выдача соответствующих управл ющих микрокоманд производитс на выходы 16,18 микропроцессоров 22-24 из шин, подключаемых к входам 17,19 микропроцессора 21. Микропроцоссорь 22-24

в этом случае работают в пассивном режиме (прием информации по адресам) а микропроцессор 21 - в активном (съем информации из ПЗУ 27 и выдача на абоненты).

После выдачи этой информации каждый микропроцессор настроен в зависимости от программы или на управление группой абонентов, или на вЬ олнение функций самих абонентов.

После настройки микропроцессоров 22-24 на выполнение основной программы производитс настройка на выполнение основной программы микропроцессора 21, после чего вычислительна система готова к выполнению основной программы.

Таким образом, центральный процессор 25 участвует только в настройке микропроцессора-диспетчера 21, а настройка микропроцессоров 22-24 осущест вл етс микропроцессором .21,|что позвл ет сократить временные и программные затраты центрального процессора 25.

Управление группами периферийных устройств 28 или реализаци функций абонентов на микропродессорах 2224 производитс следуюишм образом.

Управл ющие или информационные сигналы из периферийных vcтpoйcтв 28 поступают через входы 20 на приоритетное устройство 1.

Выбранный в приоритетном р ду сигнал поступает на шифраторы 2, 3 образует адреса программы и числа, которые жестко прив заны к каждому из входов 20. По возбужденным адресам ЗУ программы 8 выбираетс команда (или микрокоманда) и заноситс в устройство управлени 7, а из ЗУ чисел 5 выб1фаетс информационное слово, которое заноситс в арифметическо-логи . ческое ( .устройство 6. В зависимости от исполн емой команды над числом, хран щимс в устройстве 6, производ тс операции: плюс или минус единица, сдвиг на один разр ц, преобразование кода, прием или выдача информации по адресу, хран щемус в устройстве 6, в магистрали, подключаемой к входам 15 или 14, обмен словами или массивами между периферийньгми устройствами 28 и. АЗУ 26 и ПЗУ 27 и т.д;

Исполнение команды может быть организовано различными способами, например , как непосредственное микропрограммное юразр дное управление, при котором каждый разр д команды обозначает выполнение конкретной микрооперации , или как обший случай микропрограммного управлени , при котором ВЫ.Эванноа из ЗУ программы 8, вл етс командой, инициирующей исполнение микропрограммы обработки дашюго источника .

В коммутаторе 9 происходит распознавание источника, вызвавшего обработку , и. из него выдаетс информаци на выход 13, который используетс или дл наращивани разр дности вычислительной системы, или дл выдачи информации в последовательном коде на устройства 28..

Вход 15 используетс дл обмена информацией с устройствами 28 в параллельном коде.

Дл организации тай мерных и других временных и управл ющих устройств BxooHbJe сигналы на вход устройства поступают не через входы 20, а с выходов делител частоты 1О как из внешних управл ющих устройств через устройство 4, так и из арифметическо-логического устройства 6. Така организаци временных устройств производитс при отсутствии внешних частот, а пр их наличии орга газаци таких устройств производитс подачей этих частот через вход 2О.

Наличие в микропроцессоре устройства 11 синхронизации позвол ет организовать асинхронный принцип работы каждого из них по отношению как к централному процессору, так и -относительно рруг друга.

В зависимости от технологических возможностей и сложности изготовлени ЗУ ррограммы может быть организовано или как оперативна пам ть, или как посто нна пам ть, в которой хран тс все используемые гфограммы вводавывода . При этом в зависимости от применени микропроцессора в шифраторе 3 программно доступными делаютс только Tg адреса, по которым , хран тс коды комавд, необходимые дл каждого конкретного использовани .

Claims

В ходе выполнени основной гфограммы возможно программное обращение центрального процессора 25 к ЗУ 5,8 и делителю 10 каждого микропроцессор ра 21-24. Такие обращени производ тс через устройство 4 сопр жени и позвол ют проводить контроль за состо нием и работой MitKpoпроцессора, а также оперативно измен ть решаемые микропроцессорами 21-24 задачи. Это позвол ет увеличить гибкость и универсальность вычислительной системы при рабо-. те с периферийнь мн устройствами, используе ыми только на отде/гьных участках времени, а также повыскгь надежность системы за счет того, что управл юща программа отказавшего микропроцессора передаетс исправному. Прк этом в качестве коммутатора между периферийными устройствами и микропроцессорами ввода-вывода может быть использован предложенный микропродессор. Формула изобретени Микропроцессор дл ввода-вывода дан ных, содержащий запоминающее устройсФ во чисел, ариф етическо-логическое устройство , устройство управлени , устройство синхронизации, устройство сопр жени , первые информацио)гаые и управл ющие входы и выходы которого подключены соответственно к первым информацио ным и управл ющим входам м и выхо дам микропроцессора, вторые информационные выход и вход устройства сопр жени подключены соответственно к информационному входу и выходу запоминающего устройства чисел, соединенного двусторонними св з ми с арифметическилогическим- устройством, которое сое динено двусторонними св з ми с устройством управлени , вход устройства синхронизации соединен со вторым управлаюпшм входом микропроцессора, о т.л вчаюшийс тем, что, с целью повышени быстродействи , гибкости структуры и надежности, в него введены запоминающее устройство программы приоритетное устройство, соединенное первым входом со входом микропроцессора , делитель частоты , коммутатор. шифраторы адреса щгсла и ддроса программы; причем второй инфорглапионный выход устройства с -пр жени соединен с информационными входами запоминак шего устройства программы, устройства управлени , шифраторов адреса программы и ацреса числа,и делител частоты, выход которого подключен ко второму вхоау приоритетного устройства, выход которого соединен со входами шифраторов адреса числа и адреса программы, первым входом коммутатора и входом арифметическо-логического устройства, соеиииенного соответствующим вxoдo f и выходом со вторыми информационными входом и выходом микропрсщессора и соответствующими входами - со входом делител частоты и вторым входом коммутатора, выход которого соединен с выходом, микропроцессора; адресные ВХОДЫ запоминающих устройств чисел и программы подключены соответственно к выходам шифратора адрюса числа и шифратора адреса программы; выход запоминающего устройства программы соединен со входом устройства управлени . Источники информации, прин тые во внимание при экспертизе: 1.Патент США № 3878514, кл. 34CU172.5, М.кл. Q 06 F 9/16, 975. ,
2.Чеглаков Л. В. и др. Специализированна ЦВМ на микропроцессорах. Журнал Электронна техника , сери 11, выпуск 2, 1975.
3.Журнал Электроника, перевод английского Ne 26, 1974, Мир, тр. 6О-89.

IS 18

17 19

11

/4

20

13

/4

18

ЩШШ

5

Риг.З

.J

Фаг