RU2458384C1 - Устройство для контроля эвм - Google Patents
Устройство для контроля эвм Download PDFInfo
- Publication number
- RU2458384C1 RU2458384C1 RU2011106100/08A RU2011106100A RU2458384C1 RU 2458384 C1 RU2458384 C1 RU 2458384C1 RU 2011106100/08 A RU2011106100/08 A RU 2011106100/08A RU 2011106100 A RU2011106100 A RU 2011106100A RU 2458384 C1 RU2458384 C1 RU 2458384C1
- Authority
- RU
- Russia
- Prior art keywords
- blocks
- inputs
- group
- modulo
- elements
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления. Техническим результатом является увеличение глубины контроля за счет возможности контроля проводимой операции сложения по младшему модулю. Устройство содержит: две группы блоков сложения чисел по модулю; группы регистров; три группы блоков элементов И; блоки сравнения; группы элементов НЕ; блок элементов И; три группы блоков свертки по модулю; группы блоков сложения с константой по модулю; и связи между ними. 1 ил., 3 табл.
Description
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления.
Известно устройство (аналог) (авт. св. СССР №1642469, МКИ G06F 11/00, Б.И. №14, 1991 г.), содержащее группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор, два регистра, сумматор по модулю К, формирователь дополнения вылетов, формирователь вылетов, блок сравнения. Недостаток устройства - низкая глубина контроля.
Известно также устройство (аналог) (авт. св. СССР №1642470, МКИ GOGF 11/00, Б.И. №14, 1991 г.), содержащее блок сумматоров по модулю два, два регистра, формирователь контрольного бита, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, элемент ИЛИ и триггер. Недостаток устройства - низкая глубина контроля.
Наиболее близким по технологической сущности (прототипом к предполагаемому изобретению) является устройство (авт.св. СССР №1608666, МКИ G06F 11/00, Б.И. №43, 1990 г.), содержащее блок свертки по модулю, первый второй и третий блоки буферной памяти, блок контроля по модулю, блок сравнения, блок выдачи признака результата, блок постоянной памяти, блок оперативной памяти, первый и второй триггеры, абонент, первый и второй элементы ИЛИ, процессор, сумматор и блок задания смещения. Недостаток прототипа - низкая глубина контроля ввиду того, что производится контроль по модулю операндов и результата операции в целом с последующим сравнением.
Задача, на решение которой направлено заявленное устройство, состоит в повышении надежности вычислений перспективных образцов вычислительной техники.
Технический результат выражается в увеличении глубины контроля.
Технический результат достигается тем, что в устройство, содержащее первый блок сравнения, отличающееся тем, что в него введены (n-2) блока сравнения, где n - число вычислительных трактов ЭВМ, две группы блоков сложения чисел по модулю, три группы блоков свертки по модулю, группа регистров, блок элементов И, три группы блоков элементов И, группа элементов НЕ, группа блоков элементов ИЛИ и группа блоков сложения с константой по модулю, причем входы первого операнда соединены с первыми входами соответствующих блоков сложения чисел по модулю первой группы (операнды и результат операции представлены в модулярной системе счисления), а входы второго операнда соединены со вторыми входами соответствующих блоков сложения чисел по модулю первой группы, выходы которых соединены с входами соответствующих регистров группы, а их выходы соединены с первыми входами соответствующих блоков элементов И третьей группы, выходы которых являются выходами устройства или результата операции, первые входы i-х блоков сложения чисел по модулю первой группы, где соединены с входами j-х, где блоков свертки по модулю первой группы, выходы которых соединены с входами соответствующих блоков сложения чисел по модулю второй группы, выходы которых соединены с первыми входами соответствующих блоков сравнения, выходы которых соединены с входами блока элементов И, а его выход - со вторыми входами блоков элементов И третьей группы, вторые входы i-х блоков сложения чисел по модулю первой группы соединены с входами j-х блоков свертки по модулю второй группы, выходы которых соединены со вторыми входами соответствующих блоков сложения чисел по модулю второй группы, выходы переполнения блоков сложения чисел по модулю первой группы соединены с первыми входами соответствующих блоков элементов И первой группы, а через соответствующие элементы НЕ группы - с первыми входами соответствующих блоков элементов И второй группы, выходы i-x блоков сложения чисел по модулю первой группы через j-e блоки свертки по модулю третьей группы соединены со вторыми входами блоков элементов И первой группы и со входами блоков сложения с константой по модулю группы, выходы которых соединены со вторыми входами соответствующих блоков элементов И второй группы, выходы которых соединены со вторыми входами соответствующих блоков элементов ИЛИ группы, выходы которых соединены со вторыми входами соответствующих блоков сравнения, а первые входы которых - с выходами соответствующих блоков элементов И первой группы.
Сущность изобретения состоит в представлении операндов остатками от деления на заданные основания модулярной системы счисления (МСС) с последующим проведением операции и контролем ее по каждому остатку отдельно. Рассмотрим МСС, состоящую из трех оснований m1=3, m2=5, m3=7. В этом случае диапазон представления чисел равен m1×m2×m3=105. Для реализации операции модулярного сложения табличным методом требуется три таблицы по соответствующим модулям (табл.1-табл.3).
Следовательно, схемотехнически таблицы выполняются на двух входовых элементах И, а клетки таблиц, отмеченные знаком «+», объединяются в выходы переполнения. Сама идея заключается в контроле проводимой операции сложения по младшему модулю. В данном случае операция выполняется в вычислительном тракте (ВТ) по модулю m2=5 охвачена модульным контролем с m1=3, а ВТ с m3=7 проверяется по модулю m2=5. Таким образом, все вычислительные тракты, кроме первого, контролируются. Следовательно, глубина контроля существенно увеличивается и равна (n-1), где n - число оснований модулярной системы счисления.
На фигуре представлена структурная схема предполагаемого устройства, где: 11÷1n - входы первого операнда, 2 - блоки сложения чисел по модулю первой группы, 31÷3n - входы второго операнда, 4 - группа регистров, 5 - третья группа блоков элементов И, 61÷6n - выходы устройства, 7 - первая группа блоков свертки по модулю, 8 - блоки сложения чисел по модулю второй группы, 9 - блоки сравнения, 10 - блок элементов И, 11 - вторая группа блоков свертки по модулю, 12 - первая группа блоков элементов И, 13 - группа элементов НЕ, 14 - вторая группа блоков элементов И, 15 - третья группа блоков свертки по модулю, 16 - группа блоков сложения с константой по модулю, 17 - группа блоков элементов ИЛИ.
Табл.3 | |||||||
0 | 1 | 2 | 3 | 4 | 5 | 6 | |
0 | 0 | 1 | 2 | 3 | 4 | 5 | 6 |
1 | 1 | 2 | 3 | 4 | 5 | 6 | 0+ |
2 | 2 | 3 | 4 | 5 | 6 | 0+ | 1+ |
3 | 3 | 4 | 5 | 6 | 0+ | 1+ | 2+ |
4 | 4 | 5 | 6 | 0+ | 1+ | 2+ | 3+ |
5 | 5 | 6 | 0+ | 1+ | 2+ | 3+ | 4+ |
6 | 6 | 0+ | 1+ | 2+ | 3+ | 4+ | 5+ |
Входы первого операнда 11÷1n соединены с первыми входами соответствующих блоков сложения чисел по модулю первой 2 группы, где операнды и результат операции представлены в модулярной системе счисления, а входы второго операнда 31÷3n - соединены со вторыми входами соответствующих блоков сложения чисел по модулю первой 2 группы, выходы которых соединены с входами соответствующих регистров 4 группы, а их выходы соединены с первыми входами соответствующих блоков элементов И третьей 5 группы, выходы которых являются выходами устройства 61÷6n (результата операции), первые входы i-х блоков сложения чисел по модулю первой 2 группы, где соединены с входами j-x, где блоков свертки по модулю первой 7 группы, выходы которых соединены с первыми входами соответствующих блоков сложения чисел по модулю второй 8 группы, выходы которых соединены с первыми входами соответствующих блоков 9 сравнения, выходы которых соединены со входами блока 10 элементов И, а его выход - со вторыми входами блоков 5 элементов И третьей группы, вторые входы i-х блоков сложения чисел сложения чисел по модулю первой 2 группы соединены с входами j-x блоков свертки по модулю второй 11 группы, выходы которых соединены со вторыми входами соответствующих блоков сложения чисел по модулю второй 8 группы, инверсные выходы переполнения блоков сложения чисел по модулю первой 2 группы соединены с первыми входами соответствующих блоков 12 элементов И первой группы, а через соответствующие 13 элементов НЕ группы-с первыми входами соответствующих блоков 14 элементов И второй группы, выходы i-х блоков сложения чисел по модулю первой 2 группы через j-e блоки свертки по модулю третьей 15 группы соединены со вторыми входами блоков 12 элементов И первой группы и со входами блоков 16 сложения с константой по модулю группы, выходы которых соединены со вторыми входами соответствующих блоков 14 элементов И второй группы, выходы которых соединены со вторыми входами соответствующих блоков 14 элементов И второй группы, выходы которых соединены со вторыми входами соответствующих блоков 17 элементов ИЛИ группы, выходы которых соединены со вторыми входами соответствующих блоков 9 сравнения, а первые входы которых - с выходами соответствующих блоков 12 элементов И первой группы.
Рассмотрим работу устройства. На входы α1÷αn первого операнда поступает число А=(α1, α2,…αn), представленное в МСС по основаниям m1, m2,…mn. На входы 31÷3n второго операнда так же поступает число β=(β1, β2,…βn). В блоках сложения чисел по модулю первой 2 группы производится данная операция, результат которой помещается в группу 4 регистров. Одновременно и поступают на входы соответственно первой 7 и второй 11 группы блоков свертки по модулю, с выходов которых числа и поступают соответственно на первые и вторые входы блоков сложения чисел по модулю второй 8 группы, с выходов которых результаты анализа поступают на первые входы соответствующих схем 9 сравнения. Результаты операции сложения с выходов блоков сложения первой 2 группы также поступают на входы блоков свертки по модулю третьей 15 группы, где производится операция , а . Если при вычислении чисел ci в блоках сложения чисел по модулю первой 2 группы не происходило превышения соответствующего модуля mi, то с выходов блоков свертки по модулю третьей 15 группы числа через соответствующие блоки элементов И первой 12 группы поступают на первые входы соответствующих блоков 17 элементов ИЛИ с их выходов на вторые входы блоков 9 сравнения. В противном случае производится сложение с константой в группе блоков 16 сложения с константой по модулю, и полученные числа через соответствующие блоки элементов второй 14 группы поступают на вторые входы соответствующих блоков 17 элементов ИЛИ. Если результаты сравнения по всем блокам 9 сравнения положительны, то с их выходов поступают сигналы на входы блоков 10, с выхода которого поступают сигналы на вторые входы блоков элементов И третьей 5 группы, и результат операции сложения чисел (А+В) поступает на выходы 61÷6n устройства.
Пример. Пусть А=12, В=19. При выборе оснований МСС m1=3, m2=5, m3=7.
Диапазон МСС равен m1·m2·m3=105. Операнды А и В при этом равны А=(α1, α2, α3)=(0, 2, 5); B=19=(1, 4, 5), а результат операции A+B=С=(c1, с2, c3)=31=(1, 1, 3).
В этом случае блоки сложения чисел по модулю первой 2 группы реализуют таблицы 1÷3. Остаток чисел по модулю 3, равный α1=0, поступает на первый вход первого блока сложения чисел по модулю первой 2 группы, на второй вход которого поступает число β=1. Результат операции поступает в первый регистр 4 группы. Числа α2=2 и β2=4 поступают на соответствующие входы второго блока сложения чисел по модулю первой 2 группы, и результат модульного сложения будет помещен во второй регистр 4 группы. Отметим, что при этом произошло переполнение (превышение модуля m2=5), и, следовательно, на инверсном выходе переполнения второго блока сложения чисел по модулю первой 2 группы сигнала не будет. Результат операции поступает на вход первого блока сложения 16 с константой по модулю, с выхода которого число поступает через открытый первый блок элементов И второй 14 группы. Далее число 0 поступает через первый блок 17 элементов ИЛИ группы на первый вход первого блока 9 сравнения. Числа α2 и β2 так же поступают на входы первых блоков первой 7 и второй 11 групп блоков свертки по модулю соответственно, с выходов которых числа и поступают на входы первого блока сложения чисел по модулю второй 8 группы. Он реализует таблицу 1, и, следовательно, результат сложения по модулю 3, равный поступает на второй вход первого блока mi 9 сравнения. Ввиду того что 0=0, т.е. результат сравнения положительный, на вход блока 10 элементов И будет выдан сигнал с выхода блока 9 сравнения. Аналогичным образом проходит контроль по модулю m2=5 работы вычислительного тракта по модулю m3=7. Формально можно записать: , . При сложении чисел произошло превышение модуля (10>7), поэтому проводим коррекцию результата . Тогда имеем 0+0=0, следовательно, контроль по модулю m2=5 третьего вычислительного тракта прошел удачно. На второй вход блока 10 поступает сигнал. С выхода блока 10 сигнал открывает все три блока третьей 5 группы элементов И, и результат операции сложения поступает на выходы 61÷63 устройства.
Claims (1)
- Устройство для контроля ЭВМ, содержащее первый блок сравнения, отличающееся тем, что в него введены n-2 блока сравнения, где n - число вычислительных трактов ЭВМ, две группы блоков сложения чисел по модулю, три группы блоков свертки по модулю, группу регистров, блок элементов И, три группы блоков элементов И, группу элементов НЕ, группу блоков элементов ИЛИ и группу блоков сложения с константой по модулю, причем входы первого операнда соединены с первыми входами соответствующих блоков сложения чисел по модулю первой группы, операнды и результат операции представлены в модулярной системе счисления, а входы второго операнда соединены со вторыми входами соответствующих блоков сложения чисел по модулю первой группы, выходы которых соединены с входами соответствующих регистров группы, а их выходы соединены с первыми входами соответствующих блоков элементов И третьей группы, выходы которых являются выходами устройства или результата операции, первые входы i-x блоков сложения чисел по модулю первой группы, где соединены с входами j-x, где
блоков свертки по модулю первой группы, выходы которых соединены с входами соответствующих блоков сложения чисел по модулю второй группы, выходы которых соединены с первыми входами соответствующих блоков сравнения, выходы которых соединены с входами блока элементов И, а его выход - со вторыми входами блоков элементов И третьей группы, вторые входы i-x блоков сложения чисел по модулю первой группы соединены с входами j-x блоков свертки по модулю второй группы, выходы которых соединены со вторыми входами соответствующих блоков сложения чисел по модулю второй группы, инверсные выходы переполнения блоков сложения чисел по модулю первой группы соединены с первыми входами соответствующих блоков элементов И первой группы, а через соответствующие элементы НЕ группы - с первыми входами соответствующих блоков элементов И второй группы, выходы i-x блоков сложения чисел по модулю первой группы через j-e блоки свертки по модулю третьей группы соединены со вторыми входами блоков элементов И первой группы и со входами блоков сложения с константой по модулю группы, выходы которых соединены со вторыми входами соответствующих блоков элементов И второй группы, выходы которых соединены со вторыми входами соответствующих блоков элементов ИЛИ группы, выходы которых соединены со вторыми входами соответствующих блоков сравнения, а первые входы которых - с выходами соответствующих блоков элементов И первой группы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2011106100/08A RU2458384C1 (ru) | 2011-02-17 | 2011-02-17 | Устройство для контроля эвм |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2011106100/08A RU2458384C1 (ru) | 2011-02-17 | 2011-02-17 | Устройство для контроля эвм |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2458384C1 true RU2458384C1 (ru) | 2012-08-10 |
Family
ID=46849725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2011106100/08A RU2458384C1 (ru) | 2011-02-17 | 2011-02-17 | Устройство для контроля эвм |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2458384C1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1305689A1 (ru) * | 1985-04-12 | 1987-04-23 | Предприятие П/Я А-1758 | Устройство дл контрол системы обработки данных |
RU2039372C1 (ru) * | 1991-06-05 | 1995-07-09 | Терехов Владимир Георгиевич | Резервированная вычислительная система |
EP1569128A2 (en) * | 2003-12-09 | 2005-08-31 | Microsoft Corporation | System and method for accelerating and optimizing the processing of machine learning techniques using a graphics processing unit |
EP2284709A1 (en) * | 2003-12-19 | 2011-02-16 | MicroUnity Systems Engineering, Inc. | Programmable processor and method with wide operations |
-
2011
- 2011-02-17 RU RU2011106100/08A patent/RU2458384C1/ru not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1305689A1 (ru) * | 1985-04-12 | 1987-04-23 | Предприятие П/Я А-1758 | Устройство дл контрол системы обработки данных |
RU2039372C1 (ru) * | 1991-06-05 | 1995-07-09 | Терехов Владимир Георгиевич | Резервированная вычислительная система |
EP1569128A2 (en) * | 2003-12-09 | 2005-08-31 | Microsoft Corporation | System and method for accelerating and optimizing the processing of machine learning techniques using a graphics processing unit |
EP2284709A1 (en) * | 2003-12-19 | 2011-02-16 | MicroUnity Systems Engineering, Inc. | Programmable processor and method with wide operations |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rihan et al. | Fractional-order delayed predator–prey systems with Holling type-II functional response | |
Tian et al. | Improved delay-dependent stability criteria for neural networks with two additive time-varying delay components | |
GB2577017A (en) | Neural network classification | |
Zeng et al. | Matrix representation of spiking neural P systems | |
US20180321912A1 (en) | Data accumulation apparatus and method, and digital signal processing device | |
SG10201805974UA (en) | Neural network system and operating method of neural network system | |
GB2533256A (en) | Data processing systems | |
CN110390075B (zh) | 矩阵预处理方法、装置、终端及可读存储介质 | |
CN108845828B (zh) | 一种协处理器、矩阵运算加速方法及系统 | |
US10657442B2 (en) | Deep learning accelerator architecture with chunking GEMM | |
US11003769B2 (en) | Elliptic curve point multiplication operation method and apparatus | |
GB2580854A (en) | Bulk store and load operations of configuration state registers | |
WO2021036729A1 (zh) | 一种矩阵运算方法、运算装置以及处理器 | |
RU2014106624A (ru) | Точная сигнализация исключения для архитектуры с множеством данных | |
RU2013143837A (ru) | Система параллельной обработки данных и способ работы системы параллельной обработки данных | |
Abdalhaq et al. | Enhancing wildland fire prediction on cluster systems applying evolutionary optimization techniques | |
RU2458384C1 (ru) | Устройство для контроля эвм | |
WO2024045665A1 (zh) | 多点乘运算系统、方法、图形处理器、电子装置及设备 | |
KR101585980B1 (ko) | 멀티-프로세서의 공유 메모리를 적극 활용한 cr 알고리즘 처리 방법 및 이를 적용한 프로세서 | |
Kobayashi et al. | Towards a low-power accelerator of many FPGAs for stencil computations | |
CN110750752B (zh) | 一种模拟量数据的插值方法及装置 | |
CN202331425U (zh) | 基于矢量运算的矢量浮点运算装置 | |
US10395746B2 (en) | Correlated double sampling integrating circuit | |
Edmonds et al. | On finding another room-partitioning of the vertices | |
RU2547232C1 (ru) | Устройство для контроля эвм |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20140218 |