SU1229766A1 - Устройство дл сопр жени эвм с каналами св зи - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  обмена информацией между ЭВМ и каналами св зи. Целью изобретени   вл етс  повышение помехоустойчивости устройства. Поставленна  цель достигаетс  тем, что в устройство, содержащее коммутатор каналов , буферный регистр, регистр адреса каналов св зи, блок контрол , элемент И, блок управлени , блок имитации состо ни , блок контрол  выдачи, коммутатор информации, введен блок стробированИ  имитиг- руемых сигналов, 1 3, п, ф-лы, 4 ил. СЛ tt

Description

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах при сопр жении ЭВМ с внешними устройствами .

Целью изобретени   вл етс  повышение помехоустойчивости устройства.

На фиг.1 приведена блок-схема устройства; на фиг.2 - структурна  схема блока управлени ; на фиг.З - структурна  схема дешифратора и шифратора микрокоманд блока управлени ; на фиг.4 - алгоритмы работы устройства с каналом св зи.

Устройство сопр жени  ЭВМ с каналами св зи (фиг.1) содержит коммутатор 1 каналов, буферный регистр 2, коммутатор 3 инфopм aц и, регистр 4 адреса каналов св зи, блок 5 управлени , блок 6 контрол , элемент И 7, блок 8 имитации состо ни , блок 9 контрол  выдачи, шины 10 информационного входа устройства, шины 11 информационные устройства, шину 12 первого контрол  выхода, шины 13 внешней синхронизации, шину 14 второго контрольного вькода, шину 15 входа разрешени  работы блока имитации состо ни , 16 входов каналов св зи, шины 17 выходов в каналы св зи. Блок имитации состо ни  содержит группу элементов И 18, группу демультиплексоров 19; блок контрол  выдачи содержит группу мультиплексоров 20, элемент ИЛИ 21, триггер 22 контрол  вьщачи, элементы И 2 и 24, блок 25 стробировани  имитируемых сигналов содержит первую группу элементов И 26, вторую группу И 27 элементов, группу элементов ИЛИ 28.

Блок управлени  (фиг.2) содержит депшфратор 29 кода внешнего устройства , регистр 30 внешнего устройства , элемент И 31, дешифратор 32 микрокоманд , регистр 33 микрокоманд, триггер 34 управлени , элемент И 35, шифратор 36 микрокоманд, генератор 37 тактовых импульсов, элемент ИЛИ 38, элемент И 39, группу элементов И 40, элемент И 41, счетчик 42 длины слова, счетчик 43 длины массива , элемент НЕ 44. f

Дешифратор 32 (фиг.З) содержит матрицы элементов И 45, а шифратор 36 группу элементов ИЛИ 46.

Устройство работает с каналами св зи в симплексном и исполь

зуетс  в СЦЕН, имеющей двунаправленные информационные игины 1D. К тем же шинам подключен процессор, с которым организована св зь по шинам

12-15. Св зь по шинам 16 и 17 транс- форматорна . Каждьш сигнал передаетс  двупроводной линией св зи.

Устройство обеспечивает работу по гфиему массивов информации из каналов св зи и его программно-аппаратный контроль. Информаци  передаетс  последовательным кодом с контрольными кодами по модулю. Способ передачи асинхронный.

Устройство работает следуюпщм образом .

KoMNryTaTop информации в исходном состо нии пропускает информацию с двунаправленных информационных шин 10

на внутренние шины 11 устройства.

Настройка устройства Эдлина массива , код операции КОП (код канала св зи), производитс  с шин 10 по

сигналам Начало цикла (НЦ) и Запись управл ющего слова, поступающим гдз шины 13 на элемент И 31. Сигналом с выхода элемента И 31 происходит запись КОЛ, поступающего с коммутатора 3 в регистр 30 внешнего устройства; КОЛ предварительно преобразуетс  на дешифраторе 29 из двоичного кода в позиционный. Тот же сигнал с выхода элемента И 31 записываетс  код длины массива в счетчик 43. Сигнал из шины 13 устанавливает в единичное состо ние первый разр д регистра 33. Этот же сигнал с выхода элемента И 31 записывает код канала св зи в регистр 4 и управл ющее слово в буферный регистр 2. На выходе дешифратора 32 возбуждаетс  одна из шин. Дешифратор 32 представл ет собой матрицу элементов И 45, у каждого из которых один вход подключен к выходу одного из разр дов регистра 33 микрокоманд, а второй - к выходу одного из разр дов регистра 30 (фиг.З). Третьи входы используютс  дл  стробировани  формируемого сигнала импульсами с генератора 37, а также дл  сигналов, поступаклщх с блока 25, счетчиков 42 и 43, буферного регистра 2. На вьо4оде шифратора 36, представл ющего собой группу элементов ИЛИ 46, формируетс  сигнал, устанавливающий триггер 34 в единичное состо ние. Сигнал с выхода триггера 34 снимает блокировку на

3

входе элемента И 35 и импульсы первой фазы генератора 37 поступают на вход регистра 33. Таким образом,задним фронтом каждого импульса первой фазы организуетс  сдвиг единицы в регистре 33.

Пример организации взаимодействи  с каналом св зи. Второй такт регистра 33 микрокоманд формирует сигнал на выходе шифратора 36 микрокоманд и на входе элемента И 39, на втором входе этого элемента присутствует разрешающий потенциал. На выходе элемента И 39, на первом входе элемента И 40 и на одном из входов элемента ИЛИ 38 по вл етс  сигнал, который присутствует в течение периода следовани  импульсов первой фазы генератора 37. С выхода элемента И 40 стробированньй сигнал поступает в коммутатор 1. Сигнал с выхода коммутатора 1 передаетс  в канал 17 св зи и одновременно в блок 9 на первый вход мультиплексора 20. Адресные входы мультиплексоров 20 подключены к выходу регистра 4, поэтому этот мультиплексор 20 настроен на прием сигналов по первому входу. С выхода мультиплексора 20 сигнал через элемент ИЛИ 21 поступает на установочный вход триггера 22 и устанавливают его в единичное состо ние. На пр мом выходе триггера 22 присутствует высокий уровень сигнала, на инверсном низкий. В то же врем  на выходе элемента ИЛИ 38 и на первом входе элемента И 41 присутствует сигнал в течение периода генератора 37. На второй вход элемента И 41 поступают сигналы второй фазы генератора 37, следующие в интервалах между импульсами первой фазы и имеющие такой же период. С выхода элемента И 41 сигнал , стробированный импульсом второй .фазы, поступает в блок 9 на вторые входы элементов И 23 и И 24. Триггер 22 импульсом с выхода элемента И 23 приводитс  в исходное состо ние В случае отсутстви  сигнала, вьщава- емого в канал св зи, триггер 22 останетс  в исходном состо нии и сигна неисправности поступит на выход 14.

Аналогично указанному контролируютс  сигналы по всем каналам св зи Импульсньш сигнал Начало массива (НМ), поступивший первым в канал 17 св зи,  вл етс  сигналом инициирукипги начало приема массива. По заднему фронту импульса первой фазы устанав29766

ливаетс  в единичное состо ние третий разр д регистра 33. На вькоде шифратора 36 формируетс  сигнал, устанавливающий в исходное состо ние 5 триггер 34, и устройство переходит в состо ние ожидани  осветного сигнала Наличие готовности (НГ), характеризующего готовность канала св зи. В рабочем режиме на входах с шиЕ1ы 15 0 присутствует запрещающий уровень сигнала , следовательно на выходе элемента НЕ 44 и объединенных входах элементов И 26 разрешающий уровень. Сигнал НГ из канала св зи через коммута- 15 тор 1 поступает.на один из элементов И 26 и соответствующий элемент И 27, второй вход которого в данном случае заблокирован. Сигнал с выхода элемента И 26 через соответствующий 20 элемент ИЛИ 28 поступает на третий вход элемента If 45 депшфратора 32. На выходе шифратора 36 по вл етс  сигнал, устанавливаюсщй в единичное состо ние триггер 34. Четвертым так- 5 том формируетс  сигнал Начало слова (НС) и вьздаетс  в канал св зи. Триггер 34 устанавливаетс  в исходное состо ние, а регистр 33 переходит в следукицее состо ние. Б п том g такте импульсы первой фазы генератора 37 поступают в канал 17 св зи и одновременно на вход счетчика 42. Контроль вьщаваем ых сигналов проводитс  аналогично указанному. В ответ из канала 16 св зи приходит информаци , котора  через элемент И 26, элемент ИЛИ 28, элемент И 45 и шифратор 36 поступает на последовательный информационный вход буферного регистра 2. Формат слова определ етс  счетчиком 42, сигнал переполнени  которого устанавливает в единичное состо ние триггер 34. Шестым тактом в канал св зи ведаетс  сигнал Конец слова (КС). На этом же такте коммутатор 3 переключаетс  по входам на буферный регистр 2 и производитсй опрос блока 6. В случае несоответстви  контрольных кодов по модулю на шине 12 устройства формируетс  сигнал неисправности контрольных кодов Седьмьм тактом подтверждаетс  под- ключ.ение коммутатора 3 по входам на буферный регистр 2 и на элементе И 7 разрешаетс  поступление И1 ормации с 5 внутренних шнн 11 в шины 10. На этом же такте блок 5 вырабатывает сигнал Передача числа (ПЧ), который стро- бирует выдачу информации. Восьмым

5

0

5

0

тактом блок 5 формирует сигнал Ко- нец цикла(КЦ), который передаетс  по шинам 13 и одновременно поступает на вычитающий вход счетчика 43. При- ем каждого последующего слова массива производитс  аналогично: начинаетс  сигналом НЦ с шин 13 и заканчиваетс  вьщачей сигнала КЦ в шине 13. После приема последнего слова масси- ва вырабатываетс  сигнал переполнени  счетчика 43, по которому дев тым тактом в канал 17 св зи передаетс  сигнал окончани  обмена КО,

Дл  вы влени  факта наличи  неисправностей до начала приема массива информации и локализации неисправного узла устройство охвачено программно-аппаратным контролем, В режиме контрол  по шине 15 устройства подаетс  единичньй сигнал, который поступает на входы элементов И 18 и на вход элемента НЕ 44. Таким образом, на входе элемента И 39 и на входах элементов И 26 формируетс  запрещающий уровень сигнала. Следовательно, на элементе И 39 блокирован сигнал, инициирунщий начало массива НМ, без которого периферийные устройства не реагируют на все последующие сигналы а на элементах И 26 блокируютс  сигналы , поступающие из блока 1. На вторые входы каждого из элементов И 18 подключены выходы блока 5, причем сигнал . по этим высходам следует в те такты, которые соответствуют ожиданию сигналов из каналов св зи, Выходы элементов И 18 подключены к входам демультиплексоров 19 и вторым входам элементов И 27, соответ- ствукшщм имитируемым сигналам. Сигналы , имитируемые блоком 5, ввод тс  через блок 8 в приемные цепи соответствующих сигналов коммутатора 1 Одновременно те же сигналы присутствуют по вторым входам элементов И 27 Тем самым на врем  имитации каждого отдельно вз того сигнала разблокируетс  один из элементов И 27, к первому входу которого с коммутатора 1 подводитс  цепь приема того же сигнала . Совпадение сигналов по входам этого элемента вызывает формирование сигнала на его выходе и через элемент ИЛИ 28 по вление его на входе блока 5. Устройство настраиваетс  на прием одного или нескольких информационных слов, в качестве которых ис

5

0

5

g O

5

0

5

5

пользуетс  управл ющее слово, записанное по сигналу НЦ в буферный регистр 2. Это управл ющее слово с инверсного выхода буферного регистра 2 через блок 5 и блок 8 вводитс  последовательно на соответствующие усилители коммутатора 1. По окончании каждого цикла приема информационного слова в буферном регистре 2 инвертируетс  управл ющее слово. Контроль выдачи сигналов проводитс  аналогично за исключением того, что контроль сигнала НМ не производитс . Дополнив соответствующим образом незан тые разр ды управл ющего слова , можно получить контрольные коды 10 или 01 (в случае использовани  контрольных кодов по модулю 3). в этом случае инвертирование управл ющего слова с контрольными кодами дает слово с правильным контрольным кодом. Дополнив управл ющее слово так, чтобы контрольные коды были 11, можно получить запрещенный код 00 и, как следствие формировани  блока 8, сигнал неисправности на шине 12. Наличие сигнала неисправности контрольного кода при коде 11 управл ющего слова свидетельствует о правильной работе блока контрол  и исправном состо нии цепи выдачи сигнала на шину 12. Наличие сигнала неисправности при кодах 10 и 01 и отсутствие инвертированного управл ющего слова в буферном регистре 2 свидетельствует о неисправност х в цепи приема информации. Таким образом , мен   адрес канала св зи в управл ющем слове можно проверить все каналы по гдеп м выдачи и приема сигна:1ов. Наличие сигнала неисправности на шине 14 при проверке каналов св зи свидетельствует о неисправност х в цепи вьщачи сигналов.

Таким образом, при использовании изобретени  исключаетс  действие отраженных сигналов, возникающих в кабельной линии св зи при проведении режима Контроль. Сигналы воспринимаютс  с приемных устройств только в момент их формировани , что повышает помехоустойчивость«работы.

Предлагаемое устройство полностью исключает неоднозначность результата при проведении -ре/кима контрол  с лини ми св зи, имеющими широкий разброс параметров.

Форму л а изобретени 

1. Устройство дл  сопр жени  ЭВМ с каналами св зи, содержащее комму- hraTop каналов, буферный регистр,регистр адреса каналов св зи, блок контрол , элемент И, блок управлени , первый выход которого соединен с первым входом блока контрол , второй выход - с первым входом буферного регистра, третий выход - с первым входом регистра адреса каналов св зи , а четвертый выход - с первым входом элемента И, блок имитации сое то ни , блок контрол  вьщачи, коммутатор информации, управл ющий вход которого соединен с п тым выходом блока управлени , первый информационный вход - с выходом элемента И и двунаправленной информационной шиной устройства, второй информационный Вход - с первым выходом буферного регистра, выход коммутатора информации соединен с вторыми входами бу- ферного регистра, элемента И, регистра адреса каналов св зи, блока контрол  и блока управлени , второй вход которого  вл етс  входом разрешени  работы устройства и соединен с пер- вым входом блока имитации состо -ни , группа входов которого соединена с первой группой выходов блока управлени , третий вход которого соединен с вторым выходом буферного регистра, четвертый вход и шестой выход блока управлени  соединены соответственно с входом и выходом внешней синхронизации устройства, а седьмой выход блока управлени  соединен с первым входом блока контрол  вьщачи, второй вход которого соединен с вторым входом блока имитации состо ни , выходом регистра адреса каналов св зи и адресным входом коммутатора каналов, перва  группа выходов контрольной информации которого соединена с группой входов блока контрол  выдачи, первые группы информационных входов и выходов коммутатора каналов соеди- нены с выходами и входами каналов св зи, втора  группа информационных входов коммутатора каналов соединена с второй группой выходов блока управлени , а группа входов контроль- ной информации - с первой группой выходов блока имитации состо ни , выходы блока контрол  и блока контрол  вьщачи  вл ютс  соответственно первым и вторым контрольными выходами устройства, отличающеес  тем, что, с целью повьшени  помехоустойчивости устройства, в него введен блок стробировани  имитируемых сигналов, состо щий из первой и второй групп элементов И и группы элементов ИЛИ, причем в блок стробировани  имитируемых сигналов первые и вторые входы элементов ИЛИ группы соединены соответственно с

выходами элементов И первой и второ I

групп, первые входы которых подключены к второй группе информационных выходов коммутатора каналов, вторые входы элементов И первой группы соединены с восьмым выходом блока управлени , группа входов которого подключена к выходам элементов ИЛИ группы , вторые входы элементов И второй группы блока стробировани  имитируемых сигналов соединены с группой выходов блока имитации состо ни .

2. Устройство ПОП.1, отличающеес  тем, что блок управлени  содержит шифратор микрокоманд , первый + п тый выходы и перва  группа выходов которого  вл ютс  соответственно первым, вторым, четвертым , п тым и шестым выходами и первой группой выходов блока, дешифратор микрокоманд, перва  группа входов и первый вход которого  вл ютс  соответственно группой входов и третьим входом блока, а группа выходов соединена с группой входов шифратора микрокоманд, регистр микрокоманд , триггер управлени , счет- чик длины слова, .с четчик длины массива , дешифратор кода внешнего устройства , регистр внешнего устройства генератор тактовых импульсов, группу элементов И, элемент ИЛИ, элемент НЕ и четыре элемента И, причем первый и второй входы первого элемента И образуют четвертый вход блока , а выход соединен с третьим выходом блока , первыми входами счетчика длины массива, регистра внешнего элемента и входом шифратора микрокоманд , шестым выходом подключенного к второму входу счетчика длины массива, третий вход которого соединен с третьим входом блока и через дешифратор кода внешнего устройства с вторым входом регистра внеш9

него устройства, группа выходов которого подключена к второй группе входов дешифратора микрокоманд, второй и третий входы которого соединены соответственно с выходами счетчика длины массива и регистра t-шкро- команд, а четвертый вход - с первым выходом генератора тактовых импульсов и пepвы {и входами второго элемента И и элементов И группы, выходы которых образуют вторую группу выходов блока, седьмой выход шифратора микрокоманд соединен через счетчик длины слова с п тым входом дешифратора микрокоманд, а восьмой и дев тый выходы соответственно с первым и вторым входами триггера управлени , выходом подключенного к второму входу второго элемента И, выход которого

К ШУи

2976610

соединен с первым входом регистра микрокоманд, вторым входом подключенного к четвертому входу блока, первый вход третьего элемента И сое- 5 динен с восьмым входом блока и через элемент НЕ с вторым входом блока, а второй вход с дес тым выходом шифратора микрокоманд, выход третьего элемента И и втора  группа выходов шифратора микрокоманд подключены к вторым входам соответствующих элементов И группы и группе входов элемента ИЛИ, выход которого и второй выход генератора тактовых импульсов соединены соответственно с первым и вторым входами четвертого элемента И, выход которого  вл етс  седьмым выходом блока .

К)

1:5

К ffffffxylt

2 Л

KfftlO«u6 Кб екй2 Кв о/у К йОКуЗ

ffff &xyff KffflOxyes

НИлокдЗ

KSnoxyl

К блоку 25

Фи2.г

к 9  t.J.f.J: в.  . «, f. J, и/у CJJ /

Фиг.З

Ipatlf

Редактор Р.Цицика

Составитель В.Вертлиб

Техред Г.Гербер Корректор А. Обручар

Заказ 2451/49 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

Claims (2)

1. Ф о р м у л а изобретения

   1. Устройство для сопряжения ЭВМ с каналами связи, содержащее комму- ₅ ^татор каналов, буферный регистр,регистр адреса каналов связи, блок контроля, элемент И, блок управления, первый выход которого соединен с первым входом блока контроля, второй 10 выход - с первым входом буферного регистра, третий выход - с первым входом регистра адреса каналов связи, а четвертый выход - с первым входом элемента И, блок имитации сос- 15 тояния, блок контроля выдачи, коммутатор информации, управляющий вход которого соединен с пятым выходом блока управления, первый информационный вход - с выходом элемента Ии 20 двунаправленной информационной шиной устройства, второй информационный вход - с первым выходом буферного регистра, выход коммутатора информации соединен с вторыми входами бу- 25 ферного регистра, элемента И, регистра адреса каналов связи, блока контроля и блока управления, второй вход которого является входом разрешения работы устройства и соединен с пер- 30 вым входом блока имитации состояния, группа входов которого соединена с первой группой выходов блока упразднения, третий вход которого соединен с вторым выходом буферного регистра, ₃₃ четвертый вход и шестой выход блока управления соединены соответственно с входом и выходом внешней синхронизации устройства, а седьмой выход блока управления соединен с первым 4Q входом блока контроля выдачи, второй вход которого соединен с вторым входом блока имитации состояния, выходом регистра адреса каналов связи и адресным входом коммутатора каналов, 45 первая группа выходов контрольной информации которого соединена с группой входов блока контроля выдачи, первые группы информационных входов и выходов коммутатора каналов соеди- 50 йены с выходами и входами каналов связи, вторая группа информационных входов коммутатора каналов соединена с второй группой выходов блока управления, а группа входов контрольной информации - с первой группой выходов блока имитации состояния, выходы блока контроля и блока конт роля выдачи являются соответственно первым и вторым контрольными выходами устройства, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него введен блок стробирования имитируемых сигналов, состоящий из первой и второй групп элементов И и группы элементов ИЛИ, причем в блоке стробирования имитируемых сигналов первые и вторые входы элементов ИЛИ группы соединены соответственно с выходами элементов И первой и второй групп, первые входы которых подключены к второй группе информационных выходов коммутатора каналов, вторые входы элементов И первой группы соединены с восьмым выходом блока управления, группа входов которого подключена к выходам элементов ИЛИ группы, вторые входы элементов И второй группы блока стробирования имитируемых сигналов соединены с группой выходов блока имитации состояния.
2. 2. Устройство по п.1, отличающееся тем, что блок управления содержит шифратор микрокоманд, первый + пятый выходы и первая группа выходов которого являются соответственно первым, вторым, четвертым, пятым и шестым выходами и первой группой выходов блока, дешифратор микрокоманд, первая группа входов и первый вход которого являются соответственно группой входов и третьим входом блока, а группа выходов соединена с группой входов шифратора микрокоманд, регистр микрокоманд, триггер управления, счетчик длины слова, .счетчик длины массива, дешифратор кода внешнего устройства, регистр внешнего устройства, генератор тактовых импульсов, группу элементов И, элемент ИЛИ, элемент НЕ и четыре элемента И, причем первый и второй входы первого элемента И образуют четвертый вход блока, а выход соединен с третьим выходом блока·, первыми входами счетчика длины массива, регистра внешнего элемента и входом шифратора микрокоманд, шестым выходом подключенного к второму входу счетчика длины массива, третий вход которого соединен с третьим входом блока и через дешифратор кода внешнего устройства с вторым входом регистра внеш9 него устройства, группа выходов которого подключена к второй группе входов дешифратора микрокоманд, второй и третий входы которого соединены соответственно с выходами счетчика длины массива и регистра микрокоманд, а четвертый вход - с первым выходом генератора тактовых импульсов и первыми входами второго элемента И и элементов И группы, выходы которых образуют вторую группу выходов блока, седьмой выход шифратора микрокоманд соединен через счетчик длины слова с пятым входом дешифратора микрокоманд, а восьмой и девятый выходы соответственно с первым и вторым входами триггера управления, выходом подключенного к второму входу второго элемента И, выход которого к ШУ 13 # блоку 3 > Лблоку 25

   -J· Д' блоки 6 > Яблоку 2 ^К блоку 7

   Кблоку 3 ^кблокув

   I

   -э V в ¹ зг Ϊ Т

   8 блоку 6, шине (5 >8блоку 9

   К блоку2 >·,

   8 блоку 25 .5

   II) соединен с первым входом регистра микрокоманд, вторым входом подключенного к четвертому входу блока, первый вход третьего элемента И соединен с восьмым входом блока и через элемент НЕ с вторым входом блока, а второй вход с десятым выходом шифратора микрокоманд, выход третьего элемента И и вторая группа выходов шифратора микрокоманд подключены к вторым входам соответствующих элементов И группы и группе входов элемента ИЛИ, выход которого и второй выход генератора тактовых импульсов соединены соответственно с первым и вторым входами четвертого элемента И_э выход которого является седьмым выходом бло-