SU884136A1 - Распределитель импульсов - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных устройствах для распределения сигналов по К - выходным шинам, где К-l, 2,..., N .

Известен распределитель импульсов, содержащий ячейки памяти, каждая из которых состоит из триггера памяти и коммутационного триггера £ IJ.

Ζ

Наиболее близким к изобретению тех- 10 ническим решением является распределитель импульсов, содержащий в каждой ячейке коммутационный триггер и триггер памяти, а также входную шину, подключенную к единичному входу коммутационых ¹⁵ триггеров и элементы И-НЕ. £2].

Недостатком устройств является невозможность изменения в процессе работы числа каналов, по которым происходит ²⁰ распределение сигналов.

С целью расширения функциональных возможностей в распределителе импульсов, содержащем в каждой ячейке коммутационный триггер и триггер памяти, нулевой выход которого соединен с нулевым входом коммутационного триггера, входную шину, подключенную. к первому единичному входу коммутационного триггера каждой ячейки и элементы И-НЕ, единичный выход коммутационного триггера каждой ячейки соединен с нулевым входом соответствующего триггера памяти, причем второй единичный вход коммутационного триггера каждой ячейки, кроме первой, подключен к нулевому входу триггера памяти предыдущей ячейки и единичному входу триггера памяти данной ячейки, другой единичный вход триггера памяти каждой ячейки, кроме последней, соединен с третьим единичным входом соответствующего коммутационного триггера и выходом элемента И-НЕ, первый вход которого подключен к соответствующей управляющей шине, второй - к входной нише, а третий и четвертый соответственно к единичному входу триггера памяти и ну левому выходу коммутационного триггера последней ячейки.

На чертеже представлена функциональная схема устройства.

Устройство содержит ячейки 1-4, ₅ триггеры памяти 5-8, коммутационные триггеры 9- 12, элементы И-НЕ 13-15, входную шину 16, управляющие шины 1719.

Распределитель работает следующим ю образом.

В исходном состоянии сигнал на входной шине 16 отсутствует (равен логическому нулю) . Триггер памяти 8 установлен в единичное состояние, а триггеры 15 памяти 5-7 установлены в нулевое состояние (шина установки на чертеже не показана) . .

Пусть, например, на управляющей шине 18 присутствует логическая единица, 20 а на управляющих шинах 17 и 1.9 - логический нуль.

При поступлении на шину 16 первого счетного, импульса на единичном выходе коммутационного триггера 12 появляется 25 сигнал, равный логическому нулю, который устанавливает триггер памяти 8 в нулевое состояние. Одновременно на выходе элемента И-НЕ 14 также появляется сигнал, равный логическому нулю, кого- _}0 рый устанавливает триггер памяти 6 в единичное состояние и поступает на единичный вход коммутационного триггера 10 для того, чтобы блокировать вторичное срабатывание триггера памяти 6. По ₃₅ окончании первого счетного импульса на нулевом выходе коммутационного триггера 12 появляется сигнал, равный логическому нулю, который блокирует элементы И-НЕ 13-15. Причем для правильной работы распределителя эти элементы должны быть блокированы до тех пор, пока схема не установится в исходное состояние. Переключение коммутационного триггера Ю может происходить как во время существования первого триггера 1 ⁴⁵ счетного импульса, так и в паузе между первым и вторым импульсами. Следовательно, первый счетный импульс вызывает перемещение единицы из ячейки 4 в ячейку 2.

С приходом второго счетного импульса, который должен-появиться не ранее, чем на нулевом выходе коммутационного триггера 12, устанавливается· логический нуль, на единичном выходе коммутационного триггера 10 появляется сигнал, равный логическому нулю, который устанавливает триггер памяти 6 в нулевое состояние, триггер памяти 7 - в единичное состояние и поступает на единичный вход коммутационного триггера II, блокируя триггер памяти 7 от вторичного срабатывания, таким образом происходит сдвиг единицы из ячейки 2 в ячейку 3.

Аналогично, третий счетный импульс сдвинет единицу из ячейки 3 в ячейку 4. При этом элементы И-НЕ 13-15 блокируются логическим нулем с нулевого выхода коммутационного триггера 11, гак как во время существования третьего счетного импульса на нулевом выходе коммутационного триггера 12 может появиться логическая единица. В паузе после третьего импульса схема устанавливается в исходное состояние. Далее цикл работы распределителя повторяется.

Таким образом, в зависимости от комбинации сигналов на управляющих шинах

17-19 происходит последовательное распределение импульсов по К—каналам, что значительно расширяет область применения, распределителя.

Claims (2)

1. Изобретение огносигс  к автоматике и вычислительной технике и может быть ис пользовано в различных устройствах дл  распределени  сигналов по К-выходным шинам, где К-1, 2,..., N. Известен распределитель импульсов, содержащий  чейки пам ти, кажда  из ко торых состоит из триггера пам ти и ком мутационного триггера С Наиболее близким к изобретению техническим решением  вл етс  распределитель импульсов, содержащий в каждой  чейке коммутационный триггер и тригге пам ти, а также входную шину, подключе ную к единичному входу коммутационых триггеров и элементы И-НЕ.. Недостатком устройств  вл етс  нево можность изменени  в процессе работы числа каналов, по которым происходит распределесше сигналов. С целью расширени  функциональных возможностей в распределителе импульс содержащем в каждой  чейке Коммутационный триггер и триггер пам ти, нулевой выход которого соединен с нулевым входом коммутационного триггера, входную шину, подключенную. к первому единичному входу кoм Iyтaциoннoгo триггера каждой  чейки и элементы И-НЕ, единичный выход коммутационного триггера каждой  чейки соединен с нулевым входом Соответствующего триггера пам ти, причем второй единичный вход коммутац1юнного триггера каждой  чейки, кроме первой, подключен к нулевому входу триггера пам ти предыдущей  чейки и ешиигдаому входу триггера пам ти данной  чейки, )й едишгчный вход триггера пам ти каждой  чейки, кроме последней, соединен с третьим единичным входом соответствующего коммутационного триггера и выхот дом элемента И-НЕ, первый вход которого подключен к соо гнете гвующой управл юв1ей шине, второй - к входной urmie, а третий и четвертый соответстпешю к единичному входу триггера пам ти и нулевому выходу коммугационного триггера последней  чейки. На чергеже предсгавлена функциональна  схема устройства. Устройство содержит  чейки 1.-4, триггеры пам ти 5-8, коммутационные триггеры 9 - 12, элементы И-НЕ 13-15 входную шину 16, управл ющие шины 1719 . Распределитель работает следующим образом, В исходном состо нии сигнал на входной шине 16 отсутствует (равен логическому нулю). Триггер пам ти 8 установлен в единичное состо ние, а триггеры пам ти 5-7 установлены в нулевое состо  ние (шина установки на чертеже не показана ) .. Пусть, например, на управл ющей шине 18 присутствует логическа  единица, а на управл ющих шинах 17 и 1.9 - логический нуль. При поступлении на шину 16 первого счетного, импульса на единичном выходе коммутационного триггера 12 по вл етс  сигнал, равный логическому нулю, котхэрый устанавливает триггер пам ти 8 в нулевое состо ние. Одновременно на выходе элемента И-НЕ 14 также по вл етс  сигнал, равный логическому нулю, кото рый устанавливает триггер пам ти 6 в единичное состо ние и поступает на единичный вход коммутационного триггера 1О дл  того, чтобы блокировать вторичное срабатывание триггера пам ти 6. По окончании первого счетного импульса на нулевом выход.е коммутационного триггера 12 по вл етс  сигнал, равный логичес кому нулю, который блокирует эп&леаты И-НЕ 13-15. Причем дл  правильной работы распределител  эти элиvleнты долж ны быть блокированы до тех пор, пока схемй не установитс  в исходное состо ние . Переключение коммутационного триггера 10 может происходить как во врем  существовани  первого триггера 1 счетного импульса, так и в паузе между первым к вторым импульсами. Следовател но, первый счетный импульс вызывает перемещение единицы нз  чейки 4 в  чей ку 2. G приходом второго счетного импульса который должен-по витьс  не ранее, чем на нулевом выходе коммутационного триг гера 12, устанавливаетс -логический нул на единичном выходе коммутационного триггера Ю по вл етс  сигнал, равный логическому нулю, который устанавливает триггер пам ти 6 в нулевое состо ние 64 триггер пам ти 7 - в единичное состо ие и поступает на единичный вход коммутационного триггера II, блокиру  триггер пам ти 7 от вторичного срабатывани , таким образом происходит сдвиг единицы из  чейки 2 в  чейку 3. Аналогачно, третий счетный импульс сдвинет единицу из  чейки 3 в  чейку 4. При этом элементы И-НЕ 13-15 блоки руютс  логическим нулем с нулевого выхода коммутационного триггера 11, так как во врем  существовани  третьего счетного импульса на нулевом выходе коммутационного триггера 12 может по витьс  логическа  единица. В паузе после третьего импульса схема устанавливаетс  в исходное состо ние. Далее цикл работы распределител  новтор етс . Таким образом, в зависимости от комбинации сигналов на управл ющих ш  ах 17-19 происходит последовательное рас- пределе1ше импульсов по К-каналам, что значительно расщир ет область применени , распределител . Формула изобретени  Распределитель импульсов, содержащий в каждой  чейке коммутационный триггер и триггер пам ти, нулевой выход которого соединен с нулевь1М входом коммутационного триггера, входную щину, подключенную к первому единичному входу коммутационного триггера каждой  чейки и И-НЕ, отличающийс  т&л, что, с целью расширени  функциональных возможностей, единичный выход коммутационного триггера каждой .  чейки соединен с нулевым входом соот ветствукицего триггера пам ти, причем второй единичный вход коммутационного триггера каждой  чейкн, кроме первой, подключен к нулевому входу триггера пам ти предыдущей  чейкн и единичному входу триггера пам ти данной  чейки, другсй единичный вход грштера пам тикаждой  чейки, кроме последней, соединен с третьим единичным входом соответст вующего коммутационного триггера и выходом алемента И-НЕ, первый вход которого подключен к соогвегс1«ующей управл ющей шине, второй - к входной щине, а третий и четвертый соответственно к единнчнш у входу триггера пам г  и. выходу коммутационного триггера последней  чейки. Источники информашш, прин тые во внимание при експертизе 1. П тпин О. А. и др. Проистирование микроэпектронных цифровых устройств.J М , Сов. радио , 1977, с. 176, ртс. 5. Д0
2. 2. Авторское свидегепьство СССР № 387524, кл. Н ОЗ К 17/62, 1971 ( прототип).

   Г7(