I Изобретение относитс к автоматике и вь1чи лнтельной технике, может быть использовано В устройствах, где необходимо деление последовательности импульсов на дробное число 5,5. Известны делители частоты следовани импульсов , содержащие счетные разр ды, состо щие из триггеров пам ти и коммутационных триггеров, причем нулевые выходы первых KOMMytauHOHHbix тригг ов данного разр да соединены с обоими входами вторых коммутационных триггеров следующего старшего разр да 1. Недостатком описанного устройства вл етс невозможность получени дробного козффициента делени . Наиболее близким по технической сущности к изобретению вл етс делитель частоты следовани импульсов, содержащий четыре разр да, первые три из которых состо т из триггера пам ти и двух коммутационных триггеров , а четвертый - из триггера пам ти, коммутационного триггера и элемента И-41Е, а в первых трех разр дах единичный выход триггера пам ти соединен с единичным входом второ го коммутационного триггера, нулевой выход которого соединен с единичным входом триггера пам ти, а единичный выход - с нулевым входом первого коммутацнонного триггера; единичный выход первого коммутаци(Н{ного триггера соединен С нулевыми входами триггера пам ти и второго коммутационного триггера; нулевой выход первого коммутационного триггера первого разр да соединен с обоими входами второго коммутационного триггера второго разр да и со входом первого дополнительного злемента И-НЕ; нулевой выход первого коммута1а1онного триггера вторса-о разр да соединен с нулевым входом второго коммутационного триггера третьего разр да; нулевой выход первого коммутационного триггера третьего разр да соединен со входом элемента И-НЕ четвертого разр да, выход которого соединен со Tpi:rrepa пам ти и со входом второто дополнительного злемента И-НЕ; единичные вьрсоды триггеров пам ти третьего и четвертого разр дов соединены со входами первого дополнительного злемента И-НЕ, выход соединен со входом второго дополнительного элемента И-НЕ и с единичным входом первого коммутационного триггера первого разр да; единичный выход коммутационного триггера четвертого разр да соединен с нулевым входом триггера пам ти этого разр да и с единичным входом первого коммутационного триггера первого разр да 2. ., S.; Недостатком данного устройства вл етс низка надежность.. Цель изобретени - повышение надежности устройства.. Эта цель достигаетс тем, что в делителе частоты следовани импульсов на - 5,5,состо - щем из четырех разр дов, в первых трех из которых, содержащих триггер пам ти и два коммутационных, триггера, единичный выход триггера пам ти соединен с единичным входом второго коммутапйоиного триггера, нулевой выход которого соеддаен с единичным входом триггера пам ти, а единичный выход с йулёвьшбходьмпервого коммутаЩюШого триггера, единичный выход которого соединен с нулевыми входами триггера пам ти и второго коммутационного триггера, в четвертом - триггер пам ти, коммутационный триггер и злемент И-НЕ, и двух дополнитель ных элементов И-НЕ, вход первого из которых соедини со входами второго коммздтационного триггера второго разр да и с нулевь1м выходом первого коммутационного триггера первого разр да; нулевой выход Пер вого коммутационного триггера второго разр дй соедйнен с нулевым входом второго ком мут айионйого триггера третьего разр да; нуле вой выход первого коМмутадаонного триггера третьего разр да соединен со входом элемента И-НЕ четвертого разр да, выход кртЬр;ого соединён со входом триггера naiviflfH этого разр да и соBx6abi« Bt6pdl6 ДйпоШнтёльнбго элемента И-НЕ; единичные выходы триггеров пам ш трёть его и четвертого разр дов соединёньГ со входами первого дополнительного эл мента И-НЁ, выход которого соединенсо входом второго дополнительного элемента И-НЕ и с единичным входом первого коммутащюнного триггера первого разр да; единичный вь1ход коммутаплонного триггера чет в ертого разр да сЬеДШёН с нулевым триггера пам ти этого разр да и с единичным входом первогб коммутационного триггера первого разр да; нулевой выход первого коммутационного триггера второго разр да соединен с единичным входом первого комМутационного триггера третьего разр да и со , входом элемента И-НЕ четвертого разр да, йЫход которого сдедийен с единичньпл входо кбммутаЦионното триггера этого разр да; еди ничный выход этого триггера соединен с нулевыми входами триггера пам ти и первого коммутационното триггера третьего разр да; нулевые выходы первых коммутационттх триггеров первого и третьего разр дов соединены с единичными входами коммутационного триггера четвертого разр да, а нулевой выход триггера пам ти четвертого разр да соединен с нулевым входом коммутационного триггера е этого разр да. На чертеже изображена структурна электрическа схема делител частоты следовани импульсов на 5,5. Схема содержит элементы И-НЕ 1-4, попарно образующие первый и второй коммутационные триггеры первого разр да, элементы И-НЕ 5-6, попарно образующие триггер пам ти этого разр да, элементы И-НЕ 7-10, образующие аналогично коммута:ционные триггеры , элементы И-НЕ 11, 12, образующие триггер пам ти второго разр да, элементы И-НЕ 13-18, образующие триггеры третьего разр да, элементы И-НЕ 19, 20, образующие коммутационный триггер четвертого разр да , элемент И-НЕ 21 этого разр да, элементы И-НЕ 22, 23, образуюпдае триггер пам ти четвертого разр да, элемент И-НЕ 24 первый дополнительный элемент И-НЕ 25 второй дополнктелышй, цшну 26 тактирующего сигнала, выходную ндшу 27. Устройство работает следующим образом. В исходном состо нии триггеры пам ти первых двух разр дов наход тс в единичном состо нии, триггеры пам ти третьего и четвертого разр дов - в нулевом состо нии. Под денствйгем тактирзтошего сигнала в делителе происходит обычный пересчет пост)шаюших импульсов в двоичном коде. При зтом осуществл етс следующа последовательность смены состо ний 1рштеров пам ти делител : 0, ООП 10100 .2 0101 3ОНО 40111 51000 61001 71010 81011 91100 101101 il ООП . Видно , что с приходом п того по счету тактирующего сигнала на выходе элемента 21 по вл етс сигнал, равный логическому нулю, который устанавливает триггер пам ти четвертого разр да в единичное состо ние и который через шину 26 поступает на выходную щину устройства. Далее происходит обычный пересчет поступающих импульсов, и с приходом дес того импульса в делителе уста навлив етс код 1101. После окончани действи дес того импульса на выходе элемента 1 по вл етс сигнал, равный логической еди нице. При этом элемент открываетс , и на его выходе по вл етс сигнал, равный логич кому нулю, который, через элемент 25 посту пает на выходную шину 27. Одновременно сигнал, равный логическому нулю, с выхода элемента 24 поступает на вход элемента И-НЕ 2. С приходом одиннадцатого по счету taK-ra рующего импульса открываютс элементы 9 и 20. На выходе этих элементов по вл ютс сигналы, равные логическому нулю, которые устанавливают триггер пам ти второго разр да в единичное состо ние, а триггеры пам ти третьего и четвертого разр дов - в нулевое элемент 24 закрываетс , и прекращаетс фор мирование выходного сигнала. Триггер пам ти первого разр да свое состо ние не измен ет , поскольку элемент 2 остаетс закрытым сначала сигналом, равным логическому нулю, с выхода элемента 24, а затем сигналом с выхода элемента 20. После окончани действи тактирующего сигнала устройство возвращаетс в исходное состо ние ООП. Таким образом, на И входных импульсов делитель частоты следовани импульсов на 5,5 выдает два выходных,т.е. происходипг деление частот. на 5,5, причем выходные сигналы формируютс через равные интервалы времени. В данном устройстве за счет новых св зей сокращено количество элементов И-НЕ, что позволило повысить надемсиостъ работы делител частоты следовани импульсов на 5,5. Формула изобретени Делитель частоты следовани импульсов иа 5,5, состо щий из четырех разр дов, в первых трех из которых, содержащих триггер пам ти и два коммутационных триггера, единичный выход триггера пам ти соединен с еди ничным входом второго коммутационного триггера, нулевой выход которого соединен с единичным входом триггера пам ти, а единичный выход - с нулевым входом первого коммутационного триггера, единичный выход 5 6. . . которого соединен с нулевыми входами триггера пам ти и второго коммутационного триг- гера, в четвертом - триггер пам ти, коммутационный триггер и элемент И-НЕ, и двух дополнительных элементов И-НЕ, вход первого из которых соединен со входами второго коммутационного триггера второго разр да и с нулевым выходом первого коммутационного триггера первого разр да, нулевой выход первого коммутационного триггера второго разр да соединен с нулевым входом второго коммутационного триггера третьего разр да, нулевой выход первого коммутационного триггера третьего разр да соединен со входом злемента И-НЕ четвертого Разр да,выход которого соединен со входом триггера пам ти этого разр да и со входом второго дополнительногоэлемента И-НЕ, единичные выходы триггеров па м ти третьего и четвертого разр дов соединены со входами первого дополнительното элемента И-НЕ, выход которого соединен со входом второго дополнительного элемента И-НЕ и с единичным входом первого koMMyTa ioHHoro триггера первого разр да, единичный выход коммутационного триггера четвертого разр да соединен с нулевым входом триггера пам ти этого разр да и с единшшьш входом первого jKOMMyTauaoHHoro триггера первого разр да, отличающийс тем, что, с целью повышени надежйоста работы устройства, нулевой выход первого коммутационного триггера второго разр да соединен с единичным входом первого коммз ациониого триггера третьего разр да и со входом элемента И-НЕ четвертого разр да, выход которого соединен с единичным входом коммутационного триггера этого разр да, единичный выход этого триггера соединен с. нулевыми входами триггера пам ти и первого коммутационного триггера третьего разр да, нулевые выходы первых коммутационных триггеров первого и третьего разр дов соединены с единичными входами коммутационного триггера четвертого разр да , а нулевой выход триггера пам ти четвертого разр да соединен с нулевым входом коммутационного триггера этого разр да. Источники информации, прин тьте во внимание при экспертизе 1. Авторское свидетельство СССР № 444330, кл. Н 03 К 23/02, 18.03.71.