SU1012263A1 - Устройство дл контрол цифровых узлов - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок ввода , блок Пс1м ти, коммутатор, блок сравнени , блок печати, блок управ-. лени , причем первый выход блока ввода соединен с информационным входом блока пам тиj перва  группа выходов которого соединена с первой группой информационных входов коммутатора , управл ющий вход которого соединен с первым выходом блока управлени , второй выход которого соединен с управл ющим входом блока пам ти, группа выходов блока ввода соединена с группой входов блока . управлени , третий выход которого соединен с управл ющим входом блока ввода, четвертый выход блока управлени  соединен с первым управл ющим входом блока печати, второй управл ющий вход которого соединен, с выходом блока сравнени , перва  группа входов которого соединена с второй группой выходов блока пам ти, втора  группа входов блока сравнени  соединена с -первой группой выходов коммутатора, втора  группа выходов которого соединена соответственно с группой входов провер емого узла, группа выходов которого соединена С второй группой входов коммутатора, отлич ающее с  тем, что, с целью повышени  быстродействи , в устройство введен блок ввода неисправностей , блок св зи, причем п тый выход блока управлени  соединен с первым управл ющим входом блока ввода неисправностей, с первым управ л ющим входом блока св зи, группа управл ющих входов которого соединена соответственно с группой управг л ющих выходов блока ввода неисправностей , информационный выход которого соединен с первым информационным входом блока св зи, группа выходов которого соединена соответственно с входами провер емого уэла, выходы которого соединены с вторымиинформационными входамиблока св зи, шестой выход блока управлени  соединен с вторым управл кщим входом блока ввода неисправностей, управл ющий выход которого соединен с входом (Л блока управлени , группа информационных выходов блока ввода неисправностей соеда1нена с группой информационных входов блока пам ти. 2.Устройство по п. 1, о т л и - ; чающеес  тем, что блок ввода неисправностей содержит счетчик и ,дешифратор , группа выходов которогсУ  вл етс  группой управл ющих выходов блока, группа информационных выходов ю к которого соединена соответственно с выходами разр дов счетчика, выход Oiпервого разр да счетчика  вл етс  информационным выходом блока, управСлд л ющий выход которого соединен с выходом переноса счетчика, управл ющий вход которого соединен с установочным входом счетчика и  вл етс  первым управл ющим входом блока, второй управл ющий вход которого соединен со счетным входом счетчика, выходы счетчика с второго по п-й (где п - число разр дов счетчика) соединены соответственно с входами дешифратора. 3.Устройство по п. 1, отличающеес  тем, что влок св зи содержит узлы св зи по числу выводрв.1

Description

провер емого узла, причем первый управл ющий вход блока соединен с первыми управл ющими входами узлов, первые информационные входы которых соединены .с первым информационным входом блока, вторые управл ющие вхсэды узлов соединены соответственно с группой управл ющих входов блока, вторые информационные входы которого соединены соответственно с вторыми информационными входами узлов.

4. Устройство по п. 3, о т л и ч а То щ е :е с   тем,, что узел св зи содержит два триггера, два элемента И, три разделительных диода, причем пр мой выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с катодом первого разделит тельного диода и  вл етс  вторым информационным входом узла, анод первого разделительного диода соединен с катодом второго разделительного диода, с катодом третьего раз .дёлительного диода и  вл етс  выходом узла, аноды второго и третьего разделительных диодов соединены соответственно с выходами первого и второго элементов И, первый вход второго элемента И соединен с инверсным выходом первого триггера, единичный вход которого  вл етс  первым управл ющим входом узла, второй управл юс щий вход которого соединен с нулевым входом первого триггера и с синхровходом второго триггера, пр мой выход которого соединен с вторым входрм второго элемента И, информа ционный йход второго триггера  вл  етс  первым.информационным входом узла.

5. Устройство по п. 1, отличаю щ е е с   тем, что блок управлени  содержит регистр, триггер, генератор импульсов, элемент И, узел сложени  по модулю два, счетчик, v элемент задержки, два переключател , причем первый вход группы входов блока соединен с входом регистра, второй вход группы входов блока соединен с единичным входом триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, выход элемента И соеди- нен CfO счетным входом счетчика, с входом- элемента за держки, выход которого  вл етс  первым выходом блока , второй выход которого соединен с выходом элемента И, третий выход блока соединенс выходом первого переключател , четвертый выход блока соединен с первым- входом узла сложени  по модулю два, с выходом счётчика , п тый выход блока соединен с выходом второго переключател , второй вход узла сложени  по модулю два соединен с выходом регистра, выход узла сложени  по модулю два соединен с установочным входом счетчика и  вл етс  шестым выходом блока , вход которого соединен с нулевым входом триггера, вход первого переключател  и первый вход второго . переключател  соединены с шиной электропитани  блока, второй вход второго переключател  соединен с шиной нулевого потенциала блока.

Изобретение относитс  к области цифровой вычислительной техники и может быть, использовано дл  контрол  цифровых логических узлов и дл  автоматического составлени  диагностических словарей на этапе разработки тестов. .

Известно устройство дл  контрол  | цифровых модулей и проверки качества тестов,которое содержит генератор псевдослучайных последовательностей, блоки сравнени , имитаторы неисправностей , блоки управлени , регистр результатов, регистр длины тестов, контактный блок и позвол ет оценить качество тестов путем сравнени  рёакции заведомо исправной интегральной схемы из состава контролируемого модул  с реакцией эталонной интеграль

ной схемы путем внесени  в последнюю фиксированных неисправностей, t.

Однако известное устройство не обеспечивает получение информации, необходимой дл  Составлени  диагностического словар , так как в нем не фиксируетс  про вление вносимой неисправности на внешних контактах контролируемого модул , а только оцениваетс  ре.акци  на выходах интегргшьной схемы,  вл ющейс  внутренним узлом контролируемого модул .

Наиболее близким к предложенному  вл етс  устройство дл  контрол  циф ровых блоков, которое содержит блок ввода, выходы которого соединены с входом блока управлени  и блока пам ти , первый и второй выходы которого соединены соответственно с первыми входами коммутатора и блока сравнени , второй вход которого подключен к первому выходу коммутатора, второ вход и второй выход которого  вл ютс  входами и выходами устройства, и обеспечивает контроль цифровых ло гических блоков путем наблюденна  ре акции контролируемого блока на вход-ные воздействи . С помощью этого устройства можно составл ть диагност ческие словари, внос  вручную неисправности в провер емый блок (например , отпаива  соотгветствующую цепь и подключа  ее к источнику логическо го нул  или единицы} 2. Однако составление диагностических словарей ручным способом требует больших затрат и времени и, кроме того, многократные перепайки в блоке могут привести к выходу его из . стро .. . .. - , ; - , Цель изобретени  - повышение быст родейгстви . Поставленна  цель достигаетс  тем то в устройство дл  контрол  цифровых /УЗЛОВ, содержащее ёлок ввода, блок пам ти, коммутатор, блок срав нени , блок печати, блок управлени  причем первый выход блока ввода сое динен с информационным входом блока пам ти, перва  группа выходов которого с;ре динен ас пер,вой группой информационных входов коммутатора, управл ющий вход которого соединен .ё первым выходом бл6к:а управлени , .второй выход которого соединен с управл ющим входом блока пам ти, труппа выходов блока ввода соединена с группой входов блока управлени , третий выкод Kotoporo соединен е управл ющим входом блока.ввода, четвертый выход блока управлени  сое динен с первым управл ющим .входом блока печати, второй управл квдий вход которого соединен с выходом блока сравнени , перва  группа входов которого соединена с второй . группой выходов блока пам ти, втора  группа входов блока сравнени  соединена с первой группой выходов коммутатора, втора  группа выходов которого соединена соответственно с группой входов провер емого узла, группа выходов которого соединена с второй группой входов коммутатора введен блок ввода неисправностей, блок св зи причем п тый выход блока управлени  соединен с первым управл ющим входом блока ввода неисправнвстей , с первым управл ющим входом блока св зи, группа управл ющих входов которого соединена соответств но с группой .управл ющих выходов блока ввода неисправностей, информационный выход которого соединен с ;первым информационным входом блока св зи, группа выходов которого соединена соответственно с входами провер емого узла, выходы которого сое-. дине;ны с вторыми информационными входами блока св зи, шестой выход блока-управлени  соединен с вторым управл ющим входом блока ввода неисправностей , управл кмций выход которого соединен с входом блока управлени , группа информационных выходов блока ввода неисправностей соединена с группой информационных входов блока Ьам ти. . Блок ввода неисправностей содержит счетчик и дешифратор, группа выходов KOTopoixj  вл етс  группой , управл кнцих выходов блока, группа информационных выходов которого соединена соответственно с выходами разр дов счетчика, выход первого разр да счетчика  вл етс  информационным выходом блока, управл ющий выход которого соединен с выходом переноса счетчика, управл ющий вход которого соединен с установочным , входом счетчика и  вл етс  первым управл ющим входом блока, второй управл ющий вход которого соединен со счетным входом счетчика, выходы счетчика с второго по п-й (где«п число разр дов счетчика) соединены v соответственно с входами д 1Шфратор 1. Блок св зи узлы св зи по числу выводов провер емого узла, причем первый управл ющий вход- блока соединен с первыми управл ющими входами узлов, первые информационные входы которых соединены с первы- . м информационным. входом блока, вторые управл ющие входы узлов соединены соответственно с группой управл ющих входов блока, втЬрые информационные входы которого соединены Соответственно с вторыми информационными входами узлов. Узел св зи содержит два триггера , два элемента И, три разделительных диода, причем пр мой выход первого триггера соединен с первым Sxo-: дом первого элемента.и, второй вход которого соединен с катодом первого разделительного диода и  вл етс  вторым информационным входом узла, анод первого разделительного диода соединен с катодом второго раздели-тельного диода, с катодом третьего разделительного Диода и  вл етс  выходом узла, аноды второго и третьего разделительных диодов соединены с. выходами первого и второго элементов И, первый вход второго элемента И соединен с инверсным выходом первого триггера, единичный вход которого  вл етс  первым управЛ юадам входом узла, ВТОРОЙ управл ющий вход которого соединен с нулевым вход«м первого триггера и с с инхровхсдом второго триггера, пр мой выход котов рого соединен с вторым входом второго ,

элемента И, информационный вход второго триггера  вл етс  первым информационным входом узла.

Блок управлени  содержит регистр, триггер, генератор импульсов, элемент И, узел сложени  по модулю два, сметчик, элемент задержки, два переключател , причем первый вход группы входов блока соединен с входом регистра/ второй вход группы входоь блока соединен с единичным входом триггера, выход которого соединен с первым входом элемента К, второй вход которого соединен с выходом генератора импульсов, выход элемента И соединен со счетным входом счетчика , с входом элемента задержки, выхо которого  вл етс  первым выходом блока, второй выход которого соединен с выходом элемента-И, третий выход блока соединен с- выходом первого переключател , четвертый выход блока соединен с первым входом узла сложени  по модулю два, с выхода счетчика, п тый выход блока соединен с выходом второго переключател , вто рой вход узла сложени  по модулю два соединен с выходом регистра, выход узла сложени  по модулю два со динен с установочным входом счетчика и  вл етс  шестым выходом блока, вход которого соединен с нулевым входом триггера, вход первого переключател  и первый вход второго переключател  соединены с шиной электрпитани  блока, второй вход второго

переключател  соединен с шиной нулевого потенциала блока.

На фиг. 1 приведена блок-схема устройства, на фиг. 2 - схема узла св зи; на фиг. 3 - схема блока св зи , на фиг. 4 - схема блока ввода неисправностей; на фиг. 5 - схема блока управлени .

Устройство содержит блок 1 ввода блок 2 пам ти, коммутатор 3, блок 4 сравнени , блок 5 св зи, состо щий из узлов св зи 5 - 5, блок б ввода неисправностей, блок 7 печати, блок 8 упЕ5авлени , провер емый блок

Блок св зи 5 (фиг. 2) состоит из узлов св зи 10, каждый из которых содержит триггеры 11.и 12, элементы И 13 и 14, разделительные диоды 15, 16 и 17, информационный вход 18, выход 19, первый и второй управл ющие входы 20 и 21, информационный вход 22.

Блок 6 ввода неисправностей (фиг. 4) содержит счетчик- 23 и дешифратор 24.

Блок 8 управлени  содержит регистр 25, триггер 26, генератор импульсов- 27, элемент И 28, узел 29 сложени  по модулю два, счетчик 30, элемент 31 задержки, переключатели 32 и 33.

Блок 1 ввода предназначен дл  ввода, например, с перфоленты тестовой информации. Каждый тестовый набор состоит из стимулов и эталонов. Стимулы - совокупность сигналов, подаваемых на входы провер емого, блока 9. Эталоны - совокупность сигналов , которые должны по витьс  на выходных контактах провер емого блока в ответ на стимулы, если провер мый блок исправен.

Блок 2 пам ти предназначен дл  хранени  тестов, коммутатор 3 обеспчивает передачу стимулов на входные контакты провер емого блока 9 и пердачу сигналов, по вл ющихс  на выхо дах провер емого блока 9, на вход блока 4 сравнени .

Блок 4 сравнени  осуществл ет сравнение эталонов с реакцией провер емого узла 9.

Блок 6 ввода неисправностей преД Назначен дл  имитации контактных неисправностей ( 1, 0) на внешних контактах узлов 9.

Блок 7 печати служит дл  печати результатов контрол  и дл  печати диагностического словар.

Блок 5 св зи в зависимости от режима работы либо передает сигналы без их логического искажени , либо блокирует св зь, внос  соответствующие константные неисправности.

Устройство работает следующим образом..

По команде блока 8 управлени  от блока 1 ввода поступает в блок 8 управлени  информаци  о входных и выходных контактах провер емого узла 9. Этасинформаци  передаетс , блоком 8 управлени  в ког &лутатор 3, который подключает входные контакты провер емого узла 9 к выходам блока 2 пам ти, а выходные контакты - к входам блока 4 сравнени . После установлени  коммутатором 3 необходимых коммутаций по команде блока 8 управлени  осуществл етс  запись в блок 2 Пс1м ти тестовой информации с выхода блока 1 ввода.

На первом этапе работы осуществлетс  проверка исправности провер екрго блока. По сигналу от блока 8 управлени , поступающему в блок 5 св зи, узлы св зи 10 устанавливаютс  в положение, обеспечивающее прохождение сигналов в цеп х. Стимулы каждого теста с выхода блока 2 пам ти через коммутатор 3 и блок св зи 5 поступают на входы провер емого узла 9, а эталонна  часть тестов со вторых выходов блока 2 пам ти поступает нагпервые входы блока 4 сравнени . Сигналы с выходов провер мого узла 9 код реакции через коммутатор 3 поступают на вторые входы блока 4 сравнени . Проверка узла 9 осуществл етс  сравнением реакции узла 9 с эталонами на. всех тестовых наборах. Если на каком-нибудь тесто вом наборе зафиксирована неисправность , номер теста, .вид неисправное ти и номера внешних контактов, на которых зафиксировано несовпадение кода реакции с кодом эталона,. отпечатываютс  блоком 7 печати. Номер теста, в котором обнаружена неисправность , поступает в блок 7 печати с выхода блока 8 управлени , а номе ра контактов, на которых код реакци не соответствует коду эталона, и значени  сигналов на этих контактах лгтоступают с выхода блока 4 сравнени . Если провер емый узел 9 исправен начинаетс  этап работы - сос тавление Диагностического словар . По команде от блока 8 управлени  .блок б ввода неисправностей обеспе чивает последовательно имитацию всех возможных неисправностей цифровых узлов 9. Вводитс  перва  неисправность и провер етс  реакци  провер емого узла 9 на всех тестовы наборах. Результаты проверки печатаютс  блоком 7 печати, после чего вводитс  втора  неисправность и вно провер етс  реакци  узла 9 на всех тестовых наборах. Така  операци  проводитс  до тех пор, пока не буде определена реакци  провер емого узла 9 последовательно на все неисправности . При определении реакции провер е мого узла 9 на вводимую неисправнос . из блока,4 сравнени  на вход блока .7 печати поступает информаци  о про влении неисправности, с выхода блока 8 управлени  поступает номер теста, на котором про вл етс  неисправность , а с выхода блока 6 ввода неисправности поступает номер контакта, на котором имитируетс  .неисправность и вид неисправности. Блок 6 ввода неисправностей, выра батывает управл ющие сигналы дл   блока 5 св зи, позвол ющие-имитировать константные неисправности (1 SO) на входных контактах цифровых .узлов ILj - 11,. Внесение неиспразвностей осуществл етс  следук цим образом. Предположим, к входу 18 подключен через внешний разъем цифрового узла выход Микросхемы, а к выходу 19, роответственнй, вход микросхемы узла 9. При установлении триггераГИ в единицу сигналом по входу 20 на элемент 13 И поступает разрешающий сигнал, и логические значение сигнала на контакте 18 передаетс  с вы хода элемента 13 И через диод 16 на выход 19. При внесении неисправноети триггер 11 устанавливаетс  в ноль . сигналом по входу 21, блокиру , тем самым, логическую св зь между .входом 18 и выходом 19. Одновременно потенциал с инверсного выхода триггера 11 разрешает прохождение сигнала на выход элемента 14 .И. Логическое значение сигнала на выходе элемента 14 И при установлении в ноль триггера 11 определ етс  состо нием триггера 12. Если триггер 12 находитс  в состо нии 1, на выходе диода 16 логическа  единица, если триггер 12 устанавливаетс  в ноль, на выходе элемента 13 И сигнал имеет значение логического нул . Триггер 12 устанавливаетс  в единицу или ноль сигналом на входе 22, поступакндим на вход триггера 12 одновременно с сигналом на входе 21 узла 10. Логическое значение сигнала с выхода элемента 14 И через диод 17 передаетс  на выход 19. Когда к входу 18 подключен через внешний чразъем цифрового узла вход микросхемы, а к выходу 19, соответственно , выход микросхемы некоторого цифрового узла передача логического сигнала от вызйда 19 на вход 18 -осуИествл етс  через диод 17 независимо от состо ни  триггеров 11 и 12. Диоды 16 и 17  вл ютс  разделительными и служат дл  исключени  вли ни  выходов элементов 13.и 14 совпадени  на значени  сигнала на выходе 19 в том случае, если к нему подключен выход передающей микросхемы . Блок б ввода неисправностей работает следующим образом. Емкость счетчика 23 рассчитана на, максимальное количество неисправностей . Например, если устройство предназначено дл  контрол  к составлени  диагностических словарей дл  блоков .которые могут содержать до 64 ТЭЗов,. в каждом из которых до 64 контактов то счетчик 23 должен содержать 13 разр дов. Первый разр д счетчика младший) задает виднеисправности ( 1 или О), и его выход подключен к цепи 22 всех узлов св зи 10 (фиг.2;} Каждый раз. при составлении диагностического словар  осуществл етс  просмотр всех возможных неисправностей из общего количества, на которое рассчитано устройство, неза- , висимо от того, сколько ТЭЗов содержит реальный блок. Так, при составлении диагностического словар  дл  блока, содержащего 2000 контактов ( примерно 40 ТЭЗов, содержащих,. BI-среднем по 50 используемых контактов ) , блок 6 ввода неисправностей осуществл ет перебор всех 2 неисп.равностей , хот  реальный блок Содержит 2000 неисправностей, В диагностическом словаре фиксируетс  только реально допустимые неисзправности, т,ак как при подаче тестовых Наборов до врем  имитации несуществующей неисправности не фиксируетс  неисправность контролируемого блока. Однако это не вызывает увеличение времени работы устройства (реально возможно существование 2000 неисправностей , а провер етс  из расчета 8192), поскольку скорость составлени  диагностического словар  определ етс , в основном, работой блока 7 печати как наиболее медленного их всех блоков .

Счетчик блока 6 ввода неисправностей управл етс  сигналом из блока управлени . Каждый раз после прохождени  последнего набора из блока 8 управлени  в блок б ввода неисправ ностей поступает сигнал, по которому осуществл етс  переход к следующей . неисправности. Сигнал переполнени  счетчика  вл етс  сигналом конца работы, так как исчерпан весь список возможных неисправностей.

Выходы счетчика блока б ввода неисправностей поступают также и на вход блока 7 печати дл  печати номера неисправности и ее вида.

Блок 8 управлени  работает слерующим образом.

При нажатии кнопки Пуск на вход блс5ка 1 ввода поступает сигнал начала работы. После того, как бу- .., дут введены все тесты в блок 2- naMaf, ти, от блока 1 ввода в блок 8 управлени  поступает код количества тестов и сигнал Конец ввода , Код рличества тестов записываетс  b регистр 25. По сигналу Конец ввода устанавливаетс  в 1 триггер 26, разреша  прохождение импульсов свыхода генератора 27 на выход элемента И 28. Сигналы с выхода элемента И 28 поступают на счетный вход счетчика 30 и.как сигнал Чтение - в блок 2 пам ти. Счетчик 30 осуществл ет счгет тестов , код счетчика 30 поступает в блок 2 пам ти как код адреса теста и в блок 7 печати как код номера текущего теста. Сигнал

с выхода элемента И 28 через элемент 31 задержки поступает также на вход коммутатора 3 дл  управлени  передачей теста с выхода блока 2 пам ти на вход блока 4 сравнени . Длительность задержки элемента 31 выбираетс  больше времени выборки очередного теста из блока 2 пам т. Код номера теста с выхода счетчика 30 поступает также на один из входов узла 29 на второй вход которого поступает код количества тестов в наборе с выхода регистра 25. При прохождении последнего теста по вл етс  сигнал на выходе узла 29, который поступает в блок б ввода неисправностей как сигнал Конец набора и одновременно устанавливает в О счетчик 30. По сигналу Конец набора в блоке б ввода неисправностей осуществл ютс  необходимые пере-ключени  дл  проверки контролируемого узла .9 на очередную неисправность .

После прохождени  всего списка неисправностей с выхода блока б ввода неисправностей на вход блока 8 управлени  поступает сигнал Конец работы, по которому устанавливаетс  в О триггер 26, снимаетс  разрешение на входе элемента 28 И, что приводит к останову работы устройства .

Переключатель Режим определ ет режим работы устройства: контроль или составление диагностического словар .

Устройство может использоватьс  как дл  контрол  ди 1| ретных логических блоков, так и дл  автоматического составлени  диагностических словарей.,

При контроле устройство обеспечивает лолучеиие номеров тестов и номеров внешних контактов, на которых про вл етс  неисправность. Этой инфЬрМации достаточно, чтобы по; имекмйемуск диагностическому словарю локализовать неийЛравность.

Составление диагностичёского словар  с по1 «эщью предлагаемого, устройства требует. 1-2 ч и определ етс  толькб скоростью работы блока печати.

KoHtu, fttbemu

Bui HeucfiftffSHOcint/

гг

I g

nerna Ь

. Кт мп k Рккум

зг оj-

а Яиагнйстика

Claims (5)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, блок печати, блок управ-, ления, причем первый выход блока ввода соединен с информационным входом блока памяти> первая группа выходов которого соединена с первой группой информационных входов коммутатора, ' управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом блока памяти, группа выходов блока ввода соединена с группой входов блока . управления, третий выход которого соединен с управляющим входом блока ввода, четвертый выход блока управления соединен с первым управляющим входом блока печати, второй управляющий вход которого соединен -с выходом блока сравнения, первая группа входов которого соединена с второй группой выходов блока памяти, вторая группа входов блока сравнения соединена с -первой группой выходов коммутатора, вторая группа выходов которого соединена соответственно с группой входов проверяемого узла, группа выходов которого соединена О второй группой входов коммутатора, отлич ающее ся тем, что, с целью повышения быстродействия, в устройство введен блок ввода неисправностей, блок связи, причем пятый выход блока управления соединен с первым управляющим входом блока ввода неисправностей, с первым управляющим входом блока связи, группа управляющих входов которого соединена соответственно с группой управ-* ляющих выходов блока ввода неисправностей, информационный выход которого соединен с первым информационным входом блока связи, группа выходов которого соединена соответственно

-с входами проверяемого узла, выходы которого соединены с вторыми’информационными входами'блока связи, шестой выход блока управления соединен с вторым управляющим входом блока ввода неисправностей, управляющий выход которого соединен с входом блока управления, группа информацион ных выходов блока ввода неисправнос,тей соединена с группой информационных входов блока памяти.

2. Устройство по π. 1, о т л и - ; чающееся тем, что блок ввода неисправностей содержит счетчик и дешифратор, группа выходов которого· является группой управляющих выходов блока, группа информационных выходов которого соединена соответственно с выходами разрядов счетчика, выход первого разряда счетчика является информационным выходом блока, управляющий выход которого соединен с · выходом переноса счетчика, управляющий вход которого соединен с установочным входом счетчика и является первым управляющим входом блока, второй управляющий вход которого соединен со счетным входом счетчика, выходы счетчика с второго по п-й (где η - число разрядов счетчика) соединены соответственно с входами дешифратора.

3. Устройство по π. 1, отличающееся тем, что блок .связи содержит узлы связи по числу ВЫВОДОВ.' го to О

ФО проверяемого узла, причем первый управляющий вход блока соединен с первыми управляющими входами узлов, первые информационные входы которых соединены .с первым информационным входом блока, вторые управляющие входы узлов соединены соответственно с группой управляющих входов блока, вторые информационные входы которого соединены соответственно с вторыми информационными входами узлов.

•

4. Устройство по п. 3, о т л и ч а Ίο щ е :е с я тем, , что узел связи содержит два триггера, два элемента И, три разделительных диода, причем прямой выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с катодом первого разделит? тельного диода и является вторым информационным входом узла, анод первого разделительного диода соединен с катодом второго разделительного диода, С катодом третьего разделительного диода и является выходом узла, аноды второго и третьего разделительных диодов соединены соответственно с выходами первого и второго элементов И, первый вход второго элемента И соединен с инверсным выходом первого триггера, единичный вход которого является первым управляющим входом узла, второй управляющий вход которого соединен с нулевым входом первого триггера и с синхровходом второго триггера, прямой выход которого соединен с вторым входом второго элемента И, информа^ ционный Вход второго триггера явля ется первым.информационным входом узла.

5. Устройство поп. 1, отличаю щ е е с я тем, что блок управления содержит регистр, триггер, генератор импульсов, элемент И, узел сложения по модулю два, счетчцк, •элемент задержки, два переключателя, причем первый вход группы входов блока соединен с входом регистра, второй вход группы входов блока соединен с единичным входом триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, выход элемента И соеди- « нен цо счетным входом счетчика, с входом- элемента задержки, выход которого является первым выходом блока, второй выход которого соединен с выходом элемента И, третий выход блока соединен’с выходом первого переключателя, четвертый выход блока соединен с первым, входом узла сложения по модулю два, с выходом счётчика, пятый выход блока соединен с выходом второго переключателя, второй вход узла сложения по модулю два соединен с выходом регистра, выход узла сложения по модулю два соединен с установочным входом счетчика и является шестым выходом блока, вход которого соединен с нулевым входом триггера, вход первого переключателя и первый вход второго переключателя соединены с шиной электропитания блока, второй вход второго переключателя соединен с шиной нулевого потенциала блока.