RU2127447C1 - Система диагностирования цифровых устройств - Google Patents

Система диагностирования цифровых устройств Download PDF

Info

Publication number
RU2127447C1
RU2127447C1 RU97107751A RU97107751A RU2127447C1 RU 2127447 C1 RU2127447 C1 RU 2127447C1 RU 97107751 A RU97107751 A RU 97107751A RU 97107751 A RU97107751 A RU 97107751A RU 2127447 C1 RU2127447 C1 RU 2127447C1
Authority
RU
Russia
Prior art keywords
bus
computer
multiplexer
diagnostic object
output
Prior art date
Application number
RU97107751A
Other languages
English (en)
Other versions
RU97107751A (ru
Inventor
А.М. Самсоненко
Original Assignee
Самсоненко Алексей Михайлович
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсоненко Алексей Михайлович filed Critical Самсоненко Алексей Михайлович
Priority to RU97107751A priority Critical patent/RU2127447C1/ru
Application granted granted Critical
Publication of RU2127447C1 publication Critical patent/RU2127447C1/ru
Publication of RU97107751A publication Critical patent/RU97107751A/ru

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Система диагностирования цифровых устройств относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использована в автоматизированных комплексах отладки и ремонта цифровых устройств. Техническим результатом является расширение функциональных возможностей системы, т. е. обеспечение программного поиска неисправного элемента объекта контроля и повышение нагрузочной способности шины связи с объектом контроля, что достигается изменением связей между ЭВМ, объектом диагностирования и мультиплексором и введением шинного преобразователя. 3 ил.

Description

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использовано в автоматизированных комплексах отладки и ремонта цифровых устройств.
Известна "Система для контроля электронных устройств". А.С. N 1348838, М.КЛ. 6 G 06 F 11/26. Система содержит ЭВМ 1, регистр сдвига 2, блок сравнения 3, счетчик 4, тактовый генератор 5, распределитель импульсов 6, шину связи с объектом контроля 7, первый вход 8 прерывания, шину адреса 9, информационную шину 10, шину запуска 11 тактового генератора, вход останова 12, дешифратор нуля 13, элемент ИЛИ 14, мультиплексор 15, элемент сравнения 16, второй вход 17 прерывания. Структурная схема данной системы представлена на фиг. 1.
Система работает следующим образом. На каждом шаге тестовой последовательности ЭВМ 1 выдает контрольный код, состоящий из единиц и нулей, на контролируемый объект по шине 7, затем по шине 10 ЭВМ 1 передает в блок 3 сравнения эталонный код, соответствующий ответным сигналам исправного контролируемого объекта. По окончании переходных процессов в контролируемом объекте ЭВМ 1 по шине 11 запускает тактовый генератор 5, который начинает вырабатывать последовательность тактовых импульсов, поступающих на вход распределителя 6 импульсов, который обеспечивает выдачу одиночных импульсов с первого и второго выходов и последовательность импульсов с третьего выхода. По импульсу с первого выхода распределителя 6 в блоке 3 сравнения происходит фиксация результата сравнения эталонного кода с кодом контролируемого объекта. Зафиксированный код результата сравнения с выходов блока 3 сравнения поступает на информационные входы регистра 2 сдвига и импульсом с второго выхода распределителя 6 импульсов переписывается в регистр 2 сдвига.
В случае, если в зафиксированном коде отсутствуют единицы, что свидетельствует об исправности контролируемого объекта, то сигнал с выхода дешифратора 13 нуля через элемент ИЛИ 14 по шине 12 поступает на вход останова ЭВМ 1 и вход блокировки тактового генератора 5, иначе по каждому тактовому импульсу с третьего выхода распределителя 6 импульсов производится сдвиг кода на один разряд в сдвиговом регистре 2 и прибавление единицы к коду счетчика 4. Код счетчика определяет номер разряда на последовательном выходе регистра 2 сдвига. Если код последовательного выхода регистра сдвига равен единице, то он поступает по шине 8 как сигнал прерывания в ЭВМ, и в то же время выходы счетчика 4, управляя мультиплексором 15, обеспечивают коммутацию на выход мультиплексора кода разряда выходов схемы 3 сравнения, идентичного номеру разряда на последовательном выходе регистра 2 сдвига. Таким образом, при правильной работе регистра 2 сдвига и счетчика 4 на входы элемента 16 сравнения поступают коды идентичных номеров разрядов схемы 3 сравнения и регистра 2 сдвига. Коды единицы на последовательном выходе регистра 2 сдвига как сигнал прерывания поступают на первый вход элемента 16 сравнения. Если на выходе также присутствует код единицы, что свидетельствует о правильной работе счетчика 4, то по первому сигналу прерывания, поступившему в ЭВМ 1 по шине 8, производится фиксация в ЭВМ 1 по шине 9 кода счетчика 4. Процесс анализа кода регистра 2 сдвига продолжается до переполнения счетчика 4, и при появлении новых несовпадений их фиксация производится аналогично. Недостатком вышеописанной системы являются высокие аппаратурные затраты, отсутствие возможности определения неисправного элемента объекта контроля, а также низкая нагрузочная способность шины связи с объектом.
Цель изобретения - снижение аппаратурных затрат, расширение функциональных возможностей системы за счет обеспечения программного поиска неисправного элемента объекта контроля и повышения нагрузочной способности шины связи с объектом контроля.
Поставленная цель достигается тем, что в отличие от известной системы изобретения предлагаемая система в своем составе не имеет регистра сдвига, блока сравнения, счетчика, тактового генератора, распределителя импульсов, информационной шины, шины запуска тактового генератора, входа останова, дешифратора нуля, элемента ИЛИ, элемента сравнения, второго входа прерывания, при этом в нее введены шина подачи тестовых воздействий, шина снятия отклика, шинный формирователь, входы которого соединены с выходом ЭВМ посредством шины подачи тестовых воздействий, а выходы предназначены для соединения со входом объекта диагностирования посредством шины связи с объектом диагностирования, первый вход прерывания ЭВМ используется как информационный, информационные входы мультиплексора предназначены для соединения с контрольными точками объекта диагностирования через шину снятия отклика, выход мультиплексора соединен с информационным входом ЭВМ, адресный выход которой по шине адреса соединен с адресными входами мультиплексора.
На фиг. 2 изображена структурная схема системы диагностирования цифровых устройств. Система содержит ЭВМ 1, шинный формирователь 2, мультиплексор 3, шину подачи тестовых воздействий с ЭВМ на шинный формирователь 4, шину связи шинного формирователя с объектом диагностирования 5, шину снятия отклика мультиплексором с контрольных точек объекта диагностирования 6, шину подачи кода адреса 7, информационный вход 8.
Система работает следующим образом. На первом шаге тестовой последовательности s = 1(s ∈ [1;n], где n - длина тестовой последовательности) ЭВМ 1 выдает контрольный код P1 разрядностью N, состоящий из единиц и нулей, по шине 4. С шинного формирователя 2, осуществляющего повышение нагрузочной способности выхода 4 ЭВМ 1, контрольный код P1 подается по шине 5. По истечении времени переходных процессов τ в объекте диагностирования ЭВМ 1 подает по шине 7 двоичный код разрядностью M, соответствующий номеру i контрольной точки объекта диагностирования (i ∈ [1;k], где k - количество контрольных точек объекта диагностирования). При этом осуществляется коммутация сигнала с i-й контрольной точки объекта диагностирования по i-й линии шины 6 через i-й информационный вход мультиплексора 3 на его выход. Сигнал с выхода мультиплексора 3 подается на вход 8 ЭВМ 1. Значение принятого сигнала заносится в память ЭВМ 1 в ячейку A1i, где 1 - значение s (номер шага тестовой последовательности), i - номер контрольной точки объекта диагностирования. После фиксации значения сигнала в ячейке памяти ЭВМ 1 подает по шине 7 следующий код, соответствующий номеру i+1 контрольной точки объекта диагностирования. При этом осуществляется коммутация сигнала с i+1 контрольной точки объекта диагностирования по i+1 линии шины 6 через i+1 информационный вход мультиплексора 3 на его выход. Сигнал с выхода мультиплексора 3 подается на вход 8 ЭВМ 1. Значение принятого сигнала заносится в память ЭВМ 1 в ячейку A1i+1. Таким образом производится считывание сигнала на первом шаге тестовой последовательности со всех контрольных точек объекта диагностирования. При этом в памяти ЭВМ 1 сохраняется двоичная последовательность
A11A12...A1iA1i+1...A1k.
На втором шаге тестовой последовательности s = 2 ЭВМ 1 выдает следующий контрольный двоичный код P2 по шине 4. С шинного формирователя 2 контрольный код P2 подается по шине 5. По истечении времени переходных процессов τ производится снятие отклика с контрольных точек объекта диагностирования способом, рассмотренным выше. В результате в памяти ЭВМ 1 сохраняется двоичная последовательность.
A21A22...A2iA2i+1...A2k.
На каждом последующем шаге s тестовой последовательности в системе протекает процесс, аналогичный вышеописанным. Данный процесс повторяется n раз. В результате в памяти ЭВМ 1 сохраняется матрица данных
A11A12F13 ... A1i ... A1k
A21A22A23 ... A2i ... A2k
............
As1As2As3 ... Asi ... Ask
..........
An1An2An3 ... Ani ... Ank
ЭВМ 1, моделируя работу сигнатурного анализатора, преобразует двоичные последовательности, начиная с A11A21...As1...An1 и заканчивая A1kA2k...Ask.. .Ank, в сигнатуры U1, U2, ..., Ui,..., Uk. Данные сигнатуры представляют собой реакции объекта диагностирования на тестовые воздействия, снятые с контрольных точек. Далее производится сравнение каждой сигнатуры Ui контрольной точки i с ее эталонной сигнатурой U 0 i , хранящейся в памяти ЭВМ 1. В случае совпадения реальных сигнатур с эталонным ЭВМ 1 выдает сообщение об исправности объекта диагностирования. В противном случае в памяти ЭВМ 1 фиксируются номера i-х контрольных точек объекта диагностирования, реальные сигнатуры которых не совпали с эталонными. Данные номера объединяются в набор 1.
В памяти ЭВМ 1 имеются наборы I1, I2, ... Ij, ..., Im (m - число элементов объекта диагностирования), определенные заранее путем анализа топологии схемы объекта диагностирования. В наборе Ij содержатся номера тех контрольных точек, реальные сигнатуры которых не будут совпадать с эталонными в случае выхода из строя j-го элемента объекта диагностирования.
Далее в ЭВМ 1 производится сравнение набора I с набором I1, I2, ..., Ij, ..., Im. При совпадении набора I с набором Ij ЭВМ 1 выдает сообщение о неисправности j-го элемента объекта диагностирования. На данном этапе процесс работы системы заканчивается. Алгоритм программы работы ЭВМ 1 представлен на фиг. 3.
Преимущества предлагаемой системы следующие. По сравнению с базовой системой удалось снизить аппаратуре затраты, расширить функциональные возможности, заключающиеся в способности системы определять неисправный элемент объекта диагностирования, а также в повышении нагрузочной способности шины связи системы с объектом диагностирования.
Преимущества предлагаемой системы достигаются изменением связей между ЭВМ, объектом диагностирования и мультиплексором, введением шинного формирователя. Таким образом, отмеченные преимущества выгодно отличают предлагаемую систему от базовой.

Claims (1)

  1. Система диагностирования цифровых устройств, содержащая ЭВМ, мультиплексор, шину связи с объектом диагностирования, шину адреса, отличающаяся тем, что в нее введены шина подачи тестовых воздействий, шина снятия отклика, шинный формирователь, входы которого соединены с выходом ЭВМ посредством шины подачи тестовых воздействий, а выходы предназначены для соединения со входами объекта диагностирования посредством шины связи с объектом диагностирования, первый вход прерывания ЭВМ используется как информационный, информационные входы мультиплексора предназначены для соединения с контрольными точками объекта диагностирования через шину снятия отклика, выход мультиплексора соединен с информационным входом ЭВМ, адресный выход которой по шине адреса соединен с адресными входами мультиплексора.
RU97107751A 1997-04-24 1997-04-24 Система диагностирования цифровых устройств RU2127447C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU97107751A RU2127447C1 (ru) 1997-04-24 1997-04-24 Система диагностирования цифровых устройств

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU97107751A RU2127447C1 (ru) 1997-04-24 1997-04-24 Система диагностирования цифровых устройств

Publications (2)

Publication Number Publication Date
RU2127447C1 true RU2127447C1 (ru) 1999-03-10
RU97107751A RU97107751A (ru) 1999-04-10

Family

ID=20192878

Family Applications (1)

Application Number Title Priority Date Filing Date
RU97107751A RU2127447C1 (ru) 1997-04-24 1997-04-24 Система диагностирования цифровых устройств

Country Status (1)

Country Link
RU (1) RU2127447C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2533632C2 (ru) * 2012-08-22 2014-11-20 Открытое акционерное общество "Корпорация "Тактическое ракетное вооружение" Универсальный анализатор цифровых интерфейсов систем вооружения и способ его использования

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2533632C2 (ru) * 2012-08-22 2014-11-20 Открытое акционерное общество "Корпорация "Тактическое ракетное вооружение" Универсальный анализатор цифровых интерфейсов систем вооружения и способ его использования

Similar Documents

Publication Publication Date Title
US4433413A (en) Built-in apparatus and method for testing a microprocessor system
US3573751A (en) Fault isolation system for modularized electronic equipment
US7444568B2 (en) Method and apparatus for testing a data processing system
US4688222A (en) Built-in parallel testing circuit for use in a processor
US4216374A (en) Hybrid signature test method and apparatus
US4620302A (en) Programmable digital signal testing system
EP0589553A1 (en) Register to enable and disable built-in testing logic
US5809040A (en) Testable circuit configuration having a plurality of identical circuit blocks
US4926425A (en) System for testing digital circuits
EP1095333B1 (en) Fault detection in digital system
EP0297398B1 (en) A processing pulse control circuit
RU2127447C1 (ru) Система диагностирования цифровых устройств
JPH02201548A (ja) データバスの保証のための方法および装置
GB2344184A (en) Testing integrated circuits
RU2109329C1 (ru) Устройство для диагностирования дискретных блоков
SU805321A1 (ru) Устройство дл обнаружени неисправ-НОСТЕй B блОКАХ КОММуТАции цифРОВыХиНТЕгРиРующиХ СТРуКТуР
SU1048476A1 (ru) Устройство дл контрол логических схем
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU1024925A1 (ru) Устройство дл диагностики неисправностей цифровых блоков
SU1270761A1 (ru) Устройство дл обработки диагностических сигналов
SU1019454A1 (ru) Устройство дл контрол многовыходных цифровых узлов
SU1571619A1 (ru) Устройство дл контрол монтажных схем
SU1104696A1 (ru) Трехканальна мажоритарно-резервированна система
SU354415A1 (ru) УСТРОЙСТВО дл ПРОВЕРКИ ФУНКЦИОНИРОВАНИЯ ЛОГИЧЕСКИХ СХЕМ
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов