SU1024925A1 - Устройство дл диагностики неисправностей цифровых блоков - Google Patents

Устройство дл диагностики неисправностей цифровых блоков Download PDF

Info

Publication number
SU1024925A1
SU1024925A1 SU813350761A SU3350761A SU1024925A1 SU 1024925 A1 SU1024925 A1 SU 1024925A1 SU 813350761 A SU813350761 A SU 813350761A SU 3350761 A SU3350761 A SU 3350761A SU 1024925 A1 SU1024925 A1 SU 1024925A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
group
outputs
inputs
switch
Prior art date
Application number
SU813350761A
Other languages
English (en)
Inventor
Игорь Максимович Фоменко
Original Assignee
Ростовское Высшее Военное Командное Училище Им.Главного Маршала Артиллерии Неделина М.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Высшее Военное Командное Училище Им.Главного Маршала Артиллерии Неделина М.И. filed Critical Ростовское Высшее Военное Командное Училище Им.Главного Маршала Артиллерии Неделина М.И.
Priority to SU813350761A priority Critical patent/SU1024925A1/ru
Application granted granted Critical
Publication of SU1024925A1 publication Critical patent/SU1024925A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

ISD
4
to
СЛ
2. Устройство по п. 1, о т,л и 7 чающеес  тем, что блок управлени  содержитRS-триггеру, тактовый генератор, сдвиговый регистр, счетчик импульсов, дешифратор адреса, регистс управл ющего слова коммутатора, дешифратор управл ющего слова коммутатора , причем нулевой входR5-триггера  вл етс  первым входом блока управлени , нулевой выход RS-триггера соединен с управл ющим входом тактового генератора, выход которого соединен с входом счетчика импульсов, группа выходов которого соединена
с первой группой входов дешифратора адреса, второй вход блока управлени  соединен с входом сдвигового регистра , группа выходов которого соединена с второй группой входов дешифраjTOpa адреса, выходы которого  вл ютс  первой группой выходов блока управлени , пбр1за  группа входов блока управле чи  соединена с входами регистра управл ющего слова коммутатора, выхЪды которого соединены с входами дешифратора управл ющего слова коммутатора /выходы которого  вл ютс  второй группой выходов блока управлени .
Изобретение относитс  к автоматике и вычислительной технике и может быть испр ьзовано дл  контрол  и диагностики неисправностей цифровых логических схем. Известно устройство дл  контрол  цифровых блоков, содержащее блок в во да, блок пам ти, коммутатор, блок сравнени , блок индикации, блок управлени  и два регистра контрол  Недостатком известного устройства  вл етс  локализаци  неисправностей с помощью диагностических словарей или таблиц, что требует значительных затрат времени. Наиболее близким к предлагаемому изобретению  вл етс  устройство дл . контрол  цифровых блоков, содержащее блок ввода, блок пам ти, коммутатор , блок сравнени , блонс индикации , блок управлени , первый и вто рой регистры контрол , примем первый и второй выходы блока ввода соединёны соответственно с первым входом блока пам ти и с первыми входами первого и второго регистров .контрол  первый и второй выходы блока управлени  соединены соответственно с входом блока ввода и с вторым входом блока пам ти, первый и второй выходы блока пам ти соединены соответственно с первым входом коммутатора и с первым входом блока сравнени  первый выход коммутатора соединен с вторым входом блока сравнени , второй вход и второй выход коммутатора  вл ютс  соответственно выходом и входом устройства, выход первого и второго регистров контрол  соединены с входами блока индикации, первый и второй выходы блока сравнени  соединены соответственно с вторыми входами регистров контрол , третий и четвертый выходы блока управлени  соединены соответственно с третьим входом блока сравнени  и с третьим входом, коммутатора, третий выход блока ввода соединен с вто-рым входом блока управлени  L2J . Это устройство позвол ет определить исправность провер емого узла и локализовывать его неисправность. Контроль исправности провер емого узла осуществл етс  подачей на его ,входы тестовой последовательности и проверкой правильности реакции провер емого узла. Локализаци  неисправностей осуществл етс  путем обработки специальной диагностической информации и выделени  по реультатам контрол  возможных С подореваемых ) неисправностей провер еого узла. Причем на вход провер еого узла подаютс  все тестовые поледовательности независимо от резульатов диагностики на различных этаах проверки, т.е. реализуетс  безсловна  диагностическа  процедура. Оптимальными по времени локализаии неисправностей  вл ютс  условные иагностические процедуры, характеизующиес  тем, 4fo на каждом шаге (к0оме первого) таких процедур вид 1 входного воздействи  определ етс  в зависимости от реакции диагностиру емого узла на предыдущем шаге. Оптимальность условной процедуры диагностировани  достигаетс  целенаправленным поиском места неисправности. При этом протекание процесса диагно стировани  зависит от конкретной неисправности, имеющейс  в диагности руемом узле. Целью изобретени   вл етс  сокращение времени локализации неисправностей путем реализации условной процедуры диагностировани . Поставленна  цель достигаетс  тем, что в устройство дл  диагности ки неисправностей цифровых блоков, содержащее блок ввода информации, блок пам ти, коммутатор, блок сравнени , блок индикации, блок управлени , причем перва  и втора  группа выходов блока ввода информации соединены с первыми группами входов блока пам ти и блока управлени  соответственно , перва  и втора  группы выходов которого соединены с первыми группами входов коммутатора и блока сравнени  соответственно, перва  и втора  группы выходов блока управлени  соединены с вторыми группами входов блока пам ти и коммутатора соответственно, перва  группа выходов коммутатора соединена с BTO рой группой входов блока сравнени , втора  группа выходов и треть  группа входов соединены с входами и выходами диагностируемого блока, допол нительно первый и второй входы блока управлени  соединены с выходами коммутатора и блока сравнени  соответственно ,треть  группа выходов ком мутатора соединена с входами блока индикации. Кроме того, ёлок управлени  устро ства содержит RS-триггер, тактовый генератор, сдвиговый регистр, счетчи импульсов, дешифратор адреса, регист управл ющего слова коммутатора, дешифратор управл ющего слова коммутатора , причем нулевой входR5-триггера  вл етс  первым входом блока управлени , нулевой выход RS-триггера соединен с управл ющим входом тактового генератора, выход которого сое  динен с входом счетчика импульсов, группа выходов которого соединена с первой группой входов дешифратора адреса, второй вход блока управлени  соединен с входом сдвигового 5: группа выходов которого регистра соединена с второй группой входов дешифратора адреса выходы которого образуют первую, группу выходов блока управлени , перва  группа входов блока управлени  соединена с входами регистра управл ющего слова коммутатора, выходы которого соединены с входами дешифратора управл ющего слова коммутатора, выходы которого образуют вторую группу выходов блока управлени . На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 блок-схема блока управлени ; на фиг. 3 - блок-схема коммутатора. Устройство содержит блок 1 ввода информации, блок 2 пам ти, коммутатор 3, блок k сравнени , блок 5 индикации , блок 6 управлени  и диагностируемый блок 7Блок 1 ввода информации предназначен дл  ввода с перфоленты кодов , тестовых воздействий, правильных реакций на них исправного диагностируемого узла, кодов номеров неисправностей и информации о входных и выходных контактах диагностируемого узла. Блок 2 пам ти предназначен дл  хранени  кодов тестовых воздействий реакций на них исправного диагностируемого узла и номеров его неисправностей . Коммутатор 3 обеспечивает передачу входных воздействий с блока 2 пам ти на диагностируемый блок 7 прием с диагностируемого блока 7 его реакций и передачу их в блок 1 сравнени . Кроме того коммутатор 3 формирует и передает в блок 6 управлени  сигнал окончани  процесса диагностировани , а в блок 5 индикации - код номера локализованной неисправности. Блок k сравнени  предназначен дл  сравнени  реакции диагностируемого блока 7 с кодом правильной реакции , получаемой с блока 2 пам ти, и выдачи единичного сигнала в блок 6 управлени  в случае несовпадени  этих кодов. Блок 5 индикации предназначен дл  индикации номеров локализованных неисправностей. Блок 6 управлени  синхронизирует работу всего устройства (цепи синхронизации не показаны), в зависиМОСТИ от реакции диагностируемого , блока 7 формирует адрес  чейки блока 2 пам ти, в которой Записано оче редное тестовое воздействие и правильна  реакци  на него диагностируемого блока 7 а также хранит и дешифрирует код входных и выходных кон.тактов диагностируемого блока 7. В состав блока 6 управлени  (фиг. 2) входит КЗ-триггер 8, тактовый генератор 9, сдвиговый регистр 10, счетчик 1.1 импульсов, дешифратор 12 адреса, регистр 13 управл ющего слова коммутатора и дешифратор 14 управл ющего слова коммутатора, RS -триггер 8 предназначен дл  запуска и останова тактового генератора 9(цепи установки RS-триггера в единичное состо ние на фиг. 2 не показаны ). Тактовый генератор 9 осуществл ет синхронизацию работы всего устройства и перед каждой подачей тестового воздействи  на диагностируемый блок 7 подает импульс на вход счетчика 11 импульсов. Сдвиговый регистр 10предназначен дл  запоминани  ре зультатов сравнени  в блоке k сравнени  реакций диагностируемого блока 7 с правильными реакци ми, получаемыми с блока 2 пам ти. Счетчик 11 импульсов предназначен дл  получе . и хранени  числа поданных на вход диагностируемого узла тестовых воздей ствий. Дешифратор 12 адреса совместно со сдвиговым регистром 10 и сметчиком 11импульсов выбирает  чейку блока 2 пам ти, в которой записан код требуемого тестового воздействи  и правильной реакции на него диагностируемого узла. Дешифратор 1 управл ющего слов коммутатора совместно с регистром 13 управл ющего слова коммутатора осуществл ет формирование сигналов управлени  коммутационными элементами коммутатора 3, осуществл ющими сортветствующие подключени  входных и выходных каналов диагностируемого блока 7 к устройству. L..lL.J...,1,.,L 1 25б 8 состав коммутатора 3 (фиг. 3) Входит регистр 15 тестовых воздейстВИЙ , перва  группа элементов И 16, втора  группа элементов И 17, элет мент НЕ 18 и группа коммутационных элементов 19Регистр 15 тестовых воздействий предназначен дл  приема с блока 2 пам ти тестового воздействи , его хранени  и передачи на вход диагностируемого блока 7, приема с блока 2 пам ти , хранени  и передачи на блок 5 индикации кода номера локализованной неисправности, а также дл  формировани  сигнала управлени  группами элементов И 16 и 17 и сигнала окончани  процесса локализации неисправнрсти . Перва  группа элементов И 16 предназначена дл передачи кода номера локализов.анной неисправности в блок 5 индикации. Втора  группа элементов И 17 предназначена дл  передачи тестового воздействи  .через коммутационные элементы 19 на вход ; диагностируемого блока 7. Элемент НЕ 18 осуществл ет управление элементами И 17 второй группы. Коммутационные элементы 19 подключают в соответствии с управл ющей командой блока 6 управлени  входные и выходные каналы диагностируемого блока 7 к устройству. Дл  по снени  работы устройства рассмотрим организацию условной диагностической процедуры. Дл  диагностируемого узла строитс  диагностическа  таблица, котора  представл ет собой пр моугольную матрицу, сто.лбцы которой обозначены номерами тестовых воздействий, а строки номерами неисправностей диагностируемого узла, подлежащих локализации. а пересечении / -и строки и j-ro столб а матрицы ставитс  1, если i-  несправность обнаруживаетс  j-ым тесовым воздействием, и О - если не бнар.уживаетс . В качестве примера рассмотрим табл. 1. Таблиц а 1 4
По диагностической таблице строитс  алгоритм локализации неисправности который может быть представлен деревом . Существует целый р д методов построени  и оптимизации алгоритмов
lozjsas
iлокализации неисправностей. Одним из алгоритмов локализации неисправностей , построенных по табл. 1,  вл етс  алгоритм, представленный деревом
1-й ранг
2-й ранг
3-й ранг
© 0
Ц-й ранг Дл . локализации неисправности по этому алгоритму на вход диагностируе мого узла необходимо подать тестовое воздействие W(. Если реакци  на него диагностируемого узла совпадает с правильной (на дереве ветвь обозначена цифрой О) , то следующим тесто вы воздействием должно быть воздействие W, если не совпадает (ветвь обозначена цифрой О - воздействие W4 и т.д. Согласно рассматриваемого алгоритма дл  локализации любой неисправности необходимо на диагностир емый узел подать не более 3-х тестовых воздействий ( wj, w), а ее ли в диагностируемом узле по вилась неисправность i или Q, то достаточно двух W иW4. Реализаци  безусловной диагностической процедуры, которую осуществлт ет известное устройство, прёдусматр вает подачу всех тectoвыx воздействий (w, w, wy..w) независимо от конкретной неисправности, возникшей в диагностируемом узле, что удлин ет процесс диагностировани . В устройстве сдвиговый регистр 10, счетчик 11 импульсов, дешифра тор 12 адреса и блок 2 пам ти моделируют двоичное дерево, описывающее условную диагностическую процедуру. При этом счетчик 11 импульсов обеспечивает выбор ранга ветвей дерева, сдвиговый регистр 10 - выбор ветви данного ранга, а дешифратор 12 адреса - обращение к определенной  чейке блока 2 пам ти, соответствующей выбранной ветви дерева данного ранга. В  чейке блока 2 пам ти записываютс  коды тестовых воздействий и правильных реакций на них диагностируемого блока 7, а также коды номеров неисправностей диагностируемого блока 7, соответствующих оконечным ветв м дерева. При этом дл  отличи  кодов тестовых воздействий от кодов номеров неисправностей в старший разр д каждой  чейки, в которой хранитс  код тестовых воздействий и правильных реакций, записываетс  О, а в старший разр д каждой  чейки, а которой хранитс  код номера неисправ ности, записываетс  1. В табл 2 дл  рассматриваемого примера представлено соответствие между состо ни ми сдвигового регистра 10, счетчика 11 импульсов, номерами  чеек блока 2 пам ти и содержанием этих  чеек.
Состо ние сдвигового регистра 10
000 000 001 000 001 010 011 000 001
010 011
100 101 110
111
В табл. 2 символами Y обозначены правильные реакции диагностируемого блока 7 на тестовые воздействи W.
Устройство работает следующим образомb
В исходном состо нии блок 2 пам ти ,RS -триггер 8, сдвиговый регистр 10, счетчик 11 импульсов, регистр 13 управл ющего слова коммутатора и регистр 15 тестовых воздействий наход тс  в нулевых состо ни х.
По команде Загрузка блока 6 управлени  (цепи команды не показаны ) с блока 1 ввода информации в бло 2 пам ти поступает информаци  о тестовых воздействи х, правильных реакци х на них диагностируемого блока
10 .
Т a б ли ц а 2
Содержание  чейки пам ти
о v,Y,
О
О Л
° г,
1f
1 а 1 с
l.b
1 е
1 d
7 и номерах неисправностей, а также на регистр 13 блока 6 управлени  управл ющее слово коммутатора. Управл ющее слово коммутатора дешифруетс  дешифратором 14. С выхода дешифратора 14 в коммутатор 3 поступает сигнал, где в соответствии с этим сигналом коммутационные элементы 19 группы подключают входные и выходные сигналы диагностируемого блока 7 к устройству.
Коммутационные элементы 19 группы коммутатора 3 представл ют собой электромагнитные дистанционные переключатели , число которых равно числу выходов коммутатора 3, подключаемых к полюсам диагностируемого блока 7. Каждый .из этих выходов коммутатора 3 соединен с подвижным контактом соответствующего дистанционного переключател , нормально замкнутый контактс одним из входов блока k сравнени  Рабоча  обмотка каждого из дистанционных переключателей соединена с соответствующим выходом дешифратора I управл ющего слова коммутатора, а отбойна  - с шиной общего сброса. Коммутаци  входных и выходных каналов ди агхос тируемо го блока 7 осуществл етс  следующим образом, i Управл ющее слово коммутатора, поступившее с блока 1 ввода информации в регистр 13 блока 6 управлени  дешифруетс  дешифратором 1. При это на одном из выходрв дешифратора по вл етс  напр жение, которое подаетс  на рабочую обмотку того дистанционного переключател  коммутатора 3, которыйподключен к этому вы ходу дешифратора 1. Дистанционный переключатель срабатывает, соответствующий канал диагностируемого блок 7 отключает от элемента И 17 второй группы.(источника входных воздействий ) и подключает его к блоку k сравнени . Следующее входное слово включает другой дистанционный переключатель. Управл ющие слова выбираютс  тдКИМ образом, чтобы включить все дистанционные переключатели, соответствующие выходам коммутатора 3, подключенные к выходным каналам диагностируемого блока 7. При этом все выходные каналы диагностируемого бло ка 7 подключены к- блоку сравнени , а еговходные каналы останутс  подкт ченными к соответствующим элементам И 17 вtopoй группы, т.е. к источ нику входных воздействий. По команде Диагностика блока 6 управлени  .(цепи комайды не показаны RS-триггер 8 переключаетс  в единичное состо ние, с его выхода снимаетс  сигнал, запрещающий работу тактового генератора 9- .Тактовый генератг 9начинает работать. С его выхода на счетчик 11 импульсов поступает импульс. Дешифратор 12 адреса дешифрует состо ние сдвигового регистра 10и счетчика 11 импульсов, формируе код адреса первой  чейки блока 2 пам ти и код первого тестового воздей,стеи  записываетс  в регистр 15 тестовых воздействий коммутатора 3. Код . правильной реакции диагностируемого 1 512 блока 7 на это тестовое воздействие поступает на первый вход блока i сравнени . Поскольку в регистре 15 тестового воздействи  записан код тестового воздействи , то старший разр д сот держит 0. Нулевой сигнал поступает с выхода старшего разр да регистра 15 тестового воздействи  на .входы элементов И 16 группы, закрывает их, а пройд  через.элемент НЕ°1б, поступает на входы элементов И 17 второй группы и открывает их. Тестовое воздействие с выхода регистра Г5 через э.г1ементы И 17 второй группы и коммутационные элементы 19 группы поу ступает на вход диагностируемого блока 7. Реакци  диагностируемого блока 7 через коммутационные элементы 19 группы коммутатора 3 поступает на вторую группу входов блока k сравнени  , X гд е с ра вн и ва ет с   с кодом п ра -. вйльной реакции, поступившим с блока 2 пам ти.. Если реакци  диагностируемого блока 7 совпадает с правильной реакцией , то на выходе блока А сравнени  по вл етс  нулевой сигнал, если не совпадает - единичный. Сигнал с выхода блока k сравнени  поступает на вход сдвигового регистра 10 блока 6 управлени . На этом первый шаг процесса локализации неисправности заканчиваетс  Работа устройства на последующих шагах локализации неисправности диагностируемого блока 7 аналогична Процесс диагностировани  продолжаетс  до тех пор, пока в регистр 15 тестовых воздействий коммутатора 3 вместо кода тестового воздействи  не поступит код номера неисправности диагностируемого блока 7. При этом старший разр д регистра 15 тестовых воздействий содержит 1. Единичный сигнал с выхода старшего разр да регистра 15 .поступит на входы элементов И 16 первой группы, откроет их, а пройд  через элемент НЕ 18, закроет элементы И 17 второй группы. Код номера неисправности с регистра 15 проходит через элементы И 1б-первой группы и поступает в блок 5 индикации j где высвечиваетс  номер локализованной неисправности диагностируеMoro узла. Одновременно единичный сигнал с выхода старшего разр да регистра 15 тестовых воздействий по ,3 102i 925
ступает на RS-триггер 8 блока 6 уп-Таким образом, предлагаемое устройравлени , RR-триггер 8 переключает-ство осуществл ет локализацию нес  в нулевое состо ние, запреща s исправностей диагностируемого узла работу тактового генератора 9. На этомс помощью условной диагностической процесс локализации неисправности диаг-процедуры, котора  позвол ет сокраностируемого узла заканчиваетс .тить врем  диагностировани .
8
9
11
Ю

Claims (2)

1. УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ НЕИСПРАВНОСТЕЙ ЦИФРОВЫХ БЛОКОВ, содержащее блок ввода информации, блок памяти, коммутатор, блок сравнения, блок индикации, блок управления, причем первая й вторая группы выходов блока ввода информации соединены с первыми группами входов блока памяти и блока управления соответственно, первая и' вторая группы выходов которого соединены с первыми группами входов коммутатора й блока сравнения соответственно, первая и вторая группы выходов блока управления соединены с* вторыми группами входов блока памяти и коммутатора соответственно, первая группа выходов коммутатора соединена с второй группой входов блока сравнения, вторая группа выходов и третья группа входов соединены с входами' и выходами диагностируемого блока, отличающееся тем, что, с целью сокращения времени локализации неис- : правностей, первый и второй входы блока управления соединены с выходами
С· коммутатора и блока сравнения coot- <g ветственно,третья группа выходов * коммутатора соединена с входами блока V индикации. <
го <х> го Сл
2. Устройство по η. 1, о τ ,л и « чающееся тем, что блок управления содержит RS-триггеру тактовый генератор, сдвиговый регистр, счетчик импульсов, дешифратор адреса, регистр управляющего слова коммутатора, дешифратор управляющего слова коммутатора, причем нулевой вход R 5 -триггера является первым входом блока управления, нулевой выход RS-триггера соединен с управляющим входом тактового генератора, выход которого соединен с входом счетчика импульсов, группа выходов которого соединена с первой группой входов дешифратора адреса, второй вход блока управления соединен с входом сдвигового регистра, группа выходов которого соединена с второй группой входов дешифратора адреса, выходы которого являются первой группой выходов блока управления, первая группа входов блока управления соединена с входами реги3: отра управляющего слова коммутатора, вых'оды которого соединены с входами дешифратора управляющего слова коммутатора , выходы которого являются второй группой выходов блока управления.
SU813350761A 1981-10-27 1981-10-27 Устройство дл диагностики неисправностей цифровых блоков SU1024925A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813350761A SU1024925A1 (ru) 1981-10-27 1981-10-27 Устройство дл диагностики неисправностей цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813350761A SU1024925A1 (ru) 1981-10-27 1981-10-27 Устройство дл диагностики неисправностей цифровых блоков

Publications (1)

Publication Number Publication Date
SU1024925A1 true SU1024925A1 (ru) 1983-06-23

Family

ID=20981376

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813350761A SU1024925A1 (ru) 1981-10-27 1981-10-27 Устройство дл диагностики неисправностей цифровых блоков

Country Status (1)

Country Link
SU (1) SU1024925A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № . кл. G Об F 11/00, 1970. 2. Авторское свидетельство СССР № 607218, кл. G Об F 11/00, 1978 (прототип). *

Similar Documents

Publication Publication Date Title
US4414669A (en) Self-testing pipeline processors
US3573751A (en) Fault isolation system for modularized electronic equipment
SU1024925A1 (ru) Устройство дл диагностики неисправностей цифровых блоков
SU746553A1 (ru) Устройство дл контрол цифровых блоков
RU2127447C1 (ru) Система диагностирования цифровых устройств
SU1109756A1 (ru) Устройство дл контрол и диагностики дискретных объектов
JPS613256A (ja) メモリ試験方式
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU583443A1 (ru) Устройство дл поиска неисправностей
SU1734251A1 (ru) Двухканальна резервированна вычислительна система
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU1698899A1 (ru) Многоканальное регистрирующее устройство
SU1242963A1 (ru) Устройство дл контрол адресных шин интерфейса
SU562783A1 (ru) Устройство контрол и диагностики цифровых схем
SU1233156A2 (ru) Устройство дл контрол цифровых блоков
SU1571619A1 (ru) Устройство дл контрол монтажных схем
SU1104519A1 (ru) Многоканальное устройство дл автоматического контрол микропроцессоров
SU860074A1 (ru) Устройство дл фиксации сбоев
SU1092508A1 (ru) Устройство дл контрол и локализации неисправностей логических схем
SU1345199A2 (ru) Устройство дл тестового контрол цифровых блоков
SU490123A1 (ru) Устройство дл обнаружени неисправностей в электрическом монтаже
SU1080218A2 (ru) Устройство дл контрол блоков посто нной пам ти
SU476564A1 (ru) Устройство дл контрол и диагностики неисправностей двоичных схем
SU1714606A1 (ru) Имитатор канала
US3519804A (en) Ground detection circuitry for computer input contact interfacing system