SU476564A1 - Устройство дл контрол и диагностики неисправностей двоичных схем - Google Patents
Устройство дл контрол и диагностики неисправностей двоичных схемInfo
- Publication number
- SU476564A1 SU476564A1 SU1857527A SU1857527A SU476564A1 SU 476564 A1 SU476564 A1 SU 476564A1 SU 1857527 A SU1857527 A SU 1857527A SU 1857527 A SU1857527 A SU 1857527A SU 476564 A1 SU476564 A1 SU 476564A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- circuit
- input
- monitoring
- inputs
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
1
Изобретение относитс к вычислительной технике.
Известны устройства дл контрол и диагностики неисправностей двоичных схем, содержандие блок матричной пам ти, дешифратор строк, соединенный выходами с горизонтальными шинами записи блока пам ти, а входом - с входной клеммой устройства, и выходной регистр блока пам ти, соединенный входами с выходами считывани данных блока пам ти.
Дл нормальной работы известного устройства необходим полный список возможных неисправностей с признаками, сопровождаюшими их по вление. Составление такого списка даже дл сравнительно простых схем чрезвычайно трудоемко. Эти трудности возрастают пропорционально числу схем или приборов, при контроле данным устройством. Крохме того , веро тно, что в сложной схеме одним и тем же признаком соответствуют различные неисправности.
Целью изобретени вл етс создание устройства дл поиска неизвестных неисправностей и локализации их места в двоичных схемах .
С этой целью в него дополните«1ьно введены входной регистр, входы которого подключены ко входам устройства, схемы сравнени . Первый вход первой схемы сравнени соединен со
вторым входом второй схемы сравнени , второй - с первым входом третьей схемы, попарно соединенные входы схем сравнени соединены с выходами входного регистра. Выходы
схем сравнени соединены с вертикальными шинами записи блока пам ти. Вход блока индикации соединен с выходом выходного регистра .
На фиг. 1 изображена блок-схема устройства; на фиг. 2- вариант схемы с ферритовой пам тью матричного типа и выходным регистром на триггерах (показана схема с трем выходами, хот их число может быть любым, число тактов условно равно четырем).
Устройство состоит из входного регистра 1, блока сравнени 2, выходы которого соединены с вертикальными шинами матричного блока пам ти 3, горизонтальные шины которого соединены с выходами дешифратора строк 4.
Выходы считывани 5 блока пам ти соединены с выходным регистром 6, который соединен с блоком индикации 7.
В работе устройства можно выделить два этапа: обучение и собственно диагностику.
Обучение производитс на исправной схеме, на которую подаетс выбранна тестова последовательность операций, при этом сигналы с контрольных точек запоминаютс на входном регистре 1. Выходные сигналы регистра
поступают на узловые точки блока сравнени
2, состо щего из схем сравнени , имеющих два входа и два выхода. В случае равенства сигналов на входах сигналы на выходах отсутствуют . Если на одном из входов ситнал равен единице, а на втором - нулю, то возбуждаетс один из выходов, если наоборот - то второй . Сигналы с выходов блока 2 сравнени (схем сравнени ) поступают на вертикальные шины блока пам ти 3, на горизонтальные шины которого поступают сигналы с дешифратора строк 4.
При совпадении этих двух сигналов (токов) перемагничиваютс сердечники, которые перед началом работы установлены в исходное состо ние . При неремагничивании сердечников с выходов считывани 5 снимаютс сигналы, которые поступают на счетные входы регистра 6, состо ние которого в каждый момент времени индицирует блок индикации 7. При работе регистр 6 проводит сложение по модулю два, и по завершении тестовой последовательности в выходном регистре 6 фиксируетс код, дл которого изготовлена маска.
Па этом нроцесс обучени заканчиваетс .
Ма этапе диагностики повтор етс процесс обучени , а решение об исправности схемы и локализации неисправного элемента выноситс по результатам сравнени кодов маски и блока индикации 7.
Пеправильна работа контролируемой схемы устанавливаетс в случае несовпадени кода маски с кодом, зафиксированным в блоке индикации 7. а неисправна цепь определ етс 1путем Поразр дного сравпени кодов маски и блока индикации.
Песовпадаюш,ие разр ды блока индикации 7 указывают место цепи, в которой имеетс неисправпый элемент, так как каледый разр д блока 7 индикации показывает состо ние элек U2 1
прнческой цепн между двум контролируемыми точками в данный момент, а код маски - состо ние этой цепи при правильной работе контролируемого устройства.
Проградуировав блок 7 индикации, поставив каждому разр ду в соответствие ранг, минимальной дл цепи, через которую сигнал проходит в первую очередь, а затем последовательпо возрастает, можно локализовать неисправность . В этом случае фиксируетс неиспраБНОсть той цепи, дл которой из несовпавших кода маски и блока 7 индикации ранг минимален. Если таких цепей несколько, то проверке подлежат все.
Предмет изобретени
Устройство дл контрол и диагностики неисправностей двоичных схем, содержащее блок матричной пам ти, дешифратор строк, соединенный выходами с горизонтальными шинами записи блока пам ти, а входом - с входной клеммой устройства, и выходной регистр блока пам ти, соединенный .входами с выходами считывани данных блока пам ти, отличающеес тем, что, с целью поиска неизвестных неисправностей и локализации их места, в него введены дополнительно входной регистр , входы которого подключены ко входам устройства, схемы сравнени , причем первый вход первой схемы сравнени соединен со вторым входом второй схемы сравнени , второй- с первым входом третьей схемы, попарно соединенные входы схем сравнени соединены с выходами входного регистра, выходы схем сравнени соединены с вертикальными шинами записи блока пам ти, и блок индикации , вход которого соединен с выходом выходного регистра.
Аг
1. L J..L1..Ii
J-J t 1
(.
44-и I
f
(L
л Ts
T/-j 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1857527A SU476564A1 (ru) | 1972-12-06 | 1972-12-06 | Устройство дл контрол и диагностики неисправностей двоичных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1857527A SU476564A1 (ru) | 1972-12-06 | 1972-12-06 | Устройство дл контрол и диагностики неисправностей двоичных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU476564A1 true SU476564A1 (ru) | 1975-07-05 |
Family
ID=20535183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1857527A SU476564A1 (ru) | 1972-12-06 | 1972-12-06 | Устройство дл контрол и диагностики неисправностей двоичных схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU476564A1 (ru) |
-
1972
- 1972-12-06 SU SU1857527A patent/SU476564A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3940601A (en) | Apparatus for locating faults in a working storage | |
US3576541A (en) | Method and apparatus for detecting and diagnosing computer error conditions | |
US4414669A (en) | Self-testing pipeline processors | |
US3573751A (en) | Fault isolation system for modularized electronic equipment | |
JPS5958558A (ja) | 並列周期的冗長チエツク回路 | |
JPS5958559A (ja) | 並列周期的冗長チエツク回路 | |
GB887111A (en) | Input system for storage devices | |
US3533085A (en) | Associative memory with high,low and equal search | |
SU476564A1 (ru) | Устройство дл контрол и диагностики неисправностей двоичных схем | |
US3735255A (en) | Apparatus and method for testing a multi-terminal logic circuit capable of detecting fixed and intermittant faults | |
US3787669A (en) | Test pattern generator | |
US3055587A (en) | Arithmetic system | |
JPH0812226B2 (ja) | 半導体装置 | |
US3024980A (en) | Alpha-numeric hole checking system | |
US4077029A (en) | Associative memory | |
SU1071978A1 (ru) | Устройство дл диагностировани логических блоков | |
US3019979A (en) | Electronic adding circuits | |
SU1755283A1 (ru) | Устройство дл имитации неисправностей | |
US3439268A (en) | Circuit employing magnetic cores for testing the presence and absence of electrical connections | |
SU1681304A1 (ru) | Устройство дл автоматического поиска дефектов в логических блоках | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
SU610110A1 (ru) | Устройство дл определени достоверности информации | |
SU443364A1 (ru) | Устройство дл логического контрол отказов | |
SU451066A1 (ru) | Устройство дл св зи объектов контрол с системой контрол | |
SU1161952A1 (ru) | Устройство для вычисления логических функций |